TWI301670B - Multi-layered complementary wire structure and manufacturing method thereof and manufacturing method of a thin film transistor display array - Google Patents
Multi-layered complementary wire structure and manufacturing method thereof and manufacturing method of a thin film transistor display array Download PDFInfo
- Publication number
- TWI301670B TWI301670B TW094124655A TW94124655A TWI301670B TW I301670 B TWI301670 B TW I301670B TW 094124655 A TW094124655 A TW 094124655A TW 94124655 A TW94124655 A TW 94124655A TW I301670 B TWI301670 B TW I301670B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive material
- substrate
- line
- material layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
1301670 16770twf.doc/y 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種導線結構及製造方法及薄膜電 曰曰體顯示器陣列製造方法,且特別是有關於一種可解決導 線電阻值問題之多層互補式導線結構及製造方法及具^此 多層互補式導線結構之薄膜電晶體顯示器陣列製造方法。 【先前技術】 / • 隨著面板尺寸的增加,薄膜電晶體顯示器内的金屬連 線的長度也將大幅增加,所造成可觀的時間延遲現象成 顯示品質重大問題。現有37对以上的液晶電視面板,面 觀例A都為16:9,掃崎長度所衍生的金屬連線的電阻 •電容延遲時間(RC de|ay time)的問題會嚴重影響晝面品 冬。大部分©板廠商以雙邊鶴方式解決電阻·電容延遲現 象’此方法不僅增加_ lc數目,縣成 列圖立1/Γ—般傳統的顯示器之薄膜電晶體陣 歹J、、、口構之不思圖,其中,碴越雷曰挪 • 随別古丨々+主 溥膑電日日體陣列10包含數個以 ,車列方式排列之晝素(Pixel)18。每個 個薄膜電晶體16之外,每個之間各:由數停排 31極掃!?14㈣料線12加以分隔。而每個薄膜電 其中一條_描線14與資卿所連接 而參關2,係緣示此傳統薄膜 構示意圖。每個晝素181古^ J 丁的之旦素、、、口 #^ ^ 14 gii H iiL ,、有一個溥膜電晶體16,而閘極 田、、、、疋到薄膜電晶體16的閘極26,資料線 1301670 16770twf.doc/y 12則是連接到薄膜電晶體16的源極2G。 16的沒極22則是連接到晝素18之晝素電極28 晶體16貝’]為開關元件,用以經由閘極掃描'線14控、 ,並使資料線12與晝素18之畫素電極28相連^。汗 而關於資料線12與閘極掃描線14之間的結構。,铁失 照圖3所示,資料線12與閘極掃描線14係分 =二 的金屬層,而經由絕緣層3〇相互隔離,兩者並 觸。如前所述’隨著面板尺寸的增加,薄膜電晶體顯示哭 内的金屬連線的長度也將大幅增加,資料線12與_^ 描線14之電喊也隨之增加,所造成可觀的時間延遲 象成為顯示品質重大問題。 【發明内容】 、 本發明提供—财層互補式導線結構及製造方法及 具有此多層互補式導線結構之薄膜電晶體顯示器陣列製造 方法’在不增加光罩數目的情況下,製作具有雙層互^導 線結構的薄膜電晶體顯示器陣列,可解決顯示器 • 阻之問題。 、 在一實施例中,提出一種多層互補式導線結構之製造 方,,至少包含形成一第一導電材料層於一基板上。圖案 化第一導電材料層以定義出一第一層掃瞄線與一不連續之 第一層資料線。沈積一閘極絕緣層、一主動層與一摻雜層 於上述之第-導電材料層與基板上。圖案化上述之間極絕 緣層、主動層與摻雜層,以定義一跨線區圖形。形成一第 二導電材料層於上述之基板上。圖案化上述之第二導電材 1301670 16770twf.doc/y 料層,以定義出一第二層資料線與一不連續之第二層掃瞄 線,其中上述之不連續之第二層掃瞄線與第一層掃瞄線貼 緊接觸形成一掃瞄線導線結構,不連續之第一層資料線與 第二層資料線貼緊接觸形成一資料線導線結構。 在一實施例中,提出一種多層互補式導線結構之製造 方法,至少包含形成一第一導電材料層於一基板上。圖案 化上述之第一導電材料層以定義出一第一層掃瞄線。沈積 一閘極絕緣層、一主動層與一摻雜層於第一導電材料層與 基板上。圖案化上述之閘極絕緣層、主動層與摻雜層,以 定義一跨線區圖形。形成一第二導電材料層於基板上。圖 案化上述之苐二導電材料層,以定義出一資料線與一不連 續之第二層掃瞄線,其中不連續之第二層掃瞄線與第一層 掃瞄線貼緊接觸形成一掃描線導線結構。 曰 在一實施例中,提出一種多層互補式導線結構之製造方 法,至少包含形成一第一導電材料層於一基板上。圖案化 上述之弟一導電材料層以定義出一掃目苗線與一不連續之第 一層資料線。沈積一閘極絕緣層、一主動層與一摻雜層於 上述之第一導電材料層與基板上。圖案化上述之閘極絕緣 層、主動層與掺雜層,以定義一跨線區圖形。形成—第二 導電材料層於基板上。圖案化上述之第二導電材料層,以 定義出一第二層資料線,其中不連續之第一層資料^與第 一層資料線貼緊接觸形成一資料線導線結構。 在另一貫施例中,本發明提出一種薄膜電晶體顯示器 陣列之製造方法,至少包含形成一第一導電材料層於一基 1301670 16770twf.doc/y u 材料層以定義出一第-層掃瞒線與 -不_之弟-層資料線。沈積—閘極絕緣層、—主 與-摻雜層於上述之第一導電材料層與基板上。圖案化丄 述之閘極絕緣層、主動層與摻雜層,以定義一主動區盘一 跨線區圖形。形成一第二導電材料層於基板上。圖案i上 ^之=二導電材料層’以定義出—第二層資料線與一不連 =二層掃瞄線’並將圖案化之摻雜層分開成一第一摻 :與”區’其中上述之不連續之第二層掃猫線 與弟:層知瞄線貼緊接觸形成一掃描線導線結構,上述之 不連繽之第一層資料線與第二層資料 ,導線結構’而其中上述之閑極絕緣層、主動二: 心雜區與第二摻雜區形成—薄膜電晶體結構。形成 ^於該基板上,並圖案化形成—接觸窗;以及形成一透明 电極層於基板上,用以經由接觸窗 材料層相連接。 一 ^ 在另一實施例中,本發明提出一種多層 t至少包含一第一導線及/或第二導線。此第—導:夂 “一第:主線與多數個第—支線,其中每一第線之 :表面與第-域之—表面貼緊接卿成 二導=包Γ第二主線與多數個第二支= 成—第與第二主、線之一表面貼緊接觸形 為讓本發明之上述和其他目的、特徵和優點能更明顯 f ’下文特舉較佳實施例,並配合所附圖式,作詳細說 1301670 16770twf.doc/y 明如下。 【實施方式】 , 圖4A〜4G繪示為一傳統薄膜電晶體之製造方法的流 程剖面圖。首先,請參照圖4A,薄膜電晶體的製造方法係 先形成一金屬層M1於一基板410上,此基板410可以是 矽基板、玻璃基板或是塑膠基板等等,而金屬層可以是鋁金 : 屬或銅金屬等導電金屬材料即可。而後使用第一個光罩 Φ Mask-1,以微影(Photo_〇graphy)與蝕刻(etching)的方式 將此金屬層M1進行圖案化而成閘極(gate)42〇於此基板 410上。接著,請參照圖4β,於基板410上依序全面性 地形成閘極絕緣層、主動層與摻雜層。形成方法例如沈積 (Deposition)—絕緣層(|nsu|atjng Layer)43〇、一非晶石夕層 (Amorphous Silicon,“a_Si”)440 與一歐姆接觸層(〇hrnic Contact Layer)450’以覆蓋住閘極420。而歐姆接觸層450 之材質為n+摻雜非晶矽(n+a_Sj)。之後,請參照圖4C,在 歐姆接觸層450上形成一光阻層,並使用第二個光罩 _ Mask_2對此光阻層圖案化,並以此圖案化光阻層為罩幕, 對歐姆接觸層450與非晶矽層44〇進行蝕刻,例如乾式蝕 刻(Dry Etching),以移除未被圖案化光阻層覆蓋之歐姆接 觸層450與非晶♦層44Q,而形成圖案化之歐姆接觸層 450a與圖案化之非晶矽層44〇a,藉此定義通道(ch如门 區域。 ^ 接著形成另一金屬層M2於基板410上,請參照 4D,使用第三個光罩Mask_3,並藉由微影與餘刻的^ 1301670 16770twf.doc/y 將金屬層M2進行圖案化,以形成接觸源極/汲極 (source/drain)之金屬導電層460a與460b於通道區域兩 側。而後去除未被源極/汲極金屬導電層460a與460b所 覆蓋之歐姆接觸層450a而形成兩個歐姆接觸部分450b 與450C。根據上述之製程即可完成薄膜電晶體之基本結 接著請參照圖4F,更形成一保護層(passjvatj〇n
Layer)470於基板410上,以覆蓋住源極/汲極層460a與 460b、通道區域以及絕緣層430。此外,使用第四個光罩 Mask_4’使保護層470形成一開口 475,以暴露部分源極 /汲極金屬導電層460b。而後,在保護層470上形成一透 明電極層(Transparent Electrode),例如一銦錫氧化 (Inchum Tin Oxide,ΊΤ0”)層,而後使用第五個光罩Mask-5 以形成晝素電極(Pjxe| E丨ectrode)480。如此一來,當此薄 膜電晶體應用於液晶顯示器時,後續形成於保護層^7〇上 之晝素電極48G即可填蘭口 475,進而電性連接至 /没極金屬導電層460b。 、 止本申,案之發明人,在中華民國第丨22〇775號專利公 告案中提出-種「多層互献導線結構及其製造方法」, =及f中華民國第2〇〇514194號專利公開案中所提出」之 層互補式導線結構及其製造方法」,請參照圖5A 二圖5B。®) 5A顯示此多層互補式導線結構5〇〇之部分立 體圖1圖5B則是在圖5A中根據橫切線丨_丨對此= 補式導線結構5QG之橫切剖面圖。此多層互補式導線^構 I3016l_ 500是形成於基板505之上,而由作為掃描線之導線結構 . 51Q與作為^料線之導線結構52Q所組成。掃描線之導線 、 結構51G是由主線512與多數個支線514,並經由插塞 、 516所連接而形成。資料線之導線結構520則是由主線522 與夕數個支線524,並經由插塞526所連接而形成。而掃 描線之導線結構510之主線512與資料線之導線結構52〇 ( 之支線524位於同-層金屬層中。而資料線之導線結構 520之主線522與掃描線之導線結構51〇之支線514位於 同一層金屬層中。藉由這種雙層齒狀的導線結構,電阻值 都能有效地降低。然而,這樣的架構,雖可解決顯示器内 導線電阻之問題,但是若是運用到底部閘極薄膜電晶體之 製造流程中,卻需要額外的光罩製程,因此增加成本。 ‘ 因此’本發明之申凊案提出一種雙層互補導線結構及顯 示器陣列之製造流程,在不增加光罩數目的情況下,製作 具有雙層互補導線結構的薄膜電晶體顯示器陣列,可解決 顯示器内導線電阻之問題。本發明所提出之具有雙層互補 # 導線結構之顯示裔陣列之實施例,其線路佈局示意圖如圖 6所示。而根據橫切線A-A’、B-B,與C-C,之剖面結構圖, 分別如圖6A、圖6B與圖6C所示。 先說明圖6A之薄膜電晶體部分之結構,包括基板61〇 上,其上有一層金屬層M1,而閘極(gate)62〇則是由圖案 化金屬層M1而形成於此基板610上。而後依序形成圖案 化之閘極絕緣層、主動層與摻雜層,例如絕緣層(丨nsu|ating
Layer)630、葬晶碎層(Amorphous Silicon,“a-Si,,)640 與 1301670 16770twf.doc/y 歐姆接觸層(Ohmic Contact Layer)650a 與 650b。在歐姆 接觸層650a與650b之上的結構分別是對另一層金屬層 M2圖案化而形成接觸源極/汲極(s〇urce/drain)之金屬層 660a與660b。而具有開口 675之保護層(Passivation Layer)670用以覆蓋住源極/汲極金屬層66〇3與66〇|3、通 道區域以及絕緣層630。而具有透明電極層(Transparent
Electrode)特性的晝素電極(pjxe| E|ectr〇de)680則填滿開 口 675而電性連接至源極/汲極66〇b。 而在圖6B與圖6C之結構中可知,本實施例所提出一 種雙層互補導線結構600形成於基板610之上,而由作為 掃描線之導線結構625與作為資料線之導線結構635所組 成。而每個掃描線之導線結構625是由第一層閘極掃描線 622與多數個不連續的第二層閘極掃描線於4所所連接而 =成。資料線之導線結構635則是由第二層資料線632與 多數個不連續的第一層資料線634所連接而形成。而掃^ 線之導線結構625之第一層閘極掃描線622與資料線之導 線結構635之多數個不連續的第一層資料線634位於同一 層金屬層中。而資料線之導線結構635之第二層資料線 632*與掃描線之導線結構625之多數個不連續的第二層閘 極掃描線624位於同一層金屬層中。藉由這種雙層齒&二* 導線結構,電阻值都能有效地降低。 、 >而掃描線之導線結構625與資料線之導線結構635在 交又點之隔離部分是由形成薄膜電晶體部分結構之絕緣 層、非晶矽層與歐姆接觸層所定義而成,並配合其圖案化 12 1301670 16770twf.doc/y 之步驟,因此不需額外的光罩。如圖6B與圖6〇所顯示之 圖案化後的絕緣層63Ga、非晶♦層64Ga與歐姆接觸層 650c ’據以隔絕掃描線之導線結構625與資料線之導線二 構635。而掃描線之導線結構625與資料線之導線結構 在父叉點之結構則如圖7之示意圖。 _本實施狀雙層互解線結構_可根據賴電晶體 顯不器所設計而調整。例如,此雙層互補導線結構_亦 可僅由做為掃描線之導線結構625或是 結構咖其中之-構成。也就是說,配合顯示=== 線電阻需求及製程良率考量’可僅針對掃描線之導線結構 625完成雙層導線結構,或是針射資 " 4_ μ 對枓線之導線結構635 =成又層料結構。若是以目前絲量越來越大的大尺对 器為例’通常面板的比例大都為,也 線紐所衍⑽金料_電阻·電容延遲時間 (RC delay time)的問題比較嚴重, 運田士 & B日+日 > 因此,可針對此問題而 奶用本%月之,、有雙層導線結構之掃描線之導線結構 圖8A〜8E繪不為本實施例之雙 顯示器陣狀製造流程而Μ之㉙㈣立料線結構配口 路佈月mm㈣成線佈局示意圖,每個線 路佈局圖各有其對應之根據A_A,、B七,與a 之剖面結構示意圖以利說明。 >、 一松、’、 而首先,請參照圖8/Vl,也 面姓槿千音圖i ,疋根據A_A’橫切線之剖 面、、、。構不思圖,賴電晶體的製 M1於一基板810上,此其故__^係先形成一金屬層 此基板810可叫 13 1301670 16770twf.doc/y 板或是塑膠基板等等,而金屬層可以是鋁金屬或銅金屬等導 電材料即可。而後使用第一個光罩Mask-1,以微影 (photolithography)與蝕刻(etching)的方式將此金屬層M1 進行圖案化而成閘極(gate)820於此基板810上。同時’ 請參照圖8A-2,也就是根據B-B,橫切線之剖面結構示意 圖’也同時完成掃描線導線結構之第一層閘極掃描線 822。也請參照圖8A-3,也就是根據C-C,橫切線之剖面結
構示意圖’同時也完成資料線導線結構之多數個不連續的 第一層資料線834。 叩傻’鮰翏照圖8B與圖8B-1、8B-2與8B_3,於基板 810上依序全面性地沈積(〇印〇训〇11)一絕緣層(丨nsu丨
Layer)、一非晶矽層(Amorphous Silicon,“a-Si”)與一歐姆 接觸層(Ohmic Contact Layer),以覆蓋住閘極820、第一 層閘極掃描線822與不連續的第一層資料線834。而歐姆 接觸層之材質為n+摻雜非晶^(n+a-Sj)。之後,在歐姆接 觸層上形成—級層’使用第二個鮮Mask-2圖案化光 阻層並以此圖案化光_為罩幕,對歐姆接觸層曰 =與、絕緣層進行等向性❹!,例如乾式餘刻(D:; 非。曰=盘11移除未被圖案化光阻層覆蓋之歐姆接觸層、 8H、、、巴緣層’而形成如圖8B_1之圖案化之絕緣屏 日日矽層840與歐姆接觸層85〇,藉此 $ θ 丨)區域。本步驟 ^通項 以利後續之製程步驟。 巴豕曰也併圖案化, 同時’請參照圖8B_2與圖8b_3,本實施例之掃橼 1301670 16770twf.d〇c/y 線結,與資料線導線結構在交叉點之隔離部分是由形成薄 *、電曰曰體。卩为結構之絕緣層、非晶石夕層與歐姆接觸層所定 義而成,也就是如圖示之圖案化後的絕緣層83〇a、二晶矽 f 840a與歐姆接觸層85〇a,據以隔絕掃描線導線結 資料線導線結構。 ^ 〃 接著’請參照圖8C與圖8C-1、8C-2與8C-3,形成另 了^屬層M2於基板810上,使用第三個光罩Mask_3, | 並藉由微影與蝕刻的方式將金屬層M2進行圖案化。請來 照圖8C_1,源極/汲極(source/drain)金屬層860a與8^〇b 幵y成於通道區域兩側。而後去除未被源極/汲極金屬層 860a與860b所覆蓋之歐姆接觸層850而形成兩個歐姆^ 觸部分850c與850d。根據上述之製程即可完成薄膜電晶 體之基本結構。同時,請參照圖8C-2,同時完成掃描線導 線結構之多數個不連續之第二層閘極掃描線824。而第一 層閘極掃描線822與多數個不連續之第二層閘極掃描線 824相連接而構成本實施例之掃描線導線結構825。也請 | 參照圖8C-3,同時也完成資料線導線結構之第二層資料線 832。而多數個不連續之第一層資料線834與第二層資料 線832相連接而構成本實施例之資料線導線結構835。 接者凊參照圖8D,更形成一保護層(Passivation Layer)870於基板81〇上,以覆蓋住薄膜電晶體結構、掃 描線導線結構與資料線導線結構。此外,使用第四個光罩 Mask-4’使保護層870形成一開口 875,以暴露部分源極 /汲極金屬層86〇b。而後,請參照圖8E在保護層870上 ⑧ 15 1301670 16770twf.doc/y 形成一透明電極層(Transparent Electrode),例如一銦錫氧 化(Indium Tin Oxide,“|T〇”)層,而後使用第五個光= Mask_5以形成晝素電極(Pixel E|ectr〇de)88〇。如此—來, 當此薄膜電晶體應用於液晶顯示器時,後續形成於保蠖厣 870上之晝素電極88〇即可填滿開口仍,進而電 ς 至源極/汲極金屬層860b。 因此,本發明之提出一種雙層互補導線結構及顯示 列之製造流程,在不增加光罩數目的情況下,製作且^ 線結構的薄膜電晶體顯示器陣列,可解決顯示ί 掃r線之。、而此雙層互補導線結構亦可僅由做為 或是作為資料線之導線結構,或是兩者 限定難纽_露如上,_並非用以 ’ _熟習此技藝者’ 和範圍内,當可作些許# M a之精神 圖二係繪示—般傳統的顯示器之薄膜電晶體陣列 構 之示意圖 圖圖2鱗示此傳統薄膜電晶體顯示器之晝素結構示意 圖圖3鱗示傳統資料線與間極掃描線之立體結構示意 圖4A〜4G|會示為一傳統薄臈電晶體之製造方法的流
16 1301670 16770twf.doc/y 程剖面圖。 圖5A顯不此多層互補式導線結構之部分立體圖。 圖5B則是在圖5A中根據橫切線M對此多層互補 線結構500之橫切剖面圖。 圖6 =根據本翻較佳實施狀具有雙層互補導線 、、、口構之顯示裔陣列之線路佈局示意圖。 圖6A H6B與圖6C則是分別根據圖6之具有雙層互 補導線結射,橫域a_a,、b_b,與c_c,n结構圖。 圖7齡根據本翻池實關之掃描線導線結構與 貝料線導線結構在交又點之結構示意圖。 繪不為本實施例之雙層互補導線結構配合 :=:::=,、—,三個橫切線 J VMJ、彡口稱不思圖以利說明。 【主要元件符號說明】 10 12 14 16 18 20 22 薄膜電晶體陣列 資料線 閘極掃描線 薄膜電晶體 畫素(Pixel) 源極 >及極 26 :閘極(gate) 28 :晝素電極 1301670 16770twf.doc/y 30:絕緣層 M1、M2 :金屬層 410 :基板 420 :閘極(gate) 430 :絕緣層(insulating Layer) 440 :非晶石夕層(Amorphous Silicon,“a_Si”) 440a :圖案化之非晶矽層(Amorphous Silicon,“a-Si”) 馨 450 :歐姆接觸層(〇hmic Contact Layer) 450a、450b、450c ··圖案化之歐姆接觸層 460a、460b ··源極/;;及極(source/drain)金屬層 470 :保護層(Passivation Layer) 480 ··晝素電極(pjxe| Electrode) 500 :多層互補式導線結構 505 :基板 510 :掃描線之導線結構 • :資料線之導線結構 512、522 :主線 514、524 :支線 526 :插塞 600 :雙層互補導線結構 610 ·基板 620 :閘極(gate) 622:第一層閘極掃描線 1301670 16770twf.doc/y 624 :第二層閘極掃描線 625 :掃描線之導線結構 630 :絕緣層(|nsu丨ating Layer) ' 630a :圖案化後的絕緣層 632 :第二層資料線 634 :第一層資料線 635 :資料線之導線結構 640 :非晶石夕層(Amorphous Silicon,“a_Si”) 鲁 640a ·非晶梦層 650a與650b :圖案化之歐姆接觸層(〇hmic Contact Layer) * 650c :歐姆接觸層 660a與660b :源極/汲極(source/drain)金屬層 675 :開口 810 :基板 820 :閘極(gate) • 83〇 :絕緣層 840 :非晶矽層 850 :歐姆接觸層 - 830a :圖案化後的絕緣層 840a:圖案化後的非晶石夕層 850a、850b、850c、850d :歐姆接觸層 860a與860b :源極/汲極金屬層 822·第一層閘極掃描線 1301670 16770twf.doc/y 824 :第二層閘極掃描線 825 :掃描線導線結構 832 :第二層資料線 834 :第一層資料線 835 :資料線導線結構 870 :保護層(Passivation Layer) 875 :開口 880 :晝素電極(Pixel Electrode)
Claims (1)
1301670 16770twf.doc/y 十、申請專利範圍: 1. 一種薄膜電晶體顯示器陣列之製造方法,至少包含: 形成一第一導電材料層於一基板上; 圖案化該第一導電材料層以定義出一第一層掃瞄線與 一不連續之第一層資料線; 沈積一閘極絕緣層、一主動層與一摻雜層於該第一導電 材料層與該基板上; 圖案化該閘極絕緣層、該主動層與該摻雜層,以定義一 主動區與一跨線區圖形; 形成一第二導電材料層於該基板上;以及 圖案化該第二導電材料層,以定義出一第二層資料線與 一不連續之第二層掃瞄線,並將該圖案化之摻雜層分開成 一第一摻雜區與一第二摻雜區,其中該不連續之第二層掃 瞄線與該第一層掃瞄線貼緊接觸形成一掃描線導線結構, 該不連續之第一層資料線與該第二層資料線貼緊接觸形成 一資料線導線結構,而其中該閘極絕緣層、該主動層與該 第一摻雜區與該第二摻雜區形成一薄膜電晶體結構。 2. 如申請專利範圍第1項所述之薄膜電晶體顯示器陣 列之製造方法,其中更包括: 形成一保護層於該基板上,並圖案化形成一接觸窗;以 及 形成一透明電極層於該基板上,用以經由該接觸窗與該 圖案化後之第二導電材料層相連接。 21 1301670 16770twf.doc/y 9·如申睛專纖圍第8項之賴電晶體顯示器陣列 製造方法,其中更包括: 形成一保護層於該基板上,並圖案化形成一接觸窗;以 及 形成透明電極層於該基板上,用以經由該接觸窗盘該 圖案⑽H電材漏城接。 1〇·種薄膜電晶體顯示器陣列之製造方法,至少包含: 形成一第一導電材料層於一基板上; 圖案士化該第-導電材料層以定義出一第一層掃目苗線與 不連續之第一層資料線; 沈積閘極絕緣層、一主動層與一摻雜層於該第一導電 材料層與該基板上; 以定義 圖案化遠閘極絕緣層、該主動層與該推雜層 主動區與一跨線區圖形; 形成一第二導電材料層於該基板上; 圖案化該第二導電材料層,以定義出一声 =案化之摻雜層分開成-第-摻雜二 :觸开;連續之第一層資料線與該第二層資糊 動芦二笛貝料線導線結構,而其中該閘極絕緣層、該 】亥弟-摻雜區與該第二摻雜區形成一薄膜電晶體 之制二月專利範圍第1 〇項之薄膜電晶體顯示器陣3 之衣k方法,其中更包括: 1301670 16770twf.doc/y 形成一保護層於該基板上,並圖案化 ^ 及 成一接觸窗;以 形成-透明電極層於該基板上,用以經由 圖案化後之第二導電材料層相連接。 Μ接觸1¾與该 12.-種多層互補式導線結構之製造方法, 人· 形成一第一導電材料層於一基板上; 乂匕各. 圖案化該第-導電材料層以定義出—第— -不連續之第一層資料線; 曰知田線與 沈積一閘極絕緣層、一主動層與一換 材料層與錄板上; —層制[導電 圖案化該閘極絕緣層、該主動層與該摻雜厣, 跨線區圖形; θ 疋義 形成一第二導電材料層於該基板上;以及 二導電材料層,以絲出—第二層資料線與 連、,之弟—層掃目苗線,其中該不連續之第二層掃瞒線 與,第-,目苗線貼緊接觸,該不連續之第—層資料線與 該第二層資料線貼緊接觸。 如申,青專利範圍帛12項所述之多層互補式導線結 構之製造方法,其中該第—導電材料層包括銅金屬。 14·如申請專利範圍帛12項所述之多層互補式導線結 構之製造方法,其中該第—導電材料層包括銘金屬。 15· —種多層互補式導線結構之製造方法,至少包含: 形成一第一導電材料層於一基板上; 圖案化該第-導電材料層以定義出一第一層掃目苗線; 24
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094124655A TWI301670B (en) | 2005-07-21 | 2005-07-21 | Multi-layered complementary wire structure and manufacturing method thereof and manufacturing method of a thin film transistor display array |
US11/164,022 US7300811B2 (en) | 2005-07-21 | 2005-11-08 | Multi-layered complementary conductive line structure and manufacturing method thereof and manufacturing method of a thin film transistor display array |
US11/870,426 US7960731B2 (en) | 2005-07-21 | 2007-10-11 | Multi-layered complementary conductive line structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094124655A TWI301670B (en) | 2005-07-21 | 2005-07-21 | Multi-layered complementary wire structure and manufacturing method thereof and manufacturing method of a thin film transistor display array |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200705664A TW200705664A (en) | 2007-02-01 |
TWI301670B true TWI301670B (en) | 2008-10-01 |
Family
ID=37679586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094124655A TWI301670B (en) | 2005-07-21 | 2005-07-21 | Multi-layered complementary wire structure and manufacturing method thereof and manufacturing method of a thin film transistor display array |
Country Status (2)
Country | Link |
---|---|
US (2) | US7300811B2 (zh) |
TW (1) | TWI301670B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347676A (zh) * | 2013-08-06 | 2015-02-11 | 三星显示有限公司 | 有机发光二极管显示器及其制造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7977678B2 (en) * | 2007-12-21 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4646424A (en) * | 1985-08-02 | 1987-03-03 | General Electric Company | Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors |
FR2605442B1 (fr) * | 1986-10-17 | 1988-12-09 | Thomson Csf | Ecran de visualisation electrooptique a transistors de commande et procede de realisation |
US6524876B1 (en) | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
TWI220775B (en) | 2003-10-03 | 2004-09-01 | Ind Tech Res Inst | Multi-layered complementary wire structure and manufacturing method thereof |
-
2005
- 2005-07-21 TW TW094124655A patent/TWI301670B/zh not_active IP Right Cessation
- 2005-11-08 US US11/164,022 patent/US7300811B2/en not_active Expired - Fee Related
-
2007
- 2007-10-11 US US11/870,426 patent/US7960731B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347676A (zh) * | 2013-08-06 | 2015-02-11 | 三星显示有限公司 | 有机发光二极管显示器及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070020824A1 (en) | 2007-01-25 |
US7960731B2 (en) | 2011-06-14 |
US7300811B2 (en) | 2007-11-27 |
TW200705664A (en) | 2007-02-01 |
US20080029902A1 (en) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI374299B (en) | Color filter touch sensing substrate and display panel and manufacturing methods of the same | |
TWI357590B (en) | Thin film transistor array panel and liquid crysta | |
JP5735197B2 (ja) | アレイ基板及びこれの製造方法 | |
TW469496B (en) | Electrode arrangement structure of In-Plane switching mode LCD | |
KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
TWI299573B (en) | Liquid crystal display array substrate and its manufacturing method | |
KR102081599B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
TW200419238A (en) | Liquid crystal display of horizontal electronic field applying type and fabricating method thereof | |
JP2006313906A (ja) | 薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法 | |
WO2019061874A1 (zh) | 阵列基板及其制作方法、触控显示面板 | |
WO2014044054A1 (zh) | Tft阵列基板及其制作方法、液晶显示设备 | |
WO2014206035A1 (zh) | 阵列基板及其制作方法、显示面板和显示装置 | |
TW200919733A (en) | Pixel structure and method for manufacturing the same | |
TW200821721A (en) | Pixel structure and fabrication method thereof | |
CN104516166A (zh) | 用于制造液晶显示器的方法 | |
CN106449662A (zh) | 阵列基板及显示装置 | |
WO2015143818A1 (zh) | 阵列基板及其制造方法、显示装置 | |
WO2017190624A1 (zh) | 阵列基板及其制造方法、显示装置 | |
CN104020621B (zh) | 一种阵列基板及其制备方法、显示装置 | |
TW201447450A (zh) | 觸控顯示面板及其製造方法 | |
TWI301670B (en) | Multi-layered complementary wire structure and manufacturing method thereof and manufacturing method of a thin film transistor display array | |
KR20130033676A (ko) | 프린지 필드 스위칭 모드 액정표시장치 | |
TWI390311B (zh) | 顯示裝置及其製造方法 | |
KR20040013548A (ko) | 횡전계형 액정표시장치 및 그의 제조방법 | |
JP2000214481A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |