TWI299554B - Substrate structure and method for manufacturing the same - Google Patents
Substrate structure and method for manufacturing the same Download PDFInfo
- Publication number
- TWI299554B TWI299554B TW095122360A TW95122360A TWI299554B TW I299554 B TWI299554 B TW I299554B TW 095122360 A TW095122360 A TW 095122360A TW 95122360 A TW95122360 A TW 95122360A TW I299554 B TWI299554 B TW I299554B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate structure
- forming
- dielectric layer
- hole
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09936—Marks, inscriptions, etc. for information
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Description
1299554 九、發明說明 【發明所屬之技術領域】 本發明係有關於一種基板結構以及其製造方法,特別 有關於一種具有識別記號之基板結構以及其製造方法。 _ 【先前技術】 在咼度情報化社會的今日,為符合電子裝置的高速處理 化、多功能化、積集化及小型輕量化等多方面的要求,半導 籲體製程技術也不斷朝向微型化及高密度化發展。為了縮小封 裝體積,提高封裝元件之功能性,諸如覆晶(叫叫)封 裝、球腳格狀陣列(BGA )封裝以及晶片尺寸封裝(csp ) •等先進封裝技術現已廣為產業界所利用,其中基板型承載器 • (substrate type carrier)由於具有佈線細密、組裝緊湊以及 性能良好等優點’是上述先進封裝技術化常使用的構裝元 件。 、 請參照第1圖,係繪示現今習知之一種封裝基板條的」 視示意圖。封裝基板條100例如是一多層板,其包含複數4 基板單s U0卩及圍繞基板單力110酉己置的一基板邊求 120。其中’每—基板單元m係定義為封裝1,其可經^ 封裝製程與晶片(未繪示)接合而形成封裝結構(未繪示) 相對地,基板邊框12〇係定義為非封裝區,並利用3支撐補 130固定支撐此些基板單元11〇。當封裝製程完 行-分離程序,藉由切斷支揮條13()以將此些基板單元川 與基板_ 12G分離’而形成複數個相互獨立”裝_ 1299554 (未繪不)。一般而言,封裝基板條100之基板邊框120 上係具有一識別記號140,用以識別此封裝基板條1〇〇的製 造批號與相關製程資料,所以當封裝基板條1〇〇的品質有問 題時,可以藉由此識別記號14〇找出此封裝基板條1〇〇之所 有製這過私的歷史資料,藉以來釐清問題發生的原因並將故 , 障排除(Trouble sh00ting)。然而,一旦此封裝基板條ι〇〇 與晶片接合並且進行完封裝製程後,由於會進行分離程序以 將基板單7L 110與基板邊框12〇分離,此時若是分離後之複 着數個相互獨立之封裝結構的品質有問題時,就無從得知此些 獨立的封裝結構所使用之封裝基板條100是哪個製造批 號,容易造成製程監控與故障排除的困難度增加以及產品良 . 率下降的問題。 【發明内容】 因此,非常需要一種改進之封裝基板結構,來解決習知 製程中之難以監控製程變異與故障排除的問題’以達到提升 產品品質與製程良率的目的。 印m月之一方面係在於提供一種基板結構,藉由將識別 :广製作於基板單元上’來識別每-個基板單元,如此 就可解決完成封裝製程之封裝結構因基板單元之品質不 所造成之製程監控與故障排除的困難度增加品 率下降的問題。 產如艮 、本發明之另-方面係在於提供一種基板結構的製造方 法’在不改變現有習知之基板結構的製造流程下,藉:在表 6 1299554 電θ上σ又4至少一孔洞未被表面線路層所覆蓋,以在防 銲層上形成一凹陷部,如此就可製作出具有識別記號的基板 tin 一 早兀。 根據本發明之一最佳實施例,此基板結構至少包含核心 基板' 增層部以及防銲層,其中核心基板至少包含一頂表面 以及相對於頂表面之_底表面,頂表面上係具有—線路圖 案彡曰層°卩5又置於頂表面上,其中增層部至少包含一表面線 路層以及位於該表面線路層之下的一表面介電層,表面線路 層係電性連接至線路圖案,且表面介電層上具有至少一孔洞 未被表面線路層所覆蓋。防銲層設置於增層部上,其中防銲 層係具有一凹陷部,且凹陷部係位於孔洞之上方/、 根據本發明之另一最佳實施例,此基板結構的製造方法 至少包含提供—核心基板,其中核心基板具有頂表面以及相 對於頂表面之底表面,該頂表面上係具有-線路圖案;形成 增層部於頂表面上,其t形成該增層部的步驟至少包含形成 =面介電層&該線路圖案上以及形成表面線路層於該表面 介電層上,表面線路層係電性連接至線路圖案,且表面介電 層上具有至少一孔洞未被該表面線路層所覆蓋·,以及形成防 銲層於該增層部上,其中該防輝層係具有—㈤ 部係位於該孔洞之上方。 ^ 依照本發明之較佳實施例,上述之孔洞的形狀可例 如是數字、文字或圖案。 應用上述之基板結構,由於是將識別記號直接製作於 基板單元上,如此即可確保當封裝製程完成時,仍可識別封 1299554 構中之基板單元的製造批號,藉以解決封裝結構之 •-控與故障排除的困難度增加以及產品良率下 外,虛ra ,, 午列間題。另 應用上述之基板結構的製造方法,由 有習知夕H 田%疋在不改變現 ^之基板結構的製造流程下,藉由在表面介電層上設計 、 至少一未被表面線路層所覆蓋之孔洞,以在防銲層上形^ 一 » 凹陷部,藉此凹陷部來作為識別基板單元的 = ^ ^ _ 氣 μ本發 >、/、匕習知之結構與製程相比,本發明所揭露之基板結構 僅了解决封裝結構之故障排除的困難度增加與產品良率 •下降的問題,更可大幅降低製造的時間及成本。此外,:用 本^明之基板製造方法更可在不改變習知製程的架構下,即 可製造出具有識別記號的基板結構。 【實施方式】 明參閱第2Α圖至第21圖,係繪示根據本發明之一較 佳實施例之基板結構之製造流程剖面示意圖。首先,如第 2Α圖所繪示,提供一核心基板2〇〇,其係具有頂表面2〇如 •以及相對於頂表面200a之底表面200b,其中頂表面200a 與底表面200b上係各具有一線路圖案21〇、212。核心基板 200内具有至少一導通孔(未標示),導通孔内設置有一導 電層202,用以電性連接線路圖案21〇與212,且設有一絕 緣物質204用以塞住該導通孔。接著,如第2B圖所繪示, 分別形成内層介電層220、222於頂表面200a與底表面2〇〇b 上’以覆蓋線路圖案2 1 0、2 12。在本實施例中,係使用壓 合法形成此内層介電層220與222,且内層介電層220與222 8 1299554 的材質係為ABF,然不在此限,其他的介電材料與形成方 法也可以使用。然、後,如第^圖所緣示,利用雷射錢孔法 分別在内層介電層220與222上形成複數個介層窗_、 222a’以露出部分之線路圖案21〇、2i2。接著,如第2d圖 所繪示,分別形成内層線路層23〇與232於内層介電層22〇 與222上,並填滿該些介層窗22〇a、222&,藉以電性連接 至線路圖案21〇、212。在本實施例中,此内層線路層23〇 ,232的形成方法係包含有光阻披覆與微影㈣等步驟。接 著,如第2E圖所繪示,分別形成表面介電層240盥242於 内層線路層230肖232上。在本實施例中,表面介電層240 與242係使用ABF並以壓合的方式形成,然不限於此,其 他的介電材料與形成方法也可以使用。然後,如第Μ圖所 繪不,利用雷射鑽孔法分別在表面介電層240與242上形成 複數個介層窗鳩、_與2仏,其中介層窗_不是 用^乍為上下線路層的電性連接之用,而是用來製作識別基 。己號。接者’如第2G圖所繪示,分別形成表面線路層 252於表面介電層24〇與加上,並填滿該些介層窗 a、242a ’其t介層f 2杨由於不是用來作為上下線路 =電性連接之用,故未被表面線路層請所填滿覆蓋。在 :施例中,此介層窗鳩係為貫通表面介電層綱並露 之内層線路層230a,然不限於此,此介層窗24仙也 出内層線路層23〇a之盲孔。另-種選擇是,此 之不自24〇b之下的内層線路層23〇a也可以是額外形成 〃線路連接作用的防護層,其係用以確保在使用雷 1299554 射鑽孔去形成此介層窗240b時,不會有過度鑽孔的情形發 生。值侍一提的是,内層介電層22〇與222、内層線路層23〇 ” 232、表面介電層240與242與表面線路層25〇與252可 係為現今習知之增層法所製作而成之增層部,然 '本發明並不限定此增層部26〇、262内之線路層與介電層的 層數多寡,只要在最外面一層的介電層上製作出至少一孔 洞,以作為識別基板之記號即可。然後,如第2H圖所繪示, 分別形成防銲層270與272於表面線路層25〇與252上,以 ♦保護表面線路層250與252,其中由於表面介電層27〇上具 有至少一介層窗24〇b未被表面線路層25〇所覆蓋,所以防 銲層270會在介層窗240b之上方形成一凹陷部27〇a。可以 .理解的是,此凹陷部270a的形狀係由之前所形成之介層窗 ‘ 24Gb的形狀來決定。在本實施例中,此凹陷部謂&的形狀 可例如疋數子、文子或圖案,如第21圖所示,用以識別此 基板。
"月參閱第3 A圖至第3 J圖,係繚示根據本發明之另一 較佳實施例之基板結構之製造流程剖面示意圖。首先,如第 3A圖所繪示,提供一核心基板3〇〇,其係具有頂表面 以及相對於頂表面300a之底表面3〇〇b,其中頂表面川… 與底表面3〇〇b上係各具有一線路圖案31〇、312。核心基板 300内具有至少一導通孔(未標示),導通孔内設置有一導 電層302,用以電性連接線路圖案31〇與312,且設有一絕 緣物質304用以塞住該導通孔。接著,分別形成内層介電層 320、322㈣表面3GGa與底表面3嶋上以覆蓋線路圖 1299554 案31。、312。然後’利用雷射鑽孔法分別在内層介電層η。、 322上形成複數㈣層窗(未標示),以露出部分之線路圖 ” 〇、312 °接著’分別形成内層線路層330 * 332於内 層介電層32G、322上’並填滿該些介層窗,藉以電性連接 ^線路圖案310 ' 312。接著,如第把圖所繪示,分別形成 表面介電層340與342於内層線路層33〇與如上。然後, 如第3C圖所繪示,利用雷射鑽孔法分別在表面介電層340 與342上形成複數個介層窗34〇&、34补與μ。,其中介層 ® 340b不是用來作為上下線路層的電性連接之用,而是用 來製作識別基板的記號。接著,如第3D圖所繪示,利用無 電鑛電解法於表面介電層34〇與342上分別形成晶種層 350、352。然後’於晶種層35〇與扣上分別形成光阻層 360 362 ’在本實施例中,係利用壓合乾膜的方式來形成光 洱層360、362。接著,如第3E圖所繪示,經過曝光顯影之 後,定義出光阻圖案層36〇a、36〇b與362a,其中光阻圖案 層3 60a係位於介層窗34〇b之上。接著,如第圖所繪示, 利用電鍍法於晶種層35〇與352上分別形成表面線路層37〇 ” 3 72並填滿5亥些介層窗340a、3 42a,其中介層窗340b 因被光阻圖案層360a所覆蓋,所以介層窗34〇b上不存在表 面線路層370。值得一提的是,此表面線路層37〇與的 厚度不超過光阻圖案層36〇a、36〇b與362a的厚度。之後, 如第3G圖所繪示,移除光阻圖案層36〇a、刊⑽與μ。, 並且露出介層窗340b。接著,如第3H圖所繪示,進行一微 蝕刻,以移除未被表面線路層37〇與372所覆蓋之晶種層 11 1299554 350與352。在本實施例中,此介層窗34〇b係為貫通表面介 電層340並露出部分之内層線路層33〇a,然不限於此,此 介層窗340b也可以是不露出内層線路層33〇a之盲孔。另一 種選擇是,此位於介層窗340b之下的内層線路層33〇a也可 以是額外形成之不具任何線路連接作用的防護層,其係用以 確保在使用雷射鑽孔法形成此介層窗34〇b時,不會有過度 鑽孔的隋形發生。值得一提的是,内層介電層與322、 内層線路層330與332、表面介電層340與342、晶種層35〇 與352與表面線路層37〇與372係可稱為增層部39〇、392, 然本發明並不限定此增層部390、392内之線路層與介電層 的層數多养,只要在最外面一層的介電層上製作出至少一孔 洞,以作為識別基板之記號即可。然後,如第31圖所繪示, 分別形成防銲層380與382於表面線路層37〇與372上,以 保護表面線路層370與372,其中由於表面介電層34〇上具 有未被表面線路層370覆蓋之介層窗34〇b,所以防銲層38〇 ^在"層窗340b之上方形成一凹陷部38〇a。可以理解的 是,此凹陷部380a的形狀係由之前所形成之介層窗“Ob 的^來決定。在本實施例中’此凹陷部3斷的形狀可例 如是=、文字或圖案’如第3J圖所示,用以識別此基板。 間σ《,本發明之基板結冑,其特徵在於將識別記號直 妾製作於基板單元上,如此即可確保當封裝製程完成時,仍 :識=封裝結構中之基板單元的製造批號,藉以解決封裝結 構之製程監控與故障排除的困難度增加以及產品良率下降 所以與習知的基板結構相比,本發明的基 可 有效地在封裝製程的任-階段中被監控識別,故可大幅提升 12 1299554 產品的品質以及降低製程的不良率。 〇由上述本發明較佳實施例可知,應用本發明之基板結構 的製&方法,其優點在於使用同樣的製程設備,並且在不改 2現有習知之基板結構的製造流程下,藉由在表面介電層上 δ又叶至少一孔洞未被表面線路層所覆蓋,以在防銲層上形成 一凹陷部,藉此凹陷部來作為識別基板單元的記號,如此即 可製作出具有識別記號之基板結構。所以與習知之基板結構 的製造方法相比,本發明之基板結構的製造方法實質上幾乎 與習知之基板結構的製造方法相同,因此利用本發明之基板 結構的製造方法在不需要增加額外的製造成本與時間下,即 可製作出具有識別記號的基板結構,進而提昇產品的品質以 及製程良率。 雖然本發明已以數個較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作各種之更動與潤飾,因此本發明之保護範 圍富視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、和優點能更明顯 易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說 明如下: 第1圖係繪示現今習知之一種封裝基板條的上視示意 圖; 第2 Α圖至第21圖係繪示根據本發明之一較佳實施例 之基板結構之製造流程剖面示意圖;以及 13 1299554 第®至第3J圖係繪示根據本發明之另一較佳實施 例之基板結構之製造流程剖面示意圖。 【主要元件符號說明】 110 :基板單元 130 :支撐條 200 ·核心基板 200b :底表面 204 :絕緣物質 260、262 :增層部 270a :凹陷部 3 0 0 a :頂表面 3 02 ·導電層 310、312:線路圖案 100 :封裝基板條 120 :基板邊框 140 :識別記號 200a :頂表面 202 :導電層 210、212 :線路圖案 220、222 :内層介電層 220a、222a :介層窗 23 0、23 0a、232 :内層線路層 240、242 :表面介電層 240a、240b、242a :介層窗 250、252 :表面線路層 270、272 :防銲層 3 0 0 ·核心基板 300b :底表面 304 :絕緣物質 320、322 :内層介電層 330、330a 、332 :内層線路層 340、342 :表面介電層 340a、340b、342a :介層窗 14 1299554 350、352 :晶種層 360 ' 362 :光阻層 3 60a、3 60b、3 62a :光阻圖案層 3 70、3 72 :表面線路層 3 80、3 82 :防銲層 380a ··凹陷部 390、392 :增層部
15
Claims (1)
1299554 十、申讀專着範圍 1. H敗結構,至少包含· 核基板其中該核心基板至少包含一頂表面以及相 對於該頂表面之-底表面,該頂表面上係具有一第一線路圖 案; 第增層邛,设置於該頂表面上,其中該第一增層部 至少包含-第一表面線路層以及位於該第一表面線路層之 下的第表面"電層,該第一表面線路層係電性連接至該 第-線路圖案,該第一表面介電層上具有至少一孔洞未被該 第一表面線路層所覆蓋;以及 第防知層,設置於該第一增層部上,其中該第一防 銲層係具有—凹陷部,該凹陷部係位於該孔洞之上方。 2·如申請專利範圍第1項所述之基板結構,直中該第 一增層部更至少包含: /、以乐 第一内層線路層,位於該第一表面介電層之下,其中 該第一内層線路層之一部份係位於該孔洞之下方,哕=一 内層線,層係電性連接至該第-線路圖案;以及“ 一第一内層介電層,位於該第一内層線路層之下。 其中該第 3·如申請專利範圍第1項所述之基板結構 一增層部更至少包含: 一第一内層 線路層與一防護層,位於該第— 表面介電層 1299554 之下’其中該防護層係位於該孔洞之下方,且該第一内層線 路層係電性連接至該第一線路圖案;以及 一第一内層介電層,位於該第一内層線路層與該防護層 之下。 4·如申請專利範圍第1項所述之基板結構,更至少包 含: 一防護層,位於該孔洞之下方。 ▲ 5·如申請專利範圍第*項所述之基板結構,其中該防 濩層係為該第一線路圖案之一部份。 6·如申請專利範圍第1項所述之基板結構,其中該孔 洞的形狀係為數字。 申明專利範圍第1項所述之基板結構,其中該孔 洞的形狀係為文字。 如申Μ專利範圍第1項所述之基板結構,其中該孔 洞的形狀係為—同安 巧圖案,該圖案係用以識別該基板結構。 9·如申請專利範圍第1項所述之基板結構,其中該孔 洞係可貫通該第一本;入 表面介電層以形成一介層窗。 17 l299554 更至少包 含广如申請專利範圍第9項所述之基板結構, 一防護層,位於該介層窗之下方 11·如申請專利範圍第1〇項 巧所述之基板結椹,甘士# 防護層係為該第一線路圖案之一 八中該 % η.㈣請專利範圍帛9項所述之基板結構 〜增層部更至少包含: “中δ亥弟 一第一内層線路層,位於該第一表面介電層之下,豆 4第一内層線路層之一部份係位於該介層窗之下,且誃=: 内層線路層係電性連接至該第一線路圖案;以及 § 、 一第一内層介電層,位於該第一内層線路層之下。 13.如申請專利範圍第9項所述之基板結構,其中該第 〜增層部更至少包含: 人 一第一内層線路層與一防護層,位於該第一表面介電層 之下,其中該防護層係位於該介層窗之下,且該第一内層線 路層係電性連接至該第一線路圖案;以及 一第一内層介電層,位於該第一内層線路層與該防護層 之下。 14.如申請專利範圍第1項所述之基板結構,其中該底 表面上係具有一第二線路圖案,且該第一線路圖案與該第二 18 1299554 線路圖案係透過該核心基板内之至少一導通孔電性連接。 如申請專利範圍第14項所述之基板結構,更至少 包含: • 一第二增層部,設置於該底表面上,其中該第二增層部 至少包含一第二表面線路層以及位於該第二表面線路層之 下的一第二表面介電層,且該第二表面線路層係電性連接至 該第二線路圖案;以及 φ 一第二防銲層,設置於該第二增層部上,其中該第二防 銲層係覆蓋該第二表面線路層以及該第二表面介電層。 1 6· —種基板結構的製造方法,至少包含: ^ 提供一核心基板,其中該核心基板至少包含一頂表面以 - 及相對於該頂表面之一底表面,該頂表面上係具有一第一線 路圖案; 形成一第一增層部於該頂表面上,其令該形成該第一增 _ 層部的步驟至少包含: W 形成一第一表面介電層於該第一線路圖案上;以及 形成一第一表面線路層於該第一表面介電層上,該 第一表面線路層係電性連接至該第一線路圖案,該第— 表面介電層上具有至少一孔洞未被該第一表面線路層 所覆蓋;以及 形成一第一防銲層於該第一增層部上,其中該第一防銲 層係具有一凹陷部,該凹陷部係位於該孔洞之上方。 1299554 17·如申請專利範圍第16項所述之基板結構的製造方 法’其中5亥形成該第一表面介電層的步驟之前更至少包含: 形成一第一内層介電層於該第一線路圖案上;以及 形成一第一内層線路層於該第一内層介電層上,其中該 第一内層線路層係電性連接至該第一線路圖案,且該第一内 層線路層之一部份係位於該孔洞之下方。 18·如申請專利範圍第16項所述之基板結構的製造方 法’其中該形成該第一表面介電層的步驟之前更至少包含: 形成一第一内層介電層於該第一線路圖案上;以及 形成一第一内層線路層與一防護層於該第一内層介電 層上,其中該第一内層線路層係電性連接至該第一線路圖 案,且該防護層係位於該孔洞之下方。 19 ·如申請專利範圍第16項所述之基板結構的製造方 法,其中該提供該核心基板的步驟更至少包含: 形成一防護層於該該頂表面上。 20. 如申請專利範圍第19項所述之基板結構的製造方 法,其中該形成該第一表面介電層的步驟中該孔洞係形成在 該防護層之上。 21. 如申請專利範圍第16項所述之基板結構的製造方 20 1299554 中χ t成。衾弟一表面介電層的少驟中該孔洞係形成在 該該第一線路圖案之上。 曰 22·如申請專利範圍第16項所述之基板結構的製造方 法’其中該孔洞的形狀係為數字、。 23·如申請專利範圍第16項所述之基板結構的製造方 法,其中該孔洞的形狀係為文字。 24·如申請專利範圍第16項所述之基板結構的製造方 法’其中該孔洞的形狀係為一圖案,該圖案係用以識別該基 板結構。 25·如申請專利範圍第16項所述之基板結構的製造方 法,其中該形成該第一增層部的步驟中更至少包含: 將該孔洞貫通以形成一介層窗。 26·如申請專利範圍第25項所述之基板結構的製造方 法,其中該提供該核心基板的步驟更至少包含: 形成一防護層於該該頂表面上。 27·如申請專利範圍第26項所述之基板結構的製造方 法,其中該形成該第一表面介電層的步驟中該孔洞係形成在 該防護層之上。 21 1299554 28·如申請專利範圍第25項所述之基板結構的製造方 法,其中該形成該第一表面介電層的步驟中該孔洞係形成在 該該第一線路圖案之上。 29·如申凊專利範圍第25項所述之基板結構的製造方 法,其中該形成該第一表面介電層的步驟之前更至少包含: 形成一第一内層介電層於該第一線路圖案上;以及 形成一第一内層線路層於該第一内層介電層上,其中該 第一内層線路層係電性連接至該第一線路圖案,且該第一内 層線路層之一部份係位於該介層窗之下方。 30·如申請專利範圍第25項所述之基板結構的製造方 去’其中該形成該第一表面介電層的步驟之前更至少包含: 形成一第一内層介電層於該第一線路圖案上;以及 形成一第一内層線路層與一防護層於該第一内層介電 層上,其中該第一内層線路層係電性連接至該第一線路圖 案’且該防護層係位於該介層窗之下方。 3 1 ·如申請專利範圍第16項所述之基板結構的製造方 法,其中該提供該核心基板的步驟更至少包含·· 形成一第二線路圖案於該底表面上,且該第一線路圖案 與忒第一線路圖案係透過該核心基板内之導通孔電性連接。 22 1299554 32.如申請專利範圍第31項所述之基板結構的製造方 法,更至少包含: 形成一第二增層部於該底表面上,其中該形成該第二增 層部的步驟至少包含: 形成一第二表面介電層於該第二線路圖案上;以及 形成一第二表面線路層於該第二表面介電層上,且 該第二表面線路層係電性連接至該第二線路圖案;以及 形成一第二防銲層於該第二增層部上。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095122360A TWI299554B (en) | 2006-06-21 | 2006-06-21 | Substrate structure and method for manufacturing the same |
US11/614,187 US7560650B2 (en) | 2006-06-21 | 2006-12-21 | Substrate structure and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095122360A TWI299554B (en) | 2006-06-21 | 2006-06-21 | Substrate structure and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200802765A TW200802765A (en) | 2008-01-01 |
TWI299554B true TWI299554B (en) | 2008-08-01 |
Family
ID=38872537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095122360A TWI299554B (en) | 2006-06-21 | 2006-06-21 | Substrate structure and method for manufacturing the same |
Country Status (2)
Country | Link |
---|---|
US (1) | US7560650B2 (zh) |
TW (1) | TWI299554B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI420646B (zh) * | 2008-03-31 | 2013-12-21 | Invensas Corp | Wiring electronic parts and manufacturing method thereof |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI373836B (en) * | 2008-09-23 | 2012-10-01 | Advanced Semiconductor Eng | Circuit board and process thereof |
WO2010041165A1 (en) * | 2008-10-10 | 2010-04-15 | Nxp B.V. | Method of plating through wafer vias in a wafer for 3d packaging |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5541450A (en) * | 1994-11-02 | 1996-07-30 | Motorola, Inc. | Low-profile ball-grid array semiconductor package |
US6022761A (en) * | 1996-05-28 | 2000-02-08 | Motorola, Inc. | Method for coupling substrates and structure |
US6249052B1 (en) * | 1998-06-01 | 2001-06-19 | Paul T. Lin | Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration |
US7349223B2 (en) * | 2000-05-23 | 2008-03-25 | Nanonexus, Inc. | Enhanced compliant probe card systems having improved planarity |
US6489572B2 (en) * | 2001-01-23 | 2002-12-03 | Kingpak Technology Inc. | Substrate structure for an integrated circuit package and method for manufacturing the same |
US6432748B1 (en) * | 2001-09-24 | 2002-08-13 | Phoenix Precision Technology Corp. | Substrate structure for semiconductor package and manufacturing method thereof |
US6573595B1 (en) * | 2002-04-24 | 2003-06-03 | Scientek Corp. | Ball grid array semiconductor package with resin coated metal core |
TW519858B (en) * | 2002-05-20 | 2003-02-01 | Via Tech Inc | Printing method for manufacturing through hole and circuit of circuit board |
AU2003221149A1 (en) | 2003-03-25 | 2004-10-18 | Fujitsu Limited | Method for manufacturing electronic component-mounted board |
TWI244183B (en) | 2003-04-11 | 2005-11-21 | Kinsus Interconnect Tech Corp | Package substrate having high heat dissipation performance and the process thereof |
TWI230027B (en) | 2004-04-05 | 2005-03-21 | Motech Taiwan Automatic Corp | Electronic base board structure to write and read the identification serial number easily |
TWI237885B (en) | 2004-10-22 | 2005-08-11 | Phoenix Prec Technology Corp | Semiconductor device having carrier embedded with chip and method for fabricating the same |
TWI341570B (en) * | 2006-03-17 | 2011-05-01 | Phoenix Prec Technology Corp | Laminated ic packaging substrate and connector structure |
-
2006
- 2006-06-21 TW TW095122360A patent/TWI299554B/zh not_active IP Right Cessation
- 2006-12-21 US US11/614,187 patent/US7560650B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI420646B (zh) * | 2008-03-31 | 2013-12-21 | Invensas Corp | Wiring electronic parts and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
TW200802765A (en) | 2008-01-01 |
US20070295531A1 (en) | 2007-12-27 |
US7560650B2 (en) | 2009-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8119516B2 (en) | Bump structure formed from using removable mandrel | |
JP6208054B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US9159693B2 (en) | Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same | |
EP2784807B1 (en) | Wiring board comprising a resin insulating layer with a solder dam portion and a reinforcement portion and corresponding manufacturing method | |
JP5989814B2 (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
CN101409238A (zh) | 无核层封装基板的制作方法 | |
JP6534602B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
KR20170009128A (ko) | 회로 기판 및 그 제조 방법 | |
US7521800B2 (en) | Solder pad and method of making the same | |
US20150303074A1 (en) | Process for fabricating the same | |
US20060243482A1 (en) | Circuit board structure and method for fabricating the same | |
TWI360213B (en) | Chip package carrier, chip package and method for | |
TWI309467B (en) | Substrate strip and substrate structure and method for manufacturing the same | |
CN103797902A (zh) | 多层布线基板 | |
TWI299554B (en) | Substrate structure and method for manufacturing the same | |
CN113496983A (zh) | 半导体封装载板及其制法与半导体封装制程 | |
KR101613525B1 (ko) | 피오피 타입의 인쇄회로기판 및 그 제조 방법 | |
KR101840305B1 (ko) | 반도체 패키지용 인터포저 및 그 제조 방법 | |
US8258009B2 (en) | Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof | |
KR101501902B1 (ko) | 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법 | |
JP5919943B2 (ja) | シリコンインターポーザ | |
KR101158213B1 (ko) | 전자부품 내장형 인쇄회로기판 및 이의 제조 방법 | |
KR101044106B1 (ko) | 랜드리스 인쇄회로기판 및 그 제조방법 | |
CN100501990C (zh) | 基板结构及其制造方法 | |
TW591768B (en) | Structure of a laminated circuit substrate and fabrication thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |