TWI295912B - Method for manufacturing a substrate embedded with an electronic component and device from the same - Google Patents

Description

1295912 九、發明說明： 【發明所屬之技術領域】 本發明係有關於壓層式電路基板（laminated SUbStrate)之製造技術，特別係有關於一種嵌埋有電子元件 之基板製造方法。 【先前技術】 習知之電子組裝係將例如被動元件之各式電子元件 • 表面接合（SMT)於基板或印刷電路板。由於電子元件係外 露於基板之表面上，故佔用基板之接合表面，且電子元件 係藉由錫膏、導腳、銲線等元件電性傳遞至基板，其電性 ^ 傳遞路徑較長。已知的一種製造方法係將被動元件嵌埋式 、 製作於一基板内部，其係在基板形成槽穴、電容膜、電阻 膜等被動元件之部分構件，再將電容或電阻材料填入其槽 穴中，以在基板内部形成被動元件，但其存在著被動元件 非標準化規格且無法先行測試之風險，僅能在基板製成後 •it行測試才能確定嵌入式被動元件是否為良好，且基板本 身的厚度誤差變化亦會影響嵌入式被動元件之品質。相關 的習知技術已揭露於本國專利證號第231〇2〇號「内嵌被 動元件之半導體封裝基板及其製作方法」。 美國專利公告2005/0i22698號所揭示之技術為，將已 製備之被動元件與晶片嵌埋於一模組板（m〇dule b〇ard)之 孔穴内，並以增層（build_up)方式形成一介電填充物質 (chelectdc filling material)，以覆蓋被動元件與晶片。被 動元件/晶片與該模組板之線路層之電性連接方式則利用 5 1295912 微孔結構（micro vias)，然而當介電物質覆蓋該些被動元件 之電極端與該晶片之銲墊之後，#製作能位在正確位置之 微孔有其困難度。此外’該些被動元件之電極端與該晶片 之銲墊位在不同之高度而非共平面’所需形成之微孔深度 皆不相同，形成之微孔有可能因深度太淺而無法顯露出該 些被動元件之電極端與該晶片之銲墊，或是因深度太深而 損傷該些被動元件與該晶片。

【發明内容】 本發明之主要目的係在於提供一種嵌埋有電子元件 之基板製造方法及其構造，一電子元件係設置於一具有一 容置孔之核心板内，再將至少一金屬箱疊壓（laminati〇n) 於該核心板之上，並使得該電子元件之複數個電極端電性 連接至該金屬箔，以製成低成本嵌埋電子元件、低成本電 性連接之基板，其係可提昇組裝性、互連可靠度 (interconnection reliabilit)〇與電性效能、增加後續封裝密 度以及降低串音效應（eross_talk effect^。 本發明之次一目的係在於提供一種嵌埋有電子元件 之基板製造方法及其構造，其中該電子元件之至少一電極 端係設置有一凸塊，以利疊壓時同時電性連接該電極端與 該金屬箔。 本發明之再一目的係在於提供一種嵌埋有電子元件 之基板製造方法及其構造，其中該電子元件之該電極端之 一侧面係被覆有一絕緣膜，以限制該凸塊之電鍍形成方 向0 1295912 本發明之另一目的係在於提供一種嵌埋有電子元件 之基板製造方法及其構造，其中嵌埋於該基板内部之該電 子元件係為表面接合型被動元件（SMD type passive component)，特別是選用 〇2〇1、〇4〇2、〇6〇3、〇8〇5、1〇〇5、 1206之規格品被動元件，因此不需要在基板内部製作被動 元件’以避免被動元件品質不一而導致基板不合格問題。 本發明之又一目的係在於提供一種嵌埋有電子元件

之基板製造方法及其構造，其中該核心板係為一覆銅箔板 (copper clad laminated，CCL)而具有至少一圖案化金屬 層，以降低多層電路板内嵌埋電子元件之製造成本。 本發明之再一目的係在於提供一種嵌埋有電子元件 之基板製造方法及其構造，其中該核心板之該容置孔係為 貫通孔，其係有利於在形成該容置孔時不需控制該容置孔 之/木度並可降低该容置孔之製作成本，並且在疊壓步驛 時該電子兀件之上、下表面係被該介電樹脂所包覆，以達 到整體外觀之一致。 本發月之另目的係在於提供一種喪埋有電子元件 之基板製造方法及其構造，#中至少—電極端之上、下表 系刀另】。又置有一凸塊，在該疊壓步驟中係以兩金屬镇 下疊壓該核〜板，使得該電子元件之該電極端分別以 。一凸塊電性連接上、下兩金屬帛，再將上、下兩金屬箔 加以圖案化’故該電子元件之該電極端可取代基板内部之 2鑛通孔（Plated Th_gh HGle，ΡΤΗ)，以降低基板製作 成本。 1295912 依據本發明，一種嵌埋有電子元件之基板製造方法主 ，包含以下步驟··提供一電子元件，其係具有複數個電極 蠕；提供一核心板，並使其具有一容置孔；將至少一金屬 洎疊壓（lamination)於該核心板與該電子元件之上，以使得 該些電極端電性連接至該金屬箔；圖案化該金屬箔；以 及，形成一銲罩層於該圖案化金屬箔上，並顯露出該圖案 化金屬箔之複數個接點。 較佳地，至少一電極端之一上表面係設置有一凸塊， 以利疊壓時同時電性連接該電極端至該金屬羯。 【實施方式】

本發明之第一具體實施例係揭示一種嵌埋有電子元 件之基板製造方法。如第1A圖所示，其係提供一電子元 件110,該電子元件110係具有複數個電極端m，該電子 元件110係為預先製備之被動元件或是半導體晶片。在本 實施例中，該電子元件110係為表面接合型被動元件（SMD type passive component)，可選自於 0201、0402、0603、 0805、1005、1206之規格品被動元件，因此該電子元件 11 0係具有大量取得、低成本且標準化規格之優點。在本 實施例中’如第1B圖所示，至少一電極端11丨之上、下 表面係分別設置有一凸塊112、113，以利疊壓時之電性連 接。該些凸塊112、113係可為電鍍形成之銅凸塊或金凸 塊。該電子元件110係可在該電極端111之侧面被覆有一 絕緣膜114，以限制該些凸塊112、11 3之電鍍形成方向， 以利該些凸塊112、113電鍍形成於該電極端n i之上、下 8 Γ295912 表面。此外，在形成該些凸塊112、113之後，該絕緣膜 114係可被保留在該電極端lu之側面或是被移除。 如第2A圖所示，提供有一核心板i 2〇。較佳地，該 才乂。板 120 係為一覆銅箔板（copper clad laminated， CCi〇，而具有至少一金屬層（鋼箔），在本實施例中，該核 心板120係為具雙層銅箔之覆鋼箔板，其係包含一核心絕 緣層121以及貼附於該核心絕緣層121上、下表面之一第 鋼4 122與一第二鋼箔丨23。請參閱第2B圖，對該核心 板120進行一顯影蝕刻工程（或稱黃光製程），使得該第一 銅箔122成形為一具有線路結構之第一圖案化金屬層124 或/且使得該第二銅箱123成形為一具有線路結構之第二 圖案化金屬層125，以供訊號傳遞。當該第一銅箔} 或 心第銅/自12 3係作為一接地層或一電源層時，則不需要 進打過於複雜之顯影蝕刻。請參閱第2C圖，進行一挖槽 (r〇Utlng)步驟，以使該核心板120具有一容置孔126。在 本實施例中，該容置孔126係為貫通孔，其係可利用一鑽 頭130鑽穿該核心板12〇以形成該容置孔126。 接著，如第2D圖所示，將該電子元件11〇設置於該 容置孔126中，並將一第一金属猪14〇疊壓（iaminati〇n) 於該核心板120與該電子元件11〇之上方。之後，如第2E 圖所示藉由疊壓該第一金屬箱i 4〇至該核心才反㈣與該 電子元件110,使得該些電極端lu電性連接至該第一金 屬箔140,在本實施例中，係以形成於該些電極端m之 該凸塊112電性連接該第一金屬箔14〇與該些電極端 1295912

111。通常在第一金屬帛140之壓合面或是該核心板120 之上表面預先形成有-介電樹脂141，以電性隔絕該第一 金屬镇U0與該核心板120之該第一圖案化金屬層 並且該介電樹脂141係包覆該電子元件110之上表面。此 外，在本實施例中，如第2E圖所示，在疊壓時，一第二 金屬150係疊壓於該核心板12〇之下表面並以形成於 該些電極端1U之該些凸塊113電性連接該些電極端⑴ 與該第二金屬簿150,達到該第一金屬猪14〇與第二金屬 络150間之電性導通，可以取代基板内部之部分錄通孔， 其係可節省鍍通孔之設置數量或使該基板高密度化。同樣 地’在第二金屬箔150之壓合面或是該核心板12〇之下表 面可預先形成有一介電樹脂151，以電性絕緣地間隔該第 二金屬箔150與該核心板12〇之該第二圖案化金屬層 125，並且該介電樹脂15ι係包覆該電子元件11〇之下表 面。 在本實施例中，該核心板120係具有該第一圖案化金 屬層124及該第二圖案化金屬層125，且其容置孔126係 可為貫通孔。利用一次之疊壓步驟，以兩金屬箔14〇、15〇 上下疊壓該核心板120且該電子元件110之上下表面係被 該些介電樹脂141、151所包覆，以製成具有嵌埋該電子 元件11 0之四層基板。此外，該電子元件11 〇之厚度可大 於該核心板120之厚度，在疊壓步驟之後，該些電極端111 之該凸塊112及該凸塊113係分別突出於該核心板120之 該第一圖案化金屬層124與該第二圖案化金屬層125，以 1295912 達到基板之内部電性互連。 如第2F圖所示’在本實施例中，可形成至少一鍍通 孔 160(Plated Through Hole，PTH)，該鍍通孔 160 係貫穿 該核心板120與該第一金屬箔14〇與該第二金屬箔15〇， 以電性導通不同層之金屬線路、接地連接或電源連接，該 鍍通孔1 60係可為鑽孔形成之貫通孔且其孔壁係鍍有金 屬。 私 如第2G圖所示，在本實施例中，可進行一圖案化步 驟’其係包含顯影與姓刻等步驟，以圖案化該第一金屬猪 140與該第二金屬箔150，而使該第一金屬箔14〇與該第 一金屬箔1 50分別形成一第一圖案北金屬箔j 42與一第二 圖案化金屬箔152。 之後，如第2H圖所示，可形成一銲罩層171(s〇lder mask)於該第一圖案化金屬箔142與該介電樹脂14ι上， 並形成另一銲罩層172於該第二圖案化金屬箔ι52與該介 ► 電樹脂151上。通常該些銲罩層m、172係設有開口以 顯露出該第一圖案化金屬箔142之複數個接點143以及該 第二圖案化金脣箔1 52之複數個接點1 53。之後，可利用 電鍍方式將一鎳金鍍層1 80形成於該第一圖案化金屬箔 142顯露之該些接點143上以及該第二圖案化金屬错152 顯露之該些接點1 53上，以製得一嵌埋有該電子元件1 i 〇 之基板。 因此’依·據本發明之嵌埋有電子元件之基板製造方 法，所提供之該電子元件110與該具有圖案化金屬層之核 1295912 心板120均可大量且規格化大量且低成本取得，且在疊壓 時利用該電子元件110之該凸塊112及該凸塊113分別電 性連接該第一金屬箔140與該第二金屬箔150，並使該電 子元件11 0為嵌埋型態，可以提昇組裝性、互連可靠度 (interconnection reliability)與電性效能、增加後續封裝密 度以及降低串音效應（cross-talk effect)。 本發明並不局限於在壓貼第一金屬箔與第二金屬箔 時是否藉由該電子元件達到兩金屬羯之電性互連。在本發 明之第二具體實施例中，首先，如第3a圖所示，提供一 電子兀件210 ’其係具有複數個電極端211，例如表面接 合型被動元件。在本實施例中，如第3B圖所示，其中至 少一電極端211之上表面係可設置有一凸塊212。在該些 電極端211之側面與下表面可先行被覆有一絕緣膜213， 以利該凸塊212之電鍍形成。 如第4A圖所示，提供一具圖案化金屬層之核心板 220 ’在金屬圖案化之前，該核心板22〇係可包含一核心 絕緣層221與一第一鋼箔222與一第二銅箔223。之後， 5月參閱第4B圖，顯影蝕刻該核心板22〇之該第一銅箔222 與該第二銅箔223，以使該第一銅箔222與該第二銅箔223 刀另】成為一第一圖案化金屬層224與一第二圖案化金屬層 225 ’以作為訊號傳遞層、接地層或電源層。之後，請參 閱第4C圖，進行一挖槽步驟，以使該核心板220具有一 容置孔226。 如第4D圖所示，將該電子元件21 〇係設置於該容置 12 1295912 孔226中，並將一第一金屬箔24〇疊壓於該核心板22〇與 該電子70件210之上方，並如第4E圖所示，疊壓時藉由 該凸塊212使得該些電極# 211電性連接至該第一金屬猪 240。通常在第一金屬帛24〇與該核心板22〇之上表面之 間係預先形成有-介電樹脂241，以電性絕緣地間隔該第 一金屬箔240與該核心板22〇之該第一圖案化金屬層 224。該介電樹脂241係可預先具有至少一開孔241&，以

供該凸塊212通過以利觸壓接合至該第一金屬羯24〇。此 外’在本實施例中，如第4E圖所示，在疊壓時，一第二 金屬箔250疊壓於該核心板22〇之下表面，但可不需要電 性互連至該電子元件210之該些電極端21卜同樣地，在 第二金屬猪250與該核心板22〇之下表面之間可預先形成 有一介電樹脂251，以電性絕緣地間隔該第二金屬猪25〇 與該核心板220之該第二圖案化金屬層225 ’而製成具有 嵌埋該電子元件210之基板。 如第4F圖所示，在本實施例中，可形成至少—㈣ 孔 260(Plated Through Hole，PTH)，該鍍通孔 26〇 係貫穿 該核心板220，該第一金屬箔24〇與該第二金屬箔25〇， 以電性導通不同層之金屬線路、接地連接或電源連接，該 鑛通孔16〇係可為鑽孔形成之貫通孔且其孔壁係鍍有金 屬。 如第4G圖所示，在本實施例中，可更進行一圖案化 步驟，以使該第一金屬箱240與該第二金屬箱25〇分別袖 圖案化形成為一第一圖案化金屬鴒242與一第二圖案化金 13 1295912 屬箔252。 之後，如第4H圖所示，可形成一銲罩層27ι於該第 一圖案化金屬箱242與該介電樹脂241上，並顯露出該第 一圖案化金屬箔242之複數個接點243。並且可形成另一 銲軍層272於該第二圖案化金屬箱252與該介電樹脂251 上，並顯露出該第二圖案化金屬箔252之複數個接點253。 並經過電鍍之後，可形成一鎳金鍍層28〇於該第一圖案化 金屬泊242之顯露接點243與該第二圖案化金屬箔之 顯露接點253，以製得一嵌埋有該電子元件21〇之基板。 本發明之保護範圍當視後附爷申請專利範圍所界定 者為準，任何熟知此項技藝者，在不脫離本發明之精神和 範圍内所作之任何變化與修改，均屬於本發明之保護範 圍， 【圖式簡單說明】 第1A圖·依據本發明之第一具體實施例，所提供之一電 子元件之截面示意圖。 第1B圖：依據本發明之第一具體實施例，該電子元件於 设置有凸塊後之截面示意圖。 第2A圖：依據本發明之第一具體實施例，所提供之一具 圖案化金屬層之核心板之截面示意圖。 第2B圖：依據本發明之第一具體實施例，該核心板於形 成圖案化金屬層後之截面示意圖。 第2C圖：依據本發明之第一具體實施例，該核心板於形 成容置孔時之截面禾意圖。 14 1295912 第2D圖：依據本發明之第一具體實施例，該核心板於容 置有該電子元件並於疊壓時之截面示意圖。 第2£圖：依據本發明之第一具體實施例，該嵌埋有電子 元件之具圖案化金屬層之核心板以疊壓方式形 成一金屬箔之後之截面示意圖。

圖·依據本發明之第一具體實施例，該搬埋有電子 元件之具圖案化金屬層之核心板於形成鍛通孔 後之截面示意圖。 依據本發明之第一具體實施例，該嵌埋有電子 元件之具圖案化金屬層之核心板於圖案化該金 屬、治後之截面示意圖。 第2H圖··依據本發明之第一具體實施例，該嵌埋有電子 元件之具圖案化金屬層之核心板於形成一銲罩 層與一鎳金鍍層後之截面示意圖。 第3A圖： 第3B圖： 依據本發明之第二具體實施例，所提供之一電 子元件之截面示意圖。 依據本發明之第二具體實施例，該電子元件於 設置有凸塊後之截面示意圖。

第 4 A 圖·依據本發明之第二具體實施例，所提供之一具 圖案化金屬層之核心板之截面示意圖。

第 4 B 圖·依據本發明之第二具體實施例，該核心板於形 第 成圖案化金屬層後之截面示意圖。 圖·依據本發明之第二具體實施例，該核心板於形 成容置孔時之戴面示意圖。 15 1295912 第4D圖：佑诚 课本發明之第二具體實施例，該核心板於容 置有該電子元件並於疊壓時之截面示意圖。 第 4 E 圖：祕* μ 骤本發明之第二具體實施例，該嵌埋有電子 70件之具圖案化金屬層之核心板以疊壓方式形 成一金屬箔之後之截面示意圖。 第4F圖·依據本發明之第二具體實施例，該嵌埋有電子 元件之具圖案化金屬層之核心板於形成鍍通孔 後之截面示意圖。 第4G圖·依據本發明之第二具體實施例，該嵌埋有電子 元件之具圖案化金屬層之核心板於圖案化該金 屬箔後之截面示意圖。 第4Η圖：依據本發明之第二具體實施例，該嵌埋有電子 元件之具圖案化金屬層之核心板於形成一銲罩 層與一鎳金鍍層後之截面示意圖。 【主要元件符號說明】 110 電子元件 111 電極端 112 凸塊 113 凸塊 114 絕緣膜 120 核心板 121 核心絕緣層 122 第 一銅猪 123 第二銅箔 124 第一圖案化金屬層 125 第二圖案化金屬層 126 容置孔 130 鑽頭 140 第 一金屬箔 141 介電樹脂 142 第一圖案化金屬箔 150 第二金屬箔 151 介電樹脂 16 第二圖案化金屬箔 160 銲罩層 172 銲罩層 180 電子元件 211 電極端 212 絕緣膜 具圖案化金屬層之核心板 核心絕緣層 222 第一圖案化金屬層 第二圖案化金屬層 容置孔 23 0 第一金屬箔 241 第一圖案化金屬箔 第二金屬箔 251 第二圖案化金屬箔 鍍通孔 271 鎳金鍍層 第一銅猪 223 鑽頭 介電樹脂 241a 243 介電樹脂 253 銲罩層 272 開孔 接點 接點 銲罩層 鍍通孔 鎳金鍍層 凸塊 第二銅箱 17

Claims (1)

1295912 十、申請專利範圍： 一種嵌埋有電子元件之基板製造方法，包含： 提供一電子元件，其係具有複數個電極端； 提供一核心板，該核心板係具有一容置孔； 设置該電子元件於該容置孔中，並將至少一金屬箔疊 壓於該核心板與該電子元件之上，以使得該些電極端 電性連接至該金屬箔； 馨圖案化該金屬箔；以及 形成一鲜罩層於該圖案化金屬箔上，並顯露出該圖案 化金屬箔之複數個接點。 2、 如申請專利範圍第1項所述之嵌埋有電子元件之基板 製造方法，其中該些電極端之上表面係設置有至少一 凸塊’以利疊壓時電性連接至該金屬箔。 3、 如申請專利範圍第2項所述之嵌埋有電子元件之基板 製造方法，其中該凸塊係為電鍍形成之銅凸塊或金凸 • 塊。 4、 如申睛專利範圍第2項所述之嵌埋有電子元件之基板 製造方法，其中該些電極端之側面係被覆有一絕緣 膜。 5、 如申請專利範圍第丨項所述之嵌埋有電子元件之基板 製造方法，其中該核心板係為一覆銅箔板（c〇pperclad laminated, CCL)，並使該核心板具有至少一圖案化金 屬層。 6、 如申請專利範圍第1項所述之嵌埋有電子元件之基板