1295781 玖、發明說明： 本案於2GG2年3月8日在美國提出中請作為美國專利申請 案號No· 1〇/〇94,〇53。 【發明所屬之技術領域】 —本發明-般是有Μ於半導體裝置，且更特別是有關於執 行用於半導體裝置低功率模式之系統與方法。 【先前技術】 此低功率可攜式裝置之使用變得越來越普遍。例如，手 提式裝置諸如：蜂巢式電話、個人數位助理（而）、等變得 越來越普遍。許多微處理器裝置畤 农直汉冲具有一或多個低功率狀 態以便提供功率保存。藉由功率保 刀手保存而可以延長電池壽命 ，因而允許於手提裝置較長的操作時間。 在現代微控制器與微處理器中勃 避王洛甲執仃低功率狀態之方法是 提供低功率指令。藉由執行低功率指令，此裝置可以啟動 關機序列，因此此裝置將其本身準備以此方式關機，以便 可以達成隨後由低功率狀能- 、 千狀心返回。例如，如果在記憶體存 取週期中將此低功率處理哭關爿 %關閉，則可以在例如是記憶體 之外部裝置回覆此所請求之资姐、" 科 <珂將此處理器去能。如 果在啟始此處理器時就期待看 、 J仔看到此寺完成之週期則會導致 此裝置之鎖死（lockup)，因a亡b 口4匕疋在期待不會發生之記憶體 存取。然而，藉由執行低功率 手知令，可以將與此處理器有 關的機器處於此狀態下而以此 、 此万式將處理器關閉，以致於 它以已知方式進入且然後退ψ 咚出低功率模式。 84081.doc 1295781 雖然許多處理器核心裝置支持在已知的情況下使用低功 率指令而進入低功率狀態，此時指令與其他方法之使用並 不疋在跨越所有微處理器核心裝置均一般可供使用。當想 要使用此種有低功率裝置中之微處理器核心裝置時，必須 界疋替代之方法以進入低功率操作模式。而且，例如是D M A 單元之匯流排主控裝置與其他之系統功能塊可能無法直接 執行低功率模式指令，且以類似透明的方式將此等裝置置 入於低功率狀態中亦為對於低功率系統之要求。因此，能 夠以有效的方式進入低功率操作模式將是很有用的。 【發明内容】 本發明之特殊實施例是於所附圖式中顯示與說明。本發 明之各種目的、優點、特點與特徵，以及其他之方法，相 關結構元件之操作與功能，以及部件之組合與製造之節， 將由考慮以下之說明與申請專利範圍並參考所附圖式（其 均形成本發明之一部份）而為明顯。 【實施方式】 本發明之至少一實施例提供一種方法，用於將裝置設置 入低功率操作模式中。此低功率控制器將匯流排請求提供 給匯流排仲裁器以啟始此低功率模式。將此項請求以較由 此匯流排仲裁器所接收之其他請求為高之優先處理。此匯 流排仲裁器停止由所介面之匯流排主控器接收確認新的請 求，並且等待一直至此系統匯流排完成處理目前之匯流排 <接達為止。一旦此系統匯流排空間，則此匯流排仲裁器 雀w此低力率控制务匯流排請求，並顯示此系統可以自由 84081.doc 1295781 使用低功率操作模式。在一實 哭女„、，、、、 〗T 將此與匯流排件裁 口口有關 < 匯泥排主控器中止以使得 ^ ^ 1 定侍月匕夠作低功率消耗。在 本發明之特殊實施例中，此匯流㈣裁器㈣流排給予作 號回覆給低功率控制器·，以顯示此低㈣控制器可自“ 使用此低功率操作料。以此Μ，可〃料輕流排主 控器之裝置置入於可回復之狀態中，纟中藉由此匯流排仲 裁器之協助在安全之低功率模式中可將此裝置快速地切斷 (shut down) 〇 圖1說明低功率裝置1 00之一邵份。此種低功率裝置之特殊 例子可以包括··手提式個人數位助理、手提式通信裝置（例如 電話、收音機、以及其他裝置）。低功率裝置1〇〇包括··匯 泥排仲裁器110、匯流排主控器12〇、匯流排主控器13〇、匯 流排多路傳送器14〇、低功奉控制模組15〇、週邊子系統ι6〇 、以及記憶體170。 此匯流排仲裁器11〇提供以下信號：至匯流排主控器12〇 之匯流排給予1 (bus-grantl)與時脈致能1 (Clk_enl);至匯流 排主控器130之時脈致能2 (elk—en2)與匯流排給予2 (bus—grant2);至匯流排多路傳送器14〇之匯流排選擇；以及 至低功率控制模組15〇之低功率匯流排給予（dbus_grant)。匯 流排主控器120提供以下信號：位址1 (addrl)、資料1 (datal) 、以及控制1至連接至匯流排多路傳送器140之雙向匯流排 176;以及至匯流排仲裁器n〇之匯流排請求1 (bus—reql)。 匯流排主控器130提供以下信號：位址2、資料2、以及控制 2至在匯流排多路傳送器140之間之匯流排17 8 ;以及至匯流 84081.doc 1295781 排仲裁器110之匯流排請求2(bus_req2) 〇 又流（handshake)控制171疋匯流排主控器1 2q有關且與匯 流排仲裁器110之第一埠112形成介面，其包括：匯流排請 求1 ;匯流排給予1 (bus-grantl)、由匯流排仲裁器11〇提供 以響應匯流排請求1 ;以及時脈致能1 (clk—enl)、使用於將 匯流排主控器120中之時脈致能或去能。同樣地，交流控制 172是與匯流排主控器130有關且與匯流排仲裁器u〇之第 一埠113开> 成介面，其包括·匯泥排請求2 ;匯流排給予2 (bus—grant2)、是由匯流排仲裁器11 〇提供以響應匯流排請求 2 ;以及時脈致能2 (elk—en2)、其使用於將在匯流排主控器 13 0中之時脈致此與去邊。匯流排多路傳送器1 〇提供資訊 給各局部系統匯流排176與178且由匯流排176與178接收資 訊，此等匯流排各與匯流排主控器12〇與匯流排主控器13〇 連接。此外，匯流排多路傳送器140提供資訊給系統匯流排 Π9,且從系統匯流排179接收資訊。低功率控制模組15〇提 供·低功率匯流排請求（dbus一req)給匯流排仲裁器11〇，與 功率模式顯示器（power—mode)給週邊子系統16〇，以及其餘 的低功率裝置100。週邊子系統16〇經由匯流排介面165對記 憶體170形成介面，且提供低功率重設（lp reset)給低功率控 制楱組150。記憶體170經由匯流排介面165對系統匯流排 179與對週邊子系統16〇形成介面。週邊子系統16〇亦對系統 匯流排179形成介面。 在操作中，此低功率控制模組1 50啟始低功率裝置1 〇〇之 低功率模式。低功率控制模組15〇包括低功率控制暫存器 84081.doc 1295781 152 〇 J >_ 實她例中’此低功率控制模組1 5〇根據低功率控 # i存器152之值決定何時將低功率裝置1〇〇設定於低功率 Y弋中两低功率裝置100將進入低功率模式時，將低功率 &制來存备152設定。例如，當使用者並未啟動例如鍵盤墊 (未圖式）艾使用者介面時，此監视低功率裝置100之使用者 活動之應用（未圖示）或週邊子系統160之子系統、可以將低 功^空制暫存器152設定。以替代的方式，當使用於提供電 <低力率裝置100之電池（未圖示）之功率為低時，可將低 力率&制暫存器152設定，而允許將低功率裝置置於低 力率模式巾。因此，可以給使用者時間用所須之裝置以替 代電池或後備儲存所想要之資料。此外，在某些實施例中 ，可以將低功率控制暫存器152對系統匯流排179形成介面 、允彳其彳曰助於匯泥排傳送而接達至低功率控制暫存器 152。 一旦低功率控制模組15〇偵測到已將低功率控制暫存器 52汉足，則低功率控制模組i 5〇可將此低功率匯流排請求 (dbus—req)提供給匯流排仲裁器11〇。此低功率匯流排請求 代表提供給匯流排仲裁器11〇之匯流排請求信號，其中此請 求並非使用於接達系統匯流排179，而是用於提供顯示給匯 泥排仲裁器110。同樣的，使用此由匯流排仲裁器11〇所提 供之低功率匯流排給予信號，以確認低功率匯流排請求。 在一實施例中，在將低功率匯流排請求dbus—req傳送給匯流 排仲裁器110後，此低功率控制模組15〇等候接收來自匯流 排仲裁器11〇之dbus—grant信號。 84081.doc -10 - 1295781 S此低功率控制模組150已接到此dbus—grant信號時，此 低功率控制模組150可提供功率模組顯示器將低功率裝置 100之週邊子系統160與其他部份置入於低功率狀態中。在 一實施例中，此低功率控制模組15〇使用設定，將供應至週 邊子系統160之功率降低。在一實施例中，此低功率控制模 組150等候低功率重設信號（Lp RESET)，其顯示將低功率裝 置100從低功率模式取出而置入於額定功率模式中。因此， 此低功率控制模組150可以響應此低功率重設信號將此週 邊子系統160回復至正常操作模式。此額定功率模式代表正 常操作模式，在其中低功率裝置1〇〇之一般功能可供使用。 此外，當在額定操作模式中時，此低功率裝置1〇〇可以消耗 正常的功率數量，其大於在低功率操作模式中所消耗功率 4數τ。應瞭解可以使用其他方法以辨識低功率模式而並 未偏離本發明之範圍。此外，低功率控制模組15〇可以採用 與在此討論不同的方式，將低功率裝置100置入於低功率模 式中。此外，可以使用與低功率重設（LP RESET)以外其他 的方式以顯示將被激發之低功率模式，而不會偏離本發明 之精神與範圍。 使用此匯流排仲裁器110從多個請求者（例如匯流排主控 w 120匯排主控姦130以及低功率控制模組15〇)接收請 求，並將對系統匯流排179之接達給予此等請求者之匯流排 主控器120或13〇之一。在一實施例中，匯流排仲裁器“ο使 用仲裁设計以確認來自由與匯流排主控器12〇相連接之第 一埠112、或由與匯流排主控器13〇相連接之第二埠113之匯 84081.doc -11 - 1295781 流排接達請求。例如，匯流排仲裁器可使用輪流循環 (round-robin)或仲裁，其中匯流排仲裁器11〇在允許來自第 埠112或弟一埠113请求之間叉替。一旦選擇了第一璋112 或第二埠113之一埠，則匯流排仲裁器11〇將匯流排給予 匯流排給予2之匯流排給予信號各提供給相關的匯流排主 控器，例如匯流排主控器120或匯流排主控器13〇。在一實 她例中匯流排主控器1 1 0亦提供控制信號給匯流排多路傳 迗咨140、而從與所選擇埠（第一埠112或第二埠113)連接之 可供使用之匯流排王控器（匯流排主控器12〇或匯流排主控 态130)惑一接收資訊（例如，位址、資料以及控制信號匯 /沉排王控裔120與匯流排主控器丨3〇代表匯流排主控裝置。 例如、匯流排主控器12〇與13〇可以包括内建於低功率裝置 100之處理器··例如，中央處理單元（CPU)。匯流排主控器 120與13G亦可包括··直接記憶體存取_Α)引擎或其他的 處理器。 在貫施例中，匯泥排仲裁器11 〇包括低功率埠丨丨4，從 低功率控制150接收低功率匯流排請求信號。此匯流排 裁w 110可以處理來自作為另外請求者之低功率控制模 組150之請求。例如，匯流排仲裁器110在從第一埠112、第 〜車113 &及低功率埠114所接收之請求之間仲裁。在一 ^例中’當匯流排仲裁器11G接收低功率S流排請求信號 =、匯㈣排仲裁《11()等待匯流排完成準備信號。此匯流排 ~成卞備^號疋由系統匯流排179使用，以顯示何時此在系 克U#179上等候處理之請求已被處理。—旦收到此匯流 8408l.doc -12- 1295781 排70成卞備仏號，則匯流排仲裁器110可以提供低功率匯流 排…予L號給低功率控制模組150，顯示可將低功率裝置 100設定於低功率模式中。 在所說明的實施例中，當匯流排仲裁器110提供低功率匯 /心排…予L唬給低功率控制模組150時，此匯流排仲裁器 110亦使用時脈致能信號（時脈致能/與時脈致能2)，各將與 匯⑽排主控制器120與匯流排主控制器130有關之時脈去能 在只施例中’一旦此系統匯流排17 9已經處理此等候之 清求，別認為匯流排主控器12〇與13〇是在可回復狀態中， Q為匯机排主控器120與13〇並未等候來自系統匯流排i79 之響應。藉由將至匯流排主控器12〇與13〇之時脈去能，此 匯流排仲裁器11〇可將匯流排主控器12〇與13〇保持在用於 低功率操作之可回復狀態中。此外，匯流排仲裁器11〇可以 啟始操作模式，其中來自第一埠112與第二埠113之其他請 求不被承認。匯流排仲裁器110可以等候一直到此低功率重 設信號被傳送，以決定何時回到正常的操作模式。因此， 當傳送此低功率重設信號時，匯流排仲裁器11〇可以使用時 脈致犯號與時脈致能2，將至匯流排主控器12〇與13 〇之 時脈重新致能，並且返回至由第一埠112與第二埠113所接 收請求之間之仲裁。 在替代實施例中’匯流排仲裁器110可能無法直接對低功 率重設#號1^ RESET直接響應’而是僅只等候經由埠H4 之低功率匯流排請求之否定’以顯示不再想要低功率操作 模式，並且應產生回復至正常模式。 84081.doc -13- 1295781 在一實施例中，匯流排仲裁器110更能夠將所接收之請求 設足優先次序。例如’想要儘快地進人低功率模式。因此 ’匯流排仲裁器11G可以忽略來自㈣排主控器㈣與匯流 排主控HUO之新的請求’而可不依順序地處理來自低功率 埠114之低功率匯流排請求。藉由將來自低功率控制模組 150之低功率匯流排請求之優先順序冑μ來自匯流排主 控器m與U0之匯流排伸裁器11()接達請求之優先順序之 上’：可確保低功率模式之快速執行。可以改變之優先順 序以符合低功率裝置H)〇之須求。例如，如果想要較不嚴格 地執行低功率，則可將經由低功率埠114所接收之低功率匯 流排請求之優先順序設定於來自匯流排主控器12G之請求 先順序《下但高於來自匯流排主控器之請求之優 員序之上以替代的方式，可將與低功率埠114有關請求 &足為固定的優先順序。 、使：匯流排多路傳送器14〇將系統匯流排Μ各與匯流排 王=為120與130連接之局部匯流排176與178搞合連接。在 焉訑例中此由匯流排多路傳送器丨4〇所選擇之匯流排主 ^二疋I由匯泥排仲裁器110所提供之匯流排選擇信號而 :序4例如，如果此匯流排選擇信號顯示以選擇匯流排主 控器120’則匯流排多路傳送器14〇將來自局部匯流排μ之 位址1、資料1、與控制Ht號線各與系統匯流排179之系統 位址、系統資料、與控制線辆合連接。以替代的方式，如 ，[机排選擇#就顯示其選擇匯流排主控器丄川，見】匯流排 夕路傳送II14G將局部匯流排178之位址2、資料2、以及控 84081.doc -14- 1295781 制2線與系統匯流排179之系統位址、系統資料與控制線耦 合連接。 可以使用系統匯流排179將匯流排主控器12〇及130與記 憶體170、週邊子系統160，以及其他系統組件（未圖示）耦合 連接。因此，匯流排主控器120與130可以提供寫入於低功 率裝置100之組件（例如，連接至系統匯流排179之記憶體 170與週邊裝置160)之資料或由其讀取之資料。在一實施例 中’將沿著系統匯流排17 9傳送之位址資訊與資料交錯。在 系統匯流排17 9之系統位址線上傳送之位址顯示寫入於來 自系統匯流排179之系統資料線之下一組資料中之匯流排 位址。雖然在系統資料線上存取資料，然而可將新的位址 置於系統位址線上以顯示用於新資料組之新位址。應暸解 可以併入其他形式將位址資訊與資料沿著例如是系統匯流 排179之系統匯流排傳送，而並未偏離本發明之範圍。 可以將週邊子系統160耦合連接至系統匯流排丨79，且可 經由匯流排介面165連接至記憶體170。週邊子系統16〇包括 用於處理低功率裝置1 00之橫截面之數個組件。例如，可以 使用第一子系統161以及處理用於低功率裝置1 〇〇之視訊。 可以使用第二子系統162以處理用於低功率裝置1〇〇之音訊 。此外，可以使用第三子系統163處理例如使用者對鍵盤輸 入之使用者介面。可以將子系統161至163置入關機（p〇wer down)模式中，以響應由低功率控制模組15〇所提供之低功 率模式顯示器。應瞭解並不想要將所有的子系統關機。例 如，在低功率模式期間可以使用子系統丨63監視使用者輸入 84081.doc -15- 1295781 因此’當使用者嘗試接達低功率裝置100 (例如藉由在鍵 ‘上按下）時’此第三子系統163可以傳送此低功率重設信 说將此低功率裝置1〇〇從低功率模式回復且回到額定之操 作換式°應瞭解除了以上所討論或取代以上所討論有關之 週邊子系統160,可以使用其他的子系統。此外，當從低功 率模式回復時可以使用其他的偵測方式而不會偏離本發明 之範圍。 見在明參考圖2，其顯示代表圖1匯流排仲裁器之一部份 、特殊力把之狀怨圖，其根據本發明之實施例通常稱為狀 悲圖200。匯流排仲裁器UG (圖υ辨識對其將給予匯流排接 達义目m請求者，例如是匯流排主控器12〇與13〇 (圖丨），將 控制裝置例如低功率控制模組15G (圖1)#作為額外的請求 者。只有在當已經將在系統匯流排上等候匯流排接達之低 功率裝置處理時，才可使用匯流排仲裁器11G對低功率裝置 口 丁只她低功率。在一實施例中，此匯流排仲裁器根據例 如輪流循環式仲裁之仲裁設計，在與第一匯流排主控器連 接之第一埠以及與第二匯流排主控器連接之第二埠之間切 換。對於低功率㈣裝置之請求以較來自匯流排主控器之 請求為高之優先處理。因此，可以儘快地實施來自控制裝 置之請求以進入低功率模式。 在-實施例中，在啟始或重新設定時，例如根據系㈣ 設信號（SYSTEM_RESET)之傳送，此匿流排仲裁器經㈣ 徑211在狀態21〇中開始。在狀態21〇中，此匯流排仲裁哭來 第一埠致能用於允許接達至第—匯流排主控器。如果:指 84081.doc -16- 1295781 達至匯流排之請求是在狀態210中第一埠上等候，則此匯流 排仲裁器允許此匯流排接達之請求。如同先前所討論，允 午此第一匯泥排之請求，此匯流排仲裁器將此匯流排允許 =號傳送給第一匾流排主控器，且提供此匯流排選擇信號 給匯流排多路傳送器，將與第—匯流排主控器相連接之局 部匯流排線與系統匯流排耦合連接。在一實施例中，此匯 流t仲裁器經由路徑212保持在狀態210中，而將匯流排完 成準備信號設定為切斷（off)或‘0,值，以顯示此系統匯流排 正在忙著處理目前之請求。以替代的方式，如果將此匯流 排完成準備信號設定為導通（on)狀態，且並未傳送此來自控 制裝置之低功率匯流排請求（DBUS—REQ)信號，此匯流排仲 裁器跟隨路徑214至狀態220。在狀態220中，此匯流排仲裁 器將第二埠致能而允許接達至第二匯流排主控器。類似於 狀態210,如果此來自第二匯流排主控器之請求是在第二埠 上，則此匯流排仲裁器允許此請求並且根據路徑222而保持 在狀態220中一直到此匯流排已經處理了此請求為止。一旦 將此匯流排完成準備信號傳送、或是如果在此第二埠上沒 有請求在等候，則根據路徑224此匯流排仲裁器可以回到狀 態210。因此，此匯流排仲裁器可以在第一埠與第二埠之間 切換，以輪流循環的方式處理可供使用之請求，一直至傳 送此來自控制裝置之低功率匯流排仲裁器請求信號為止。 當在狀悲2 10與2 2 0中時’如果將此來自控制裝置之低功 率匯流排請求信號傳送且將匯流排完成準備信號傳送，則 此匯流排仲裁器經由路徑216與路徑226切換至狀態240。當 84081.doc -17- 1295781 3 = 240中時’此g流排仲裁器開始實施低功率模式。在 U中此匯机排仲裁器能夠將與匯流排主控器例如 ::與第二匯流排主控器有關之時脈去能。此匯流排仲裁 “可提供”請求允許信號,，(卿s_grant)給控制裝置以 顯示此匯流排主控器與低功率裝置是在可回復狀態中，且 控制裝置可將此低功率裝置之其他組件置於低功率模式中 。此匯流排仲裁器可以保持在狀態240中，-直到根據路徑 242傳运低功率重设信號為止。在一實施例中，此低功率重 設信號顯示此低功率裝置從低功率實施中回復。如果此低 功率重設信號是在狀態24〇期間傳送，則此匯流排仲裁器可 經由路徑244回復至狀態21()而繼續在第—琿與第二蜂之間 仲裁。應 >王意實施其他的方法在匯流排主控器與控制裝置 之間仲裁’而不會偏離本發明之範圍。 現在請參考圖3之另一個狀態圖，其代表根據本發明實施 例所顯示圖1之匯流排仲裁器之一部份之特定功能。使用與 此匯流排仲裁器有關之不同埠口，而用於處理在不同匯流 排主控器（例如匯流排仲裁器丨丨〇之埠丨丨2 (圖丨））之間之請求 。特定之匯流排埠可以保持在閒置狀態26〇中，一直到從相 關之匯/瓦排主控杏收到匯流排請求或收到低功率匯流排請 求為止’其顯示將啟動低功率模式。 在一實施例中，匯流排埠例如根據所傳送之重設信號 (SYSTEM-RESET)開始處理、或經由路徑264重新設定至閒 置狀態260。而在閒置狀態260中，此匯流排埠等候從相連 接匯流排主控器所傳送之低功率匯流排請求信號或匯流排 84081.doc -18- 1295781 請求信號（BUS_REQ)。如果未傳送此匯流排請求信號，則 此匯流排埠經由路徑263保持在狀態260中。如果傳送此請 求信號且未傳送此低功率匯流排請求信號，則此匯流排埠 經由路徑262轉換至狀態270。在狀態270中，此匯流排埠等 候來自匯流排仲裁器之允許信號。如果此仲裁器未傳送匯 流排允許信號，則此匯流排埠根據路徑275保持在狀態270 中。一旦傳送此匯流排允許信號，則此匯流排埠將此匯流 排允許信號傳送至相連接之匯流排主控制器。此匯流排埠 然後根據路徑271轉換至狀態280。在狀態280中此匯流排埠 等候此匯流排準備好信號，其顯示完成此所允許之匯流排 請求。此匯流排埠保持在狀態280中而根據路徑282並未傳 送此匯流排準備好信號。當傳送此匯流排準備好信號時， 則此匯流排埠根據路徑284轉換回至狀態260。 當此匯流排埠是在閒置狀態260中時，如果傳送此低功率 匯流排請求信號，則此匯流排埠轉換至低功率狀態265。在 低功率狀態265中，此匯流排埠未將提供給此有關的匯流排 主控器之時脈致能信號傳送。因此，當此匯流排埠是在狀 態265中時，將此與匯流排主控器有關的時脈去能，而允許 將匯流排主控器置於低功率模式中。當此低功率重設信號 (LP RESET)未被傳送且在‘〇’或切斷（0ff)狀態中時，則此匯 流排埠根據路徑266是保持在低功率狀態265中。當此低功 率重設信號被傳送時，則根據路徑267此匯流排埠可以轉換 回閒置狀態260。因此，一旦此匯流排埠轉換回閒置狀態26〇 時，則可重新傳送此時脈致能信號，允許與匯流排主控器 84081.doc -19- 1295781 有關之時脈被重新致能。 現在請參考圖4,此方塊圖說明根據本發明實施例所顯示 且通常稱為裝置300之具有多個匯流排主控器與匯流排仲 裁器之系統。此低功率裝置300之操作類似於圖it低功率 裝置1〇〇之操作。匯流排仲裁器310選擇匯流排主控器12〇或 匯泥排主控器130而允許接達系統匯流排179。低功率控制 換組350啟始低功率裝置3〇〇之低功率模式。當此低功率裝 置300是在用於低功率操作模式之可回復狀態中，則使用匯 流排3 10以辨識。 低功率裝置300與低功率裝置1〇〇之操作間之差異，是在 相較於低功率控制模组15G (圖1}之低功率控制模組3 =之 操作中受到注意’以及在相較㈣流排仲裁器ug (㈣之 匯流排仲裁器31G之操作中受到注意。特別是，當由匯流排仲 裁器所提供之時脈致能信號將在低功率裝置丨⑽中與匯 流排主控器12〇與13()有關之時脈致能與去能時，則是由低功 率控制模㈣〇提供在低功率裝置3附之時脈致能信號。 低功率控制杈組35〇監視低功率控制暫存器Μ]之設定 此低功率控制暫存器352之操作類似於低功率控制暫存 m (圖υ之操作。t決定將低功率裝置3⑼置人於低功率; 作挺式中時，此相儿件設定此低功率控制暫存器之 少-邵份。當低功率控制暫存器352被設定時，此低功率$ 制模組⑽經由低功料314提供低功率®流排請求信❸ 匯泥排仲裁器310。低功率控制模組35〇等候來自匯流排子 裁器310之低功率匯流排給予信號。當從匯流排仲裁器31 84081.doc -20- 1295781 收到此低功率匯流排給予信號時，則低功率控制模組350經 由時脈致能信號clk—eni與Clk一en2，將時脈與匯流排主控器 120與130去除致能，此以下將討論。 在一實施例中，低功率控制模組350將在匯流排主控器 120與130中之時脈去能。以替代的方式，此低功率控制模 組350可以只將匯流排主控器120或匯流排主控器13〇之一 中之時脈去能。例如，如果由匯流排主控器1 2〇所執行之作 業為重要且在低功率模式期間不應被去能，則低功率控制 挺組可以只將與匯流排主控器130有關之時脈去能。低功率 控制模組350亦可提供功率模式顯示器給低功率裝置3〇〇之 週邊子系統160與其他元件。因此，可以將低功率裝置3〇〇 之週邊子系統160與其他元件設定為低功率操作模式。應瞭 解可以採取其他行動將低功率裝置3〇〇置入於低功率操作 模式中而不會偏離本發明之範圍。此外，可以使用其他的 方將匯泥排王控器12〇與匯流排主控器13〇去能，而不會偏 離本發明之範圍。 、如同先前所討論，匯流排仲裁器31G選擇被允許接達至系 統匯崎179之匯流排主控#㈣或g流排主控器之一 、匯机排仲裁&31G可以採用仲裁技術以確認來自與匯流排 王=12G連接<第—埠312或來自與匯流排主控器⑽連 接之第二埠313之請求。此外，匯流排仲裁器31〇可以經由 埠314選擇處理來自低功率控制模組350之請求。在 ’當^排仲裁器31G透過低功率埠314而確認 匯流排請求信號時，匯流排仲裁器3U)等候將被傳送 8408l.doc -21 - 1295781 而來自系統匯流排179之匯流排完成準備信號。匯流排仲裁 器3 10可以提供低功率匯流排給予信號給低功率控制模組 350以響應此匯流排完成準備信號之傳送，其顯示所有在等 候之請求已由系統匯流排179處理，且此低功率裝置3〇〇是 在可回復狀態中，用於進入低功率操作模式。 現在請參考圖5,其為狀態圖而實施根據本發明實施例之 於圖4所顯示之匯流排仲裁器之特殊實施例，且適當稱為狀 態圖250。此匯流排仲裁器是介於將與第一匯流排主控器連 接之第一埠致能、與將與第二匯流排主控器連接之第二埠 致能之間切換。在所說明的實施例中，此匯流排仲裁器使 用輪泥循環式仲裁在可使用埠之間選擇。 狀態圖250之操作類似於圖2之狀態圖2〇〇之操作。當此低 功率匯流排請求信號未被傳送時，則此匯流排仲裁器是在 使用於將第一埠致能之狀態210，與使用於將第二埠致能之 狀態220之間切換。在一實施例中，當將匯流排準備好信號 與低功率匯流排請求信號均被傳送時，則此匯流排仲裁器 從狀態210或狀態220各經由路徑231或路徑233切換至狀態 230。在狀態230中，此匯流排仲裁器將低功率匯流排給予 信號傳送，以顯示與此匯流排仲裁器連接之低功率裝置是 在可回復狀態中，且可置入於低功率操作模式中。而在狀 態230中，此匯流排仲裁器等候將被傳送之低功率重設信號 。此低功率重設信號顯示此與匯流排仲裁器連接之低功率 裝置回到正常操作模式。當將此低功率重設信號設定至切 斷狀態或值‘〇,時，此匯流排仲裁器經由路徑232而保持在狀 84081.doc -22- 1295781 怨230中”丨替代之方式，#將此低功率重設信號被傳送時 ’此匯，排仲裁器經由路徑234回到狀態加，而允許匯流 排仲裁器在由可供使用匯流排主控器之—接收請求之間仲 裁。 現在請參考圖6，其為方塊圖且通常稱為方塊圖360 ’用 於說明根據本發明實施例於圖4中所示之低功率控制模組 350之特定部份。方塊圖36〇包含：控制暫存器、低功率控 制存器352，用於將低功率裝置（例如，圖4之低功率裝置 3〇〇)中之低功率操作致能。特別是可以使用方塊圖36〇將由 低功率控制模組350所使用之時脈致能信號（時脈致能i (clk_enl)與時脈致能2 (clk_en2》傳送或不傳送，以使用反及 閘354與356將匯流排主控器12〇與匯流排主控器13〇 (圖u 致能與去能。 使用第一反及閘354以提供時脈致能丨信號給匯流排主控 器120。在操作中，當控制暫存器之低功率致能主控制器工 位元361或低功率匯流排給予信號是在切斷狀態或設定至 ‘〇’值時，反及閘354提供經傳送之時脈致能1信號給匯流排 主控器120，而將與匯流排主控器12〇有關之時脈致能。以 I代的方式’將低功率致能主控器1位元3 61與低功率匯流 排給予#號均被傳送或在‘導通’（〇n)狀態中時，反及閘354 將時脈致能1設定為切斷（off)狀態，而將在匯流排主控器 120中之時脈去能（disabie)。以同樣方式，反及閘356可以藉 由根據低功率控制暫存器352之低功率致能主控制2位元 3 62或低功率匯流排給予信號之值將時脈致能2信號傳送或 84081.doc -23- 1295781 不傳送’而將匯流排主控器1 3 〇中之時脈致能或去能。藉由 傳送低功率重設信號而將低功率重設位元363設定。由子系 統（例如：低功率裝置300之子系統163)所使用低功率重設信 號，以顯示何時將低功率裝置3〇〇置回於正常的操作模式中 。應瞭解可以實施其他方法以產生時脈致能信號（例如，時 脈致能1與時脈致能2)，而未偏離本發明之範圍。 現在請參考圖7,其為方塊圖用以說明根據本發明實施例 所顯示之由匯流排仲裁器所控制具有多個匯流排主控器之 系統（且其通常稱為低功率裝置4〇〇)。低功率裝置4〇〇之操作 類似於低功率裝置300之操作。匯流排仲裁器41〇辨識可回 k狀毖，其中可將低功率裝置4〇〇置於低功率操作模式中。 匯流排仲裁器410提供低功率致能信號給低功率控制模組 450，以顯示已經啟始低功率模式。響應於低功率致能信號 (LP—ENABLE)，低功率控制模組45〇可將至匯流排主控器 120與匯流排主控器130之時脈去能。 雖然使用低功率裝置3〇〇之低功率控制模組35〇 (圖句以 辨録圖4中何時啟始低功率模式，但在圖7中是匯流排仲 裁器410其辨識何時在低功率裝置彻中啟始低功率。匯流 排仲裁器4H)經由埠412與413在將匯流排請求允許給予: 流排主控器120或允許給予匯流排主控器U0之間作選擇。 匿流排仲裁器4H)可以使用例如輪流循環仲裁之仲裁 由選擇允許來自埠412或埠413之請求。在所說明之實施例 ，匯泥排仲裁器410包括低功率控制暫存器452。在匯汽 排仲裁器4H)外之低功率裝置·之元件或子系統可以: 8408l.doc -24- 1295781 低功率控制暫存器452設定於特定值，以顯示可將低功率裝 置設定為低功率操作模式。以替代的方式，匯流排仲裁器 41〇γ辨識何時應啟動低功率模式。當已經設定了低功率 來存备452時’匯流排仲裁器41G等i此低功率裝置400成為 可回k狀怨。在-實施例中，匯流排仲裁器指停止允許與 匯成排王控咨120與13〇有關之匯流排請求，且等候傳送來 自系統匯流排17 9之匯流排完成準備信號。如同先前所討論 ，此匯流排完成準備信號顯示系統匯流排179已完成處理所 有等候< 匯泥排請求。因此，可以將低功率裝置4〇〇置入切 斷或低功率模式中，而沒有資料之損失或沿著系統匯流排 179來完成之傳送。在所說明的實施例中，匯流排仲裁器41〇 更k供低功率致能信號給低功率控制模組45〇。 低功率控制模組450將時脈致能信號（時脈致能i與時脈 致能2)提供給匯流排主控器12〇與13〇。使用時脈致能信號 將與匯流排主控器120與13〇有關之時脈致能與去能。當低 功率控制模組450從匯流排仲裁器41〇接收低功率致能信號 (LP一ENABLE)時’此低功率控制模組45〇可以不傳送此時脈 致能信號或將它置於切斷（〇ff)狀態中。因此，當傳送低功 率致能信號時，此低功率控制模組45〇可將在匯流排主控器 120與130中之時脈去能。同樣地，當傳送此低功率致能信 號時，此低功率控制模組更可提供功率模式顯示器給週邊 子系統160，以顯示可將此子系統161-163置於切斷或低功 率操作模式中。此低功率控制模組450亦可對低功率裝置 4 0 0之其他部份顯示此低功率模式為活性。 84081.doc >25- 1295781 可以使用低功率重設信號將低功率裝置400從低功率模 式唤醒。當將此低功率重設信號傳送時，此低功率控制模 組450可以藉由重新傳送時脈致能信號（時脈致能1與時脈 致能2)，而將匯流排主控器120與130中之時脈重新致能。 此外，低功率控制模組450可以改變此功率模組顯示器之值 ’以通知低功率裝置4 0 0之週邊子系統16 0與其他部份。當 傳送此低功率重設信號時，此匯流排仲裁器410可以不傳送 此低功率致能信號，且繼續在埠412與埠413之間仲裁。 現在請參考圖8，其顯示根據本發明實施例之圖7之匯流 排仲裁器之一部份，其包括用於閘控匯流排請求信號之邏 輯。此所說明匯流排仲裁器41 〇之部份包括：低功率控制暫 存器452、以顯示何時已將低功率模式啟動；and閘432、 將與第一匯流排主控器（例如匯流排主控器丨2〇)有關之請求 (匯泥排請求1 (bus一reql))通過或阻擋；AND閘43 1、將與第 二匯泥排主控器（例如：匯流排主控器13〇)有關之請求（匯流 排請求2 (buS-req2))通過或阻擋。使用一組仲裁邏輯42〇以 選擇由AND閘432或AND閘431所通過之請求。此所說明匯 流排仲裁器410之部份包括AND閘435以傳送低功率致能信 號，以顯示可以將例如為低功率裝置4〇〇之裝置置入於低功 率操作模式中。 在操作中，當將低功率控制暫存器452低功率位元436傳 运時，AND閘432與431將此兩個請求（匯流排請求i與匯流 排請求2)均阻擒。當此低功率位元㈣是在㈣狀態中時， ND閘432與43 1通過此請求（匯流排請求i與匯流排請求2) 84081.doc -26- 1295781 。因此，當此低功率位㈣6未被傳送時，此仲裁邏輯42〇 只能夠接收匯流排請求。只有當匯流排完成準備信號與低 功率位元436均傳送時’ AND間435才傳送低功率致能信號 。如同先前所討論，只有當例如系統匯流排179 (圖乃之系 統匯流排已完成處理所有等候之匯流排請求時，才傳送此 匯流排完成準備信號。 現在請參考圖9’其為方塊圖代表根據本發明實施例所顯 示，具有多個匯流排主控器與多個匯流排仲裁器之系統， =-般稱為系統500。系統5()()包括第_匯流排主控器54〇與 匯流排王控器530,提供請求至縱橫式開關51〇。此縱 橫式開關51G處理對？個多路料㈣g流排之—之請求 ’此系統匯流排包括：[多路傳送㈣匯流排551、第二 多路傳送系統匯流排552’以及第n個多路傳送系統匯流排 553。在一實施例中，此縱橫式開關51〇包括：耦合連接至 。匯流排主控器540之局部系統匯流排⑷之第一匯流排路由 杂516 ’以及搞合連接至第二匯流排主控器別之局部系统 匯流排535之第二匯流排路由器517。此等μ流排路由器516 =517處理經由多個仲裁器（包括第一仲裁器M2，第二仲裁 X及第η個仲裁益5丨4)之一所接收之請求。各多個仲 裁益是與多個多路傳送系統匯流排之多路傳送系統匯流排 才連接使用低功率控制器52〇以辨識何時啟動此低功率模 式且可以私與匯流排主控器530與540相關聯之時脈去能 ’而將匯流排主控器53G與54G置於低功率模式中。 Λ也、式開關5 10處理從匯流排主控器54〇與53〇至有關系 84081.doc -27- 1295781 統匿流排之請求。此第-匯流排路由器516辨識娃流排主 控器540連接之系統匯流排。在—實施例中，此匯流排路由 器藉由與來自匯流排54〇之請求有關之位址而辨識相關 〈系統匯流排。例如’位址之第—塊可以與第一多路傳送 系統匯流排551有關，JL位址之第二塊可以與第^多路傳送 系統匯流排552有關。此匯流排路由器516請求提供至與所 辨識多路傳送系統匯流排連接之仲裁器。例如，如果^請 求是與第一多路傳送系統551有關，則此匯流排路由器 將請求提供至第一仲裁器512,並且如果此請求是與第二多 路傳送系統匯流排552有關，則匯流排路由器516將此請求 提供給第二仲裁器513。同樣地，此第二匯流排路由器π 將從匯流排主控器530所接收之請求提供給多個仲裁器之 一。仲裁器512至514各從由匯流排路由器516及/或匯流排 路由器5丨7所接收的請求中選擇。一旦仲裁器例如第一^裁 器512選擇了請求，則縱橫式開關51〇將此請求提供給相關 之多路傳送系統匯流排（例如，第一多路傳送系統匯流排 551)。在一實施例中，仲裁器512_514更能由低功率控制器 520接收請求。應瞭解雖然將系統5〇〇描述為具有兩個匯流 排王控器（匯流排主控器54〇與53〇)，亦可包括其他的匯流排 王控器，且可以改變所支持匯流排主控器之數目而不會偏 離本發明之精神與範圍。 此低功率控制器520啟動在系統5〇〇中之低功率操作。在 一實施例中，系統500之子系統能夠傳送信號或舆低功率控 制器520有關之暫存器值，以顯示何時啟動低功率模式。當 84081.doc -28- 1295781 此低功率控制器520辨識以啟動此低功率模式時，此低功率 控制器520將匯流排請求提供至各仲裁器512-5 14。當已經 接收到來自低功率控制器520之匯流排請求時，匯流排仲裁 器512-514將匯流排給予信號（匯流排給予信號61^_0尺八1^丁 1，BUS_GRANT2以及BUS—GRANT3)回覆給低功率控制器 520。此匯流排給予請求顯示與此等仲裁器512-5 14有關之 各多路傳送系統匯流排551-553已經處理所有等候之請求 。在一實施例中，此低功率控制器520在啟動低功率操作前 等候，一直至收到來自所有仲裁器512-5 14之匯流排給予為 止。一旦收到所有匯流排給予，則此低功率控制器520不傳 送提供給匯流排主控器530與540之時脈致能信號，且可以 將此功率狀態顯示器POWER—MODE傳送給系統500之多個 部份。因此，只有當所有與匯流排主控器530與540以及多 路傳送系統匯流排55 1-553有關之所有匯流排接達已被處 理時，此低功率控制器520才能將匯流排主控器530與540去 能，而允許系統500保持在可恢復狀態中用於啟動低功率操 作模式。本發明另一個實施例在確定匯流排主控器530與 540已完成所有待處理之傳送後，當收到來自仲裁器 5 12-5 14之個別匯流排給予時，可以將至匯流排主控器530 與540之時脈去能。 現在請參考圖10，其顯示時間圖而說明本發明之實施例 之特別的操作。在所說明實施例中，在例如是低功率裝置 100 (圖1)之系統中設有：兩個匯流排主控器、CPU、以及 次要替代匯流排主控器（ALT)。當CPU想要獲得匯流排（例如 84081.doc -29- 1295781 系統匯流排179 (圖丨》之所有權時，它傳送匯流排請求 (CPU—BUSREQ)。匯流排仲裁器（例如是匯流排仲裁器11〇 (圖 1))傳送匯流排給予信號（CPUJBUSGRANT)而將匯流排之 所有權給予CPU。當ALT匯流排主控器想要獲得匯流排之所 有權時，它傳送匯流排請求信號（ALT—BUSREQ)。此匯流排 仲裁器傳送匯流排給予信號（ALT_BUSGRANT)將匯流排之 所有權給予ALT匯流排主控制器。CPU對位址ADDR A實施 讀取存取，接著對位址ADDRB作寫入存取。ALT會對位址 ADDR X實施寫入存取，然後對位址ADDR Y作讀取存取。 此匯流排仲裁器借助於匯流排仲裁優先機構而決定對共 用系統匯流排之CPU與ALT接達之相對順序。在此技術中有 多種優先順序之設計可供使用且為人所熟知，例如：先進 先使用式，輪流循環式，以及固定優先順序式。本發明對 於在CPU與ALT匯流排主控器之間之優先順序並不依靠特 殊之設計，因此對此例而言說明簡單的固定設計，其中alt 較CPU具有較高的優先順序。 根據本發明之另一實施例，藉由例如是低功率控制模組 150 (圖1)之低功率模式控制器（LPMC)提供額外之請求輸入 LPWR一BUSREQ給匯流排仲裁器。匯流排仲裁器提供另外的 輸出匯流排給予信號LPWR_BUSGNT給低功率模式控制器 。此低功率模式控制器提供一組輸出信號P〇WER_MODE， 以顯示目前系統之操作模式。此說明時脈致能信號，其控 制對CPU與ALT主控器時脈之產生。將至CPU之CPU時脈致 能信號CPU CLKEN否定，以及將至ALT主控器另一個時脈 84081.doc -30- 1295781 致能信號ALT-CLKEN否定而支持低功率操作。此等信號之 否定造成對於此等單元中斷其時脈之產生，因此減少功率 消耗。在所說明之例中，低功率操作模式是在由CPU與ALT 主控器所實施之接連之間被啟動。 在時脈週期1中，如同由顯示正常模式之功率模式信號 POWER—MODE所示是在正常操作模式中操作。在時脈週期 1中開始，CPU傳送CPU—BUSREQ以顯示它想要獲得系統匯 流排之所有權，傳送CPU_TREQ信號以顯示它正開始傳送， 且以對應於所想要接達位置之ADDR A驅動此CPU位址線 之CPU—ADDR。CPU—WRITE信號被否定，以顯示此接達是 讀取。由於在週期1中ALT主控器並未要求匯流排之所有權 ，在週期1中匯流排仲裁器將匯流排所有權給予CPU且傳送 CPU—BUSGNT。匯流排仲裁器借於控制信號ADDR—SEL選 擇各在系統匯流排信號HADDR與HWRITE上驅動之 CPU—ADDR與CPU—WRITE。傳送此系統匯流排傳送請求 HTRJEQ，以顯示在系統匯流排上被要求作傳送。由於沒有 其他之接達尚未處理，所以此傳送開始且此傳送之定址階 段在週期1結束時完成。在週期2中開始此至位置ADDR A之 資料傳送階段，且傳送此HBUSY信號以顯示此系統資料匯 流排正在忙於操作。在所顯示之例中說明各別之讀取與寫 入資料匯流排。雖然在另外的實施例中可以使用單一雙向 資料匯流排。 在週期2中，此系統讀取資料匯流排HRD ΑΤΑ是由對應於 位址位置7 ADDR Α之系統或裝置以對應於ADDR Α之資料 84081.doc -31 - 1295781 驅動。此匯流排仲裁器驅動此DATA_SEL信號以顯示此資料 階段屬於CPU。將來自HRDΑΤΑ之資料經由CPU—RDΑΤΑ信 號提供給CPU。此響應裝置導致此系統匯流排完成準備信 號HREADY之傳送，以顯示已經提供此所請求之資料。在 週期2結束時已完成至位置ADDR A之資料存取階段，且 CPU以内部方式鎖定此讀取資料。在週期2期間，CPU繼續 傳送CPU—BUSREQ，且CPU請求位置ADDRB之隨後之接達 存取、在CPU—ADDR信號上驅動ADDR B、且傳送 CPU_WRITE以顯示此所請求之接達存取一種寫入週期。亦 在週期2期間，ALT主控器傳送ALT_BUSREQ以顯示它想要 系統匯流排之所有權，且傳送ALT—TREQ且以ADDR X之值 驅動ALT—ADDR，顯示它請求實施接達至位置ADDR X。亦 傳送ALT—WRITE信號，以顯示此所請求之接達存取是寫入 。此匯流排仲裁器接收CPU—BUSREQ與ALT—BUSREQ，且 決定將系統匯流排之所有權給予ALT主控器。此匯流排仲 裁器拒絕CPUJBUSGNT而傳送ALT—BUSGNT，且將 ADDR_SEL信號改變成選擇ALT_ADDR與ALT_WRITE信號 ，而各在系統匯流排信號HADDR與HWRITE上驅動，因此 對於在週期2中開始之定址階段將匯流排之所有權給予 ALT主控器，不將此位址匯流排之所有權給予CPU。在週期 2中將HTREQ信號保持傳送，顯示其請求另一個系統匯流排 傳送。此匯流排主控器驅動DATA—SEL信號以選擇CPU用於 目前資料階段，因為此資料階段是與先前之定址階段有關 ，在此期間將匯流排之所有權給予CPU。 84081.doc -32- 1295781 在週期3期間產生對應於位置ADDR X之資料階段，且 ALT主控器以DATA X驅動ALT—WRDΑΤΑ。此匯流排仲裁器 驅動此DATA_SEL信號以選擇ALT_WRDATA而被耦合連接 至系統寫入資料匯流排HWRDATA，因此提供DATA X至所 接達之裝置而用於寫入。在週期3期間將HBUSY保持傳送以 顯示此系統資料匯流排正忙於操作。對應於位址位置ADDR X之所接達之裝置導致系統匯流排完成準備信號HREADY 之傳送，以顯示此寫入資料被接受。在週期3結束時，完成對 位置ADDR X之資料接達存取階段。在週期3期間CPU繼續 驅動在 CPU—ADDR 匯流排上之 CPU—BUSREQ、CPU_TREQ 、以及ADDR B，以顯示仍然要求此週期以及系統匯流排所 有權。ALT主控器亦繼續驅動在ALT—ADDR匯流排上之 ALT—BUSREQ、ALT—TREQ、以及 ADDR Y，以顯示仍然請 求此週期與系統匯流排所有權。將此ALT—WRITE信號拒絕 ，以顯示ALT主控器對ADDR Y之接達存取是讀取週期。在 週期3中，此低功率控制器將LPWRJBUSREQ傳送至匯流排 仲裁器，而準備進入低功率模式。根據本發明之實施例， 在所有可能之請求中此請求被給予最高的優先權。 LPWR一BUSREQ之傳送導致仲裁器拒絕對所有其他的請求 者給予匯流排。因此，在週期3中，將CPU_BUSGNT與 ALT—BUSGNT拒絕。顯示既未對CPU主控器亦未對ALT主控 器給予匯流排所有權。由於在週期3中從請求匯流排主控器 去除匯流排所有權，因此在週期中並未啟動定址階段。在 週期3中將系統匯流排傳送請求信號HTREQ拒絕。因為未被 84081.doc -33- 1295781 請求傳送，所以此系統定址匯流排HADDR並未被認為有效 ，雖然此匯流排仲裁器可以選擇ALT_ADDR或CPU_ADDR 藉由缺設而驅動。因為系統資料匯流排在週期3中忙於對位 置ADDRX之資料存取階段，而保持傳送HBUSY。 在週期4中將HBUSY拒絕，顯示此系統資料匯流排現在閒 置。在此時是匯流排仲裁器將LPWR_GNT信號傳送給低功 率控制器’而顯示此系統匯流排之活動已到達靜止狀態， 且因此現在可以安全進入低功率操作模式。在週期4中隨後 將時脈致能信號CPU—CLKEN與ALT_CLKEN拒絕，以導致 中止對CPU主控器與ALT主控器繼續定時脈，且因此導致系 統功率消耗最小化。在週期5中，低功率控制器改變 POWER一MODE信號以顯示進入低功率睡眠狀態。當低功率 模式控制器繼續傳送LPWR—BUSREQ時，此低功率睡眠狀態 保持有效，且將CPU—CLKEN與ALT_CLKEN保持拒絕而將 系統功率消耗最小化。 一旦系統事件決定回到正常操作模式，此低功率控制器 會對匯流排仲裁器拒絕LPWR—BUSREQ。在圖1 〇中此在時脈 週期N期間發生。當LPWR—BUSREQ被拒絕時，此匯流排仲 裁器拒絕LPWRJBUSGNT，並且恢復在CPU主控器與ALT主 控器之間之仲裁。根據仲裁之優先順序，在週期N中此匯流 排仲裁器將系統匯流排之所有權給予ALT主控器，並且相 對應地驅動ADDR_SEL，因此以ADDR Y驅動系統匯流排 HADDR且將HWRITE拒絕。在週期N中傳送HTREQ，顯示被 請求作新的系統匯流排傳送。在週期N與N+1期間，CPU繼 84081.doc -34- 1295781 續在 CPU—ADDR上驅動 CPU—BUSREQ，CPU—TREQ，以及 ADDR B，以顯示仍然請求此週期以及系統匯流排所有權。 在週期N+1中，ALT主控器將ALT—BUSREQ與ALT—TREQ拒 絕，顯示其不再想要系統匯流排之所有權且不請求傳送。 此匯流排仲裁器將ALT_BUSREQ拒絕且傳送CPUJBUSGNT 而將系統匯流排之所有權交給CPU。此匯流排仲裁器驅動 ADDL_SEL信號，各將CPU_ADDR與CPU_WRTEF信號耦合 連接至HADDR與HWRITE。HADDR是以ADDR B值驅動且傳 送此HWRITE，以顯示此所請求由CPU之接達存取是一種寫 入週期。 在N+1週期間傳送HBUSY以顯示此系統資料匯流排在忙 著資料階段。在週期N+1期間，藉由系統讀取資料匯流排 HRDΑΤΑ由對應於位址位置ADDR Y之裝置將所讀取之資料 送回，且導致傳送此系統匯流排完成準備信號HREADY， 以顯示提供此讀取資料，且匯流排仲裁器驅動DATA_SEL 以顯示此資料階段是用於ALT主控器。在週期N+1中ALT主 控器鎖定所送回之讀取資料DATA Y，且在週期N+1結束時 完成對位置ADDR Y之資料存取階段。 在N+2週期期間，此匯流排仲裁器驅動DATA_SEL以導致 在CPU_WRDΑΤΑ信號上所提供之寫入資料被耦合連接至系 統匯流排寫入資料信號HWRDATA。在週期Ν+2期間將 iiBUSY保持傳送，以顯示此系統資料匯流排正在忙。此對 應於ADDR B之所接達之裝置導致傳送此系統匯流排完成 準備信號HREADY，以顯示接受此寫入資料。在週期N+2 84081.doc -35- 1295781 《結束時’ Μ朗位置ADDR B資料存取階段。c CPU_TREQ⑽u-刪卿拒絕以顯示不再請求進一步之 傳送、且不再想要系統匯流排之所有權。在週期n+3期間將 HBUSY拒絕’以_示此系統資料匯流排閒置。 在此技術中之匯流排仲裁操作㈣統匯流排之給予之立 他例子為人所熟知，並且在此所提供例子之用意並不在: 將本發明之範園限制於所示之確實之順序或協定。藉由作 為關於匯流排仲裁之替代匯流排主控器，此低功率控制器 可以確保：在適當之邊界實施轉換至低功率模式中，且: 使得能夠實施低功率m料未完成之⑽匯流排之 接達存取已被結束’且對CPU主控器邏輯與替代主控器邏 輯實施時脈閘控。 在圖10中戶斤示低功率仲裁操作之例子可以延伸至雙有多 個系統匯流排之系統，例如系統500 (圖9)。在此種環境中 此低功率控制器例如低功率㈣器52G (圖5)將請求所有系 統匯流排之所有權。當目前匯流排之活動完成時，此低功 率控制器將終於被給予所有系統匯流排之所有權。此過程 可以-個-個地發生’或可以同時發生，或以任何組合方 式發生。-旦完成所有系統匯流排之所有權，此低功率控 制器可以然後強迫此系統進入低功率模式。以替代之方式 ，-旦將此特定匯流排之所有權給予低功率控制器，此低 功率控制器可以將與此給定系統匯流排有關的塊、單元， 或元件置入於低功率模< 中。果特定之塊或單元與此多 系統匿流排有關，則對於此塊之低功率模式進入將被延遲 84081.doc -36- 1295781 一直到它可確定此塊為閒置、或已經到達匯流排週期邊界 ，以致於對此塊或單元不存在未完成之匯流排接達。 請參考圖11，其顯示時間圖而說明與本發明另一實施例 有關之信號時間。在所說明的實施例中設有三種系統匯流 排，且連接至兩個匯流排主控器：CPU主控器與ALT主控器 。為了舉例目的起見，CPU將對位址ADDR A實施讀取接達 存取，然後對位址ADDRB實施寫入接達存取。ALT將對位 址ADDRX實施寫入接達存取，然後對位址ADDRY實施讀 取接達存取。與各系統匯流排有關之匯流排仲裁器借助於 匯流排仲裁器優先機構決定對各系統匯流排之CPU與ALT 接達之相對次序。多個優先順序設計可供使用而在此技術 中為人熟知，例如：先來先服務、輪流循環、以及固定的 優先順序。本發明並不依靠用於在CPU主控器與ALT主控器 之間優先排序之特殊設計，因此對此例說明簡單的固定設 計，在其中ALT較CPU具有較高之優先順序。其他的實施例 可以包括不同的優先順序設計，且可以包括用於各特定系 統匯流排之不同設計。 在所說明之例中，將CPU主控器與ALT主控器借助於完全 連接之縱橫式開關，例如縱橫式開關510 (圖9)而連接至系 統匯流排1、2與3。在開關之各系統匯流排輸出，控制邏輯 接收CPU信號CPU—TREQ與CPU—ADDR，以及ALT主控器信 號ALT—TREQ與ALT—ADDR。在本發明之實施例中，各系統 匯流排對應於系統位址空間之特定部份。藉由將CPU—ADDR 與ALT_ADDR的一部份解碼，各個別的系統匯流排連接決 84081.doc -37- 1295781 定是否此等目前由CPU主控器或ALT主控器所請求之接達 之目標是該特定之系統匯流排。此解碼配置由CPU主控器 與ALT主控器提供”隱含式”匯流排請求，因為各傳送請求之 目標是根據特定之接達位址之多個系統匯流排連接之一。 藉由將來自各匯流排主控器之接達位址之一部份解碼，可 以容易地達成用於特定系統匯流排請求之決定。當此兩個 匯流排主控器提出接達請求其對應在相同週期中相同系統 匯流排埠，而由各系統匯流排仲裁器在請求之間之仲裁。 本發明其他的實施例可以從各匯流排主控器提供明確的匯 流排請求至各多個系統匯流排仲裁器。 根據本發明之實施例，由低功率模式控制器提供給各多 個系統匯流排仲裁器額外之明確請求輸入LPWR—BUSREQ 。各匯流排仲裁器提供額外匯流排給予輸出信號給低功率 模式控制器。在所說明的例子中提供三個信號： LPWR_BUSGNT卜 LPWRJBUSGNT2、以及LPWR_BUSGNT3 各對應於系統匯流排1、2與3。此低功率模式控制器提供一 組輸出信號POWER—MODE以顯示目前之系統操作模式。在 此說明時脈致能信號，其控制對兩個匯流排主控器（CPU主 控器與ALT主控器）之時脈之產生。藉由將時脈致能信號：至 CPU主控器之CPU_CLKEN，與至ALT主控器之ALT_CLKEN 拒絕而支持低功率操作。此等信號之拒絕導致中止對此等 單元時脈之產生，因此減少功率消耗。在所說明的例子中 ，將在由CPU主控器與ALT主控器所實施的接達之間啟動低 功率操作模式。 84081.doc -38- 1295781 在時脈週期1中，如同由代表正常操作模式之功率模式信 號POWER_MODE所顯示，此系統是在正常的操作模式中操 作。在時脈1中開始，CPU傳送CPU_TREQ以顯示它請求傳 送，且以對應於所想要接達之位置之ADDR A驅動 CPU一ADDR 〇將CPU—WRITE拒絕，以顯示此接達存取為讀 取。在此例中，ADDR A對應於與系統匯流排1有關之位置 。而且在週期1中，ALT主控器傳送ALT—TREQ以顯示它在 請求傳送，且以對應於所想要存取之位置之ADDR X驅動 ALT—ADDR。傳送此ALT—WRITE以顯示此接達存取為寫入 。在此例子中，ADDR X對應於與系統匯流排2有關之位置 。由於在週期1中ALT主控器並未請求匯流排對系統匯流排 1傳送，系統匯流排主控器1將匯流排之所有權給予CPU， 且選擇在系統匯流排1信號HADDR1與HWRITE1上所驅動 之CPU—ADDR與CPU—WRITE。將此系統匯流排1之傳送請 求HTRJEQl傳送，以顯示被請求在系統匯流排1上傳送。由 於沒有其他的接達存取尚未完成於是此傳送開始，並且此 傳送之定址階段在週期1結束時完成。而且在週期1中，系 統匯流排仲裁器2將匯流排之所有權給予ALT主控器，並且 選擇在系統匯流排2信號HADDR2與HWRITE2上驅動之 ALT—ADDR與ALT—WRITE。將系統匯流排2之傳送請送 HTREQ2傳送，以顯示請求在系統匯流排2上傳送。由於沒 有其他的接達存取尚未完成，於是此傳送開始，且此位址 之傳送階段在週期1結束時完成。請注意，由於此等由CPU 主控器與ALT主控器所請求之接達存取是將對應於不同系 84081.doc -39- 1295781 統匯流排而定址，所以此等接達存取是同時實施。 此對在系統匯流排1上位置ADDR A之資料傳送階段是在 週期2中開始，且傳送HBUSY1以顯示此系統資料匯流排1 正在忙於操作。此對於在系統匯流排2上位置ADDR X之資 料傳送階段是在週期2中開始，且將HBUSY2傳送以顯示系 統資料匯流排2正在忙。在所顯示之例子中說明各別的讀取 與寫入資料匯流排，雖然在其他的實施例中可以使用單一 雙向之資料匯流排。在週期2中，系統讀取資料匯流排1 HRDATA1是由對應位址位置ADDR A之裝置以對應於 ADDR A之資料驅動。借由CPU—RD ΑΤΑ將來自HRD ΑΤΑ 1之 資料提供給CPU。此響應之裝置導致傳送此系統匯流排1完 成準備信號HREADY1，以顯示已提供所請求之資料，並且 然後傳送CPU—READY。
在週期2結束時，已經完成對位置ADDR A之資料存取階 段、且CPU已經以内部的方式鎖定所讀取之資料。在週期2 期間，將此系統寫入資料匯流排2 HWRDATA2，以來自對 應於位址位置ADDR X之ALT主控器之ALT_WRDATA匯流 排之寫入資料驅動。對於此傳送，此響應裝置正在忙且無 法在週期2中完成寫入傳送，因此此響應裝置造成此系統匯 流排2完成準備信號HREADY2之拒絕，以顯示此寫入資料 未被接收。在週期2結束時，此對位置ADDR X之資料存取 階段因為尚未完成而延展。將ALT_READY拒絕以通知ALT 主控器此資料階段必須延展。在週期2期間，CPU繼續傳送 CPU_TREQ以請求隨後對位置ADDR B之存取，在CPU_ADDR 84081.doc -40- 1295781 信號上驅動ADDR B，且傳送CPU—WRITE以顯示此所請求 之存取是寫入週期。亦在週期2期間，ALT主控器傳送 ALT—TREQ且以值ADDR Y驅動ALT—ADDR，顯示它請求對 位置ADDR Y實施另一個存取。ALT—WRITE被拒絕以顯示 此被請求之存取為讀取。 在週期1與2期間系統匯流排3保持閒置，因為如同由被拒 絕之HBUSY3所顯示並未請求對應於此匯流排位置之接達 。應注意並未顯示所有的系統匯流排3信號，因為在此例中 並未請求對它接達。在週期2中，此低功率控制器想要將此 系統置入低功率模式中，且將LPWR_BUSREQ傳送給系統匯 流排仲裁器1、2以及3。系統匯流排仲裁器3在週期2中接收 LPWR—BUSREQ並傳送LPWR—BUSGNT3，因為系統匯流4非3 目前閒置。由於低功率匯流排請求在等候，在週期2中由各 系統匯流排控制器將系統匯流排1與2之傳送請求信號 HTREQ1與HTREQ2拒絕，以避免啟動新的傳送。 在週期3中將信號HBUSY1拒絕，以顯示系統匯流排1目前 閒置，並且因為已經到達匯流排週期邊界，此系統匯流排1 之匯流排仲裁器將LPWRJBUSGNT1傳送給低功率控制器 。在週期3中，系統匯流排2之HREADY2信號是由對應於位 置ADDR X之裝置傳送，以顯示正在完成在週期1中所啟動 之寫入週期。在週期4中系統匯流排變成閒置且將HBUSY2 信號拒絕。因為並無匯流排之交易正在進行，系統匯流排2 之匯流排仲裁器將LPWR—BUSGNT2傳送給低功率控制器 。在此點，此低功率控制器獲得所有系統匯流排之匯流排所 84081.doc -41 - 1295781 有權，以顯示此系統匯流排之活動已到達靜止狀態，且因此 現在可以安全地進入低功率操作模式。在週期4中然後將時 月肤致能信號CPU__CLKEN與ALT_CLKEN拒絕，而中止CPU主 控器與ALT主控器繼續的時脈控制，因此導致系統功率消耗 為最小。在週期5中，此低功率控制器改變此POWER_MODE 信號，以顯示已進入低功率睡眠（SLEEP)狀態。當此低功率 模式控制器繼續傳送LPWRJBUSREQ時，則此低功率睡眠狀 態保持有效，且將CPU—CLKEN與ALT—CLKEN保持拒絕而將 系統功率消耗最小化。 一旦系統事件決定回到正常的操作模式，則此低功率控 制器對所有的系統匯流排仲裁器拒絕LPWR—BUSREQ。在圖 11中，此在時脈週期N期間發生，當LPWR—BUSREQ被拒絕 時，則系統匯流排仲裁器1、2與3各將LPWR—BUSGNT1、 LPWR—BUSGNT2、以及LPWR—BUSGNT3拒絕，且在 CPU主 控器與ALT主控器之間之仲裁恢復。CPU主控器與ALT主控 器均具有等候待處理之接達請求（將CPU__TREQ與 ALT一TREQ均傳送）。CPU請求對於對應系統匯流排2之位置 ADDR B之寫入，且ALT主控器請求對於對應系統匯流排1之 ADDR Y之讀取存取。因為對於系統匯流排1與2之接達並不 存在衝突，在週期N中可以啟動此兩種接達。在週期N+1至週 期N+3中顯示此等其餘之傳送，且遵守先前說明之協定。 匯流排仲裁器操作與系統匯流排給予之其他例子在此項 技術中為人所熟知，且此所提供例子其用意並不在將本發 明之範圍限制於所顯示精確的順序或協定。藉由作為關於 84081.doc -42- 1295781 匯流排仲裁之替代匯流 保：在適當的邊界實現轉換此低功率控制器可以確 得能夠進行低功率率模式中，並且在使 系統匯流排接達結走，、在W固系統匯流排未完成之 代主栌哭、-鈕^ β 以及1施對於CPU主控器邏輯與替 代王&咨雙輯實施時 ^ r '"控。雖然在圖11中之時脈閘控是 在所有系統匯流排閒罾 ^m ^, 產生，其他的實施例可以在各系 、，无匯机排到達靜止時將 或其他低功率狀態中。…“件< 子集合置入於時脈間控 在此所說明之系統可以為資訊處理系統之一部份。“資訊 處理系統’’此專用★五异 、 炎，、择H &疋扣任何可以處理資訊，或將資訊從一 末源傳1¾至另一來源夕玄 ^ ^ 原系、，死。此資訊處理系統可以為單一 装置’例如••雷牒 主1 疋式電腦裝置例如··個人數位助理 :、電境置於頂部之盒子，能夠上網際網路(Int_) :、θ例如蜂巢電話等。以替代的方式，此資訊處理裝置 優點為辨識可應瞭解在此所說明的系統之 率操作模式。 狀一以啟動在低功率裝置中之低功 在以上坪細說明之實施例中，所提供形成其一部份之所 附圖式’且其中藉由所說明的特殊實施例顯示且其中可會 :見所揭示之内容。將此等實施例以足夠之細節說明，使得 -、白技術《人士可以貫施所揭示之内容，且應瞭解可以 使用其他的實施例’其可對此等實施例作邏輯、機械以及 電性之改變而不會偏離本發明之精神或範圍。為了避免不 必要之細節而使得熟知此技術人士實現所揭示之内容，此 84081 .doc -43- 1295781 說明可以省略對熟習此技術人士所知的某些資訊。此外， 熟習此技術人士可以㈣地建構許多H變化實施例其包 括在此所揭示之内容。因此，此所揭示之内容其用意並不 在受限於在此處所說明之特殊形式，但反而其用意為涵蓋 可以合理地包含於本發明精神與範圍中此等變化、修正以 及等同物。因此，先前詳細說明之用意並不在限制， 發明之範園只由所附之申請專利範圍所界定。 【圖式簡單說明】 圖:為方塊圖.，其說明根據本發明實施例之由匯流 為控制而具有多個匯流排主控器之系統； 圖2為狀態圖，其代表根據本 仲裁器之—部份之特殊功能丨月圖1之醒流排 圖3為另—狀態圖，其根據本發明之實施例實施用 區泥排仲裁器之-部份之功能之特殊實施例.、 圖4為方塊圖’其根據本發明實施 、， 主控器與匯流排仲裁器之系統；”夕個匯流排 圖5為狀態圖，其根據本發明之實 仲裁器之另一特殊實施例； ]只她圖4乏匯流排 圖6為方塊圖’其根據本發明實施 4之低功率控制模組之特殊部份；**匕括暫存器之圖 圖7為方塊圖，其根據本發明實施 裁器控制之多個匯流排主控哭 -有由匯流排仲 圖8為方塊圖，其說明根據本發明备 裁器之-部份，此部份包括用於二只施例圖7之匯流排仲 Ψ二匯現排請求信號之邏 84081.doc -44- 1295781 輯； 圖9為方塊圖’其根據本發明實施例說明具有多個匯流排 主控詻與多個匯流排仲裁器之系統； 圖10A及10B為時間圖，其根據本發明實施例說明在系統 中之信號； 系統中之信號。 【圖式代表符號說明】 100 低功率裝置 110 匯流排仲裁器 112 第一埠 113 第二埠 120, 130 匯流排主控器 140 匯流排多路傳送 150 低功率控制模組 152 暫存器 161-163 第一至第三子系 170 記憶體 171， 172 交換控制 176, 178 匯流排 179 系統匯流排 210 狀態 220 狀態 212, 222, 224 84081.doc 統 -45- 1295781 226, 242 路徑 260 閒置狀態 261-263 路徑 265 低功率狀態 270 狀態 275 路徑 280 狀態 282 路徑 300 裝置 352 暫存器 354 反及閘 360 方塊圖 420 仲裁邏輯 431， 432 And閘 510 縱橫式開關 512-514 第1，第2，第η仲裁器 516, 517 第一，第二匯流排路由器 520 低功率控制器 530, 540 匯流排主控器 551-553 第一至第η多路傳送系統匯流排 84081.doc -46-