KR20040091705A - 데이터 처리 시스템을 위한 저 전력 시스템 및 방법 - Google Patents

데이터 처리 시스템을 위한 저 전력 시스템 및 방법 Download PDF

Info

Publication number
KR20040091705A
KR20040091705A KR10-2004-7014095A KR20047014095A KR20040091705A KR 20040091705 A KR20040091705 A KR 20040091705A KR 20047014095 A KR20047014095 A KR 20047014095A KR 20040091705 A KR20040091705 A KR 20040091705A
Authority
KR
South Korea
Prior art keywords
bus
low power
arbiter
master
request
Prior art date
Application number
KR10-2004-7014095A
Other languages
English (en)
Inventor
윌리엄 씨. 모이어
브라이언 엠. 밀라
마이클 디. 핏츠시몬스
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR20040091705A publication Critical patent/KR20040091705A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Bus Control (AREA)

Abstract

저 전력 장치로 복구가능한 상태를 식별하기 위한 시스템 및 방법이 개시되었다. 다수의 버스 마스터들에 시스템 버스 액세스를 승인하는 아비터(arbiter)(110, 310 또는 410)를 갖는 저 전력 장치(100, 300 또는 400)는 저 전력 동작 모드를 개시하도록 설정된다. 저 전력 장치 내의 저 전력 제어기(150, 350, 또는 450)는 요청을 버스 아비터에 제공하여, 저 전력 모드를 개시한다. 버스 아비터는 버스 마스터로의 버스 요청들을 승인하는 것을 중지하고 시스템 버스가 모든 현재 버스 액세스들을 처리할 때를 식별한다. 시스템 버스가 유휴일때, 버스 아비터는 버스 승인 신호를 저 전력 제어기에 복귀시킨다. 버스 마스터들과 연관된 클럭들은 디스에이블되어, 버스 아비터들을 중단시키고 저 전력 장치에 의해 저 전력이 소모되도록 한다.

Description

데이터 처리 시스템을 위한 저 전력 시스템 및 방법{LOW POWER SYSTEM AND METHOD FOR A DATA PROCESSING SYSTEM}
저 전력의 휴대용 장치들의 사용이 증가하고 있는 추세이다. 예를 들어, 셀 전화들, 개인 휴대 정보 단말기들(PDA) 등과 같은 휴대용 장치가 증가하고 있는 추세이다. 많은 마이크로프로세서 장치들은 하나 이상의 저 전력 상태들로 설계되어 전력 보존하게 한다. 전력을 보존함으로써, 배터리 수명이 연장되어, 휴대용 장치들의 동작 시간을 길게 한다.
현대 마이크로제어기들 및 마이크로프로세서들에서 저 전력 상태들을 구현하는 한 가지 방법은 저 전력 명령들을 제공하는 것이다. 저 전력 명령을 실행함으로써, 장치는 셧 다운 시퀀스(shut down sequence)를 개시하는데, 이로 인해, 저 전력 상태로부터의 장치의 다음 복귀가 성취되도록 하는 방식으로 상기 장치 자체가 셧다운되도록 준비된다. 예를 들어, 저 전력 마이크로프세서가 메모리 액세스 사이클 동안 셧 다운되면, 메모리와 같은 외부 장치에 앞서 프로세서를 디스에이블하여 요청된 데이터를 복귀시킬 수 있다. 시동시에, 프로세서가 이들 완료된 사이클을 알 수 있다라고 예측되면, 프로세서는 장치를 락업(lockup)시키는데, 그 이유는 발생되지 않을 메모리 액세스를 기대하기 때문이다. 그러나, 저 전력 명령들을 실행함으로써, 장치가 공지된 양태의 저 전력 상태로 진입한 후 저 전력 상태에서 벗어나도록 하는 방식으로 프로세서와 관계된 상태 기계가 셧 다운되도록 할 수 있다.
본 발명은 일반적으로, 반도체 장치들에 관한 것이며, 특히 반도체 장치들을 위한 저 전력 모드들을 구현하는 시스템들 및 방법이다.
도1은 본 발명의 일 실시예에 따라서 버스 아비터(bus arbiter)에 의해 제어되는 다수의 버스 마스터들을 갖는 시스템을 도시한 블록도.
도2는 본 발명의 일 실시예에 따라서, 도1의 버스 아비터의 일부분의 특정 기능을 도시한 상태도.
도3은 본 발명의 일 실시예에 따라서, 도1의 버스 아비터의 일부분을 위한 기능성에 대해 특정 실시예를 구현하는 또 다른 상태도.
도4는 본 발명의 일 실시예를 따라서, 다수의 버스 마스터 및 버스 아비터를 갖는 시스템을 도시한 블록도.
도5는 본 발명의 일 실시예를 따라서, 도4의 버스 아비터의 또 다른 특정 실시예를 구현하는 상태도.
도6은 본 발명의 일 실시예에 따라서, 레지스터를 포함하는 도4의 저 전력 제어 모듈의 특정 부분을 도시한 블록도.
도7은 본 발명의 일실시예에 따라서, 버스 아비터에 의해 제어되는 다수의 버스 마스터들을 갖는 시스템을 도시한 블록도.
도8은 본 발명의 일실시예에 따라서, 버스 요청 신호들을 게이팅하는 논리를 포함하는 도7의 버스 아비터의 일부분을 도시한 블록도.
도9는 본 발명의 일 실시예에 따라서, 다수의 버스 마스터들 및 다수의 버스아비터들을 갖는 시스템을 도시한 블록도.
도10은 본 발명의 특정 실시예에 따라서, 시스템에서 신호들을 도시한 타이밍 도.
도11은 본 발명의 특정 실시예에 따라서, 시스템에서 신호들을 도시한 또 다른 타이밍 도.
많은 마이크로프로세서 코어들(cores)이 저 전력 명령들을 지원하여 공지된 조건에서 저 전력 상태들이 되도록 하지만, 이와 같은 명령들 및 이외 다른 방법들은 모든 마이크로프로세서 코어들에 전반적으로 사용될 수 없다. 이와 같은 마이크로프로세서 코어들을 저 전력 장치들로 사용하는 것이 바람직할 때, 저 전력 동작 모드들로 진입시키는 대안적인 방법들이 필요하다. 또한, DMA 유닛들 및 이외 다른 시스템 기능 블럭들과 같은 버스 마스터 장치들은 직접 저 전력 모드 명령들을 실행할 수 없고, 유사하게 투명한 방식으로 저 전력 상태로 이와 같은 장치들을 배치하는 것이 저 전력 시스템들에 필요하다. 그러므로, 저 전력 동작 모드로 효율적으로 진입시키는 성능이 유용하게 된다.
본 발명의 특정 실시예들이 본원에 제공된 도면에 도시되고 서술되었다. 본 개시사항의 각종 목적들, 장점들, 특징들 및 특성들뿐만 아니라 다른 방법들, 구조와 관계된 소자들, 동작들 및 기능들과, 부품들의 조합 및 경제적인 제조들은 본명세서의 부분을 형성하는 이하의 설명 및 첨부 도면을 통해서 명백하게 된다.
본 발명의 적어도 한 실시예는 장치를 저 전력 동작 모드로 배치하는 방법을 제공한다. 저 전력 제어기는 버스 요청을 버스 아비터에 제공하여 저 전력 모드를 개시한다. 이 요청은 버스 아비터에 의해 수신되는 다른 요청들 보다 높은 우선순위로 처리된다. 버스 아비터는 인터페이스된 버스 마스터들로부터 새로운 요청들을 확인하는 것을 중지하고, 시스템 버스가 현재 버스 액세스들의 처리를 완료할 때까지 대기한다. 시스템 버스가 유휴화되면, 버스 아비터 저 전력 버스 요청을 확인하여, 시스템이 자유롭게 저 전력 동작 모드로 된다는 것을 나타낸다. 일 실시예에서, 버스 아비터와 관계된 버스 마스터들은 중단되어, 저 전력을 소비하도록 한다. 본 발명의 특정 실시예에서, 버스 아비터는 버스 승인 신호를 저 전력 제어기로 복귀시켜, 저 전력 제어기가 자유롭게 저 전력 동작 모드로 된다는 것을 표시한다. 이 방식으로, 버스 마스터들로서 작용하는 장치들은 복구가능한 상태로 배치될 수 있는데, 이와 같은 장치들은 버스 아비터의 지원을 통해서 안전한 저 전력 모드로 손쉽게 셧다운된다.
도1은 저 전력 장치(100)의 일부분을 도시한 것이다. 이와 같은 저 전력 장치의 특정 예들은 휴대용 개인 휴대 정보 단말기, 전화들, 라디오들과 같은 휴대용 통신 장치들 및 이외 다른 장치들을 포함할 수 있다. 저 전력 장치(100)는 버스 아비터(110), 버스 마스터(120), 버스 마스터(130), 버스 멀티플렉서(140), 저 전력 제어 모듈(150), 주변 서브시스템들(160) 및 메모리(170)를 포함한다.
버스 아비터(110)는 다음 신호들, 즉 버스 승인 1(bus_grant1) 및 클럭 인에이블 1(clk_en1)을 버스 마스터(120)에; 클럭 인에이블 2(clk_en2) 및 버스 승인 2(bus_grant2)를 버스 마스터(130)에; 버스 선택을 버스 멀티플렉서(140)에; 및 저 전력 버스 승인(dbus_grant)을 저 전력 제어 모듈(150)에 제공한다. 버스 마스터(120)는 다음 신호들, 즉 어드레스 1(addr1), 데이터 1(data1) 및 제어 1을 버스 멀티플렉서(140)에 접속된 양방향성 버스(176)에; 및 버스 요청1(bus_req1)을 버스 아비터(110)에 제공한다. 버스 마스터(130)는 다음 신호들, 즉 어드레스 2, 데이터 2, 및 제어 2를 버스 멀티플렉서(140)간의 버스(178)에; 및 버스 요청 2(bus_req2)를 버스 아비터(110)에 제공한다.
버스 마스터(120)와 관계되고 버스 아비터(110)의 제1 포트와 인터페이스되는 핸드세이크 제어들(handshake controls)(171)은 버스 요청 1; 버스 요청 1에 응답하여 버스 아비터(110)에 의해 제공되는 버스 승인 1(bus_grant1); 및, 버스 마스터(120)에서 클럭들을 인에이블 또는 디스에이블하도록 사용되는 클럭 인에이블 1(clk_en1)을 포함한다. 유사하게, 버스 마스터(130)와 관계되고 버스 아비터(110)의 제2 포트(113)와 인터페이스되는 핸드세이크 제어들(172)은 버스 요청 2; 버스요청 2에 응답하여 버스 아비터(110)에 의해 제공되는 버스 승인 2(bus_grant2); 및, 버스 마스터(130)에서 클럭들을 인에이블 또는 디스에이블하도록 사용되는 클럭 인에이블 2(clk_en2)를 포함한다. 버스 멀티플렉서(140)는 각각의 버스 마스터(120) 및 버스 마스터(130)와 관계되는 로컬 시스템 버스들(176 및 178) 각각에/로부터 정보를 제공한다. 게다가, 버스 멀티플렉서(140)는 정보를 시스템 버스(179)에/로부터 제공한다. 저 전력 제어 모듈(150)은 저 전력 버스 요청(dbus_req)을 버스 아비터(110)에 제공하고 전력 모드 표시자(power_mode)를 주변 서브시스템들(160) 및 저 전력 장치(100)의 나머지에 제공한다. 주변 서브시스템들(160)은 버스 인터페이스(165)를 통해서 메모리(170)에 인터페이스하고, 저 전력 리셋(LP RESET)을 저 전력 제어 모듈(150)에 제공한다. 메모리(170)는 버스 인터페이스(165)를 통해서 시스템 버스(179) 및 주변 서브시스템(160)에 인터페이스한다. 주변 서브시스템(160)은 또한, 시스템 버스(179)에 인터페이스한다.
동작시, 저 전력 제어 모듈(150)은 저 전력 장치(100)의 저 전력 모드를 개시한다. 저 전력 제어 모듈(150)은 저 전력 제어 레지스터(152)를 포함한다. 일 실시예에서, 저 전력 제어 모듈(150)은 저 전력 장치(100)가 저 전력 제어 레지스터(152)의 값을 토대로 저 전력 모드로 설정되어야 한다. 저 전력 장치(100)가 저 전력 모드로 진입할 때, 저 전력 제어 레지스터(152)가 설정된다. 예를 들어, 저 전력 장치(100)의 사용자 활동을 감시하는 주변 서브시스템들(160)의 서브시스템 또는 애플리케이션(도시되지 않음)은, 사용자가 키패드(도시되지 않음)와 같은 사용자 인터페이스를 작동시키지 않을 때 저 전력 제어 레지스터(152)를 설정할 수 있다. 대안적으로, 저 전력 제어 레지스터(152)는, 저 전력 장치(100)에 전력을 공급하기 위하여 사용되는 전력 셀들(도시되지 않음)이 낮을 때 설정되어, 저 전력 장치(100)가 저 전력 모드로 배치되도록 한다. 따라서, 사용자는 전력 셀들을 대체 또는 소망의 데이터를 백업하는데 필요한 조치를 취하는데 어느 정도의 시간이 걸릴 수 있다. 게다가, 일부 실시예들에서, 저 전력 제어 레지스터(152)는 시스템 버스(179)와 인터페이스하여, 버스 전송들(bus transfers)에 의해 저 전력 제어 레지스터(152)로 액세스하도록 한다.
저 전력 제어 레지스터(152)가 설정되었다는 것을 저 전력 제어 모듈(150)이 검출하면, 저 전력 제어 모듈(150)은 저 전력 버스 요청(dbus_req)을 버스 아비터(110)에 제공할 수 있다. 저 전력 버스 요청은 버스 아비터(110)에 제공되는 버스 요청 신호를 표시하는데, 상기 버스 아비터에서 상기 요청은 시스템 버스(179)에 액세스하는데 사용되는 것이 아니라 버스 아비터(110)에 어떤 표시를 제공하는데 사용된다. 유사하게, 버스 아비터(110)에 의해 제공되는 저 전력 버스 승인 신호는 저 전력 버스 요청을 확인하는데 사용된다. 일 실시예에서, 버스 아비터(110)에 대한 저 전력 버스 요청(dbus_req)을 단정(assert)한 후, 저 전력 제어 모듈(150)은 버스 아비터(110)로부터의 dbus_grant 신호의 수신을 대기한다.
저 전력 제어 모듈(150)이 dbus_grant 신호를 수신할 때, 저 전력 제어 모듈(150)은 전력 모듈 표시자를 제공하여 저 전력 장치(100)의 주변 시스템들(160) 및 이외 다른 부분들을 저 전력 상태로 배치한다. 일 실시예에서, 저 전력 제어 모듈(150)은 주변 서브시스템들(160)에 제공되는 전력을 감소시키도록 설정한다. 일 실시예에서, 저 전력 제어 모듈(150)은 저 전력 리셋 신호(LP RESET)를 대기하여, 저 전력 장치(100)가 저 전력 모드에서 공칭 전력 모드로 된다는 것을 나타낸다. 따라서, 저 전력 제어 모듈(150)은 저 전력 리셋 신호에 응답하여 주변 서브시스템들(160)을 정상 동작 모드로 복귀시킬 수 있다. 공칭 전력 또는 정상 동작 모드를 나타내고, 이 동작 모드에서 저 전력 장치(100)의 일반적인 기능이 이용가능하게 된다. 게다가, 정상 동작 모드에서, 저 전력 장치(100)는 저 전력 동작 모드에서 소모되는 전력 량 보다 큰 공칭 전력량을 소모할 수 있다. 저 전력 모드를 식별하는 다른 방법들은 본 발명의 범위를 벗어남이 없이 사용될 수 있다는 것을 인지하여야 한다. 게다가, 저 전력 제어 모듈(150)은 저 전력 장치(100)를 본원에 서술된 것 보다 저 전력 모드로 배치하는 다른 수단을 취할 수 있다. 게다가, 저 전력 리셋(LP RESET)이라기 보다 오히려 저 전력 모드에서 벗어났다는 것을 표시하는 대안적인 수단이 본 발명의 범위 또는 원리를 벗어남이 없이 사용될 수 있다.
버스 아비터(110)는 버스 마스터(120), 버스 마스터(130) 및 저 전력 제어 모듈(150)과 같은 다수의 요청기들(requstors)로부터의 요청들을 수신하고 요청기들,즉 버스 마스터(120 또는 130)중 하나가 시스템 버스(179)에 액세스하도록 승인한다. 일 실시예에서, 버스 아비터(110)는 조정 방식(arbitration scheme)을 사용하여, 버스 마스터(120)와 관계된 제1 포트 또는 버스 마스터(130)와 관계된 제2 포트(113) 중 한 포트로부터의 버스 액세스 요청들을 인지한다. 예를 들어, 버스 아비터(110)는 라운드-로빈 조정(round-robin arbitration)을 사용하는데, 이 조정에서 버스 아비터(110)는 제1 포트(112) 또는 제2 포트(113)로부터의 승인 요청들간을 교호시킨다. 포트가 선택되면, 제1 포트(112) 또는 제2 포트(113), 버스 아비터(110)는 버스 승인 신호, 즉 버스 승인 1 또는 버스 승인 2을 버스 마스터(120) 또는 버스 마스터(130) 각각과 같은 관계된 버스 마스터에 제공한다. 일 실시예에서, 버스 마스터(110)는 또한, 제어 신호를 버스 멀티플렉서(140)에 제공하여, 이용가능한 버스 마스터들, 즉 선택된 포트, 즉 제1 포트(112) 또는 제2 포트(113) 각각과 관계된 버스 마스터(120) 또는 버스 마스터(130) 어드레스, 데이터 및 제어 신호들과 같은 정보를 수신한다. 버스 마스터(120) 및 버스 마스터(130)는 버스 마스터 장치들을 표시한다. 예를 들어, 버스 마스터들(120 및 130)은 중앙 처리 장치(CPU)와 같은 저 전력 장치(100)에 내장된 프로세서를 포함할 수 있다. 버스 마스터들(120 및 130)은 또한, 직접 메모리 액세스(DMA) 엔진 또는 다른 프로세서들을 포함할 수 있다.
일 실시예에서, 버스 아비터(110)는 저 전력 포트(114)를 포함하여 저 전력 제어 모듈(150)로부터의 저 전력 버스 요청 신호를 수신한다. 버스 아비터(110)는 저 전력 제어 모듈(150)로부터의 요청들을 부가적인 요청기로서 처리할 수 있다. 예를 들어, 버스 아비터(110)는 제1 포트(112), 제2 포트(113) 및 저 전력 포트(114)를 통해서 수신된 요청들 중에서 조정할 수 있다. 일 실시예에서, 버스 아비터(110)가 저 전력 버스 요청 신호를 수신할 때, 버스 아비터(110)는 버스 준비 신호를 대기한다. 버스 준비 신호는 시스템 버스(179)에 의해 사용되어 시스템 버스(179)상에 계류 요청들이 처리될 때를 표시하는 신호이다. 버스 준비 신호가 수신되면, 버스 아비터(110)는 저 전력 버스 승인 신호를 저 전력 제어 모듈(150)에 제공하여, 저 전력 장치(100)가 저 전력 모드로 설정될 수 있다는 것을 표시한다.
도시된 실시예에서, 버스 아비터(110)가 저 전력 버스 승인 신호를 저 전력 제어 모듈(150)에 제공할 때, 버스 아비터(110)는 클럭 인에이블 신호들, 즉 클럭 인에이블 1 및 클럭 인에이블 2를 사용하여, 버스 마스터(120) 및 버스 마스터(130) 각각과 관계된 클럭들을 디스에이블 한다. 일 실시예에서, 시스템 버스(179)가 계류중인 요청들을 처리하면, 버스 마스터들(120 및 130)은 복구가능한 상태로 간주되는데, 그 이유는 버스 마스터들(120 및 130)이 시스템 버스(179)로부터의 응답을 대기하지 않기 때문이다. 버스 마스터들(120 및 130)로 클럭들을 디스에이블함으로써, 버스 아비터(110)는 저 전력 동작을 위하여 복구가능한 상태로 버스 마스터들(120 및 130)을 유지시킬 수 있다. 게다가, 버스 아비터(110)는 제1 포트(112) 및 제2 포트(113)로부터의 부가적인 요청들을 확인하지 않는 동작 모드를 개시할 수 있다. 버스 아비터(110)는 저 전력 리셋 신호가 단정되어 정상 동작 모드로 복귀할 때를 결정한다. 따라서, 저 전력 리셋 신호가 단정될 때, 버스 아비터(110)는 클럭 인에이블 1 및 클럭 인에이블 2 신호들을 사용하여 버스 마스터들(120 및 130)로 클럭들을 다시 인에이블 할 수 있고, 제1 포트(112) 및 제2 포트(113)로부터의 수신 요청들간의 조정으로 복귀한다.
또 다른 실시예에서, 버스 아비터(110)는 직접 저 전력 리셋 신호(LP RESET)에 응답하지 않을 수 있지만, 대신에, 단지 포트(114)를 통해서 저 전력 버스 요청의 부정(negation)을 대기하여 저 전력 동작 모드가 더이상 바람직하지 않아 공칭 모드로의 복귀가 발생되어야만 된다는 것을 표시한다.
일 실시예에서, 버스 아비터(110)는 또한 수신된 요청들을 우선순위화할 수 있다. 예를 들어, 가능한 빨리 저 전력 모드로 진입하는 것이 바람직하다. 따라서, 버스 아비터(110)는 저 전력 포트(114)로부터의 저 전력 버스 요청을 순서없이 처리하여, 버스 마스터(12) 및 버스 마스터(130)로부터의 새로운 요청들을 무시한다. 버스 마스터들(120 및 130)로부터의 버스 액세스 요청들 보다 높게 저 전력 제어 모듈(150)로부터의 저 전력 버스 요청을 우선순위화함으로써, 버스 아비터(110)는 저 전력 모드가 신속하게 실행되도록 보장할 수 있다. 우선순위는 저 전력 장치(100)의 요구에 부합하도록 변경될 수 있다. 예를 들어, 덜 엄격한 저 전력 실행이 바람직한 경우, 저 전력 포트(114)를 통해서 수신되는 저 전력 버스 요청은 버스 마스터(12)로부터의 요청 보다 낮지만 버스 마스터(130)로부터의 요청 보다 높게 우선순위화될 수 있다. 대안적으로, 저 전력 포트(114)와 관계된 우선순위는 고정된 우선순위로 설정될 수 있다.
버스 멀티플렉서(140)는 버스 마스터(120 및 130) 각각과 관계된 로컬 버스들(176 및 178)과 시스템 버스(179)를 결합시키는데 사용된다. 일 실시예에서, 버스 멀티플렉서(140)에 의해 선택될 버스 마스터는 버스 아비터(110)에 의해 제공되는 버스 선택 신호를 통해서 식별된다. 예를 들어, 버스 선택 신호가 버스 마스터(120)가 선택되었다라고 표시하면, 버스 멀티플렉서(140)는 로컬 버스(176)로부터의 어드레스 1, 데이터 1 및 제어 1 신호 라인들을 시스템 버스(179)의 시스템 어드레스, 시스템 데이터, 및 제어 라인들 각각과 결합시킬 것이다. 대안적으로, 버스 선택 신호가 버스 마스터(130)가 선택되었다라는 것을 표시하면, 버스 멀티플렉서(140)는 로컬 버스(178)의 어드레스 2, 데이터 2 및 제어 2 라인들을 시스템 버스(179)의 시스템 어드레스, 시스템 데이터 및 제어 라인들과 결합시킬 수 있다.
시스템 버스(179)는 버스 마스터들(120 및 130)을 메모리(170), 주변 서브시스템들(160) 및 다른 시스템 요소들(도시되지 않음)을 결합시키는데 사용될 수 있다. 따라서, 버스 마스터(120 및 130)는 시스템 버스(179)에 접속되는, 메모리(170) 및 주변장치들(160)과 같은 저 전력 장치(100)의 구성요소들에 기록 또는 이 구성요소들로부터 판독될 데이터를 제공할 수 있다. 일 실시예에서, 시스템 버스(179)를 따라서 전송되는 어드레스 정보 및 데이터는 인터리빙된다. 시스템 버스(179)의 시스템 어드레스 라인상에 전송되는 어드레스는 시스템 버스(179)의 버스 시스템 데이터 라인들로부터의 다음 데이터 세트에서 기록하기 위하여 버스 어드레스를 표시한다. 데이터가 시스템 데이터 라인들상에 액세스되는 동안, 새로운 어드레스는 시스템 어드레스 라인들상에 배치되어, 새로운 데이터 세트를 위한 새로운 드레스를 표시한다. 시스템 버스(179)와 같은 시스템 버스를 따라서 어드레스 정보 및 데이터를 통과시키는 다른 형태들이 본 발명의 범위로부터 벗어남이 없이 포함될 수 있다는 인지하여야 한다.
주변 서브시스템들(160)은 시스템 버스(179)에 결합되고 버스 인터페이스(165)를 통해서 메모리에 결합될 수 있다. 주변 서브시스템들(16)은 저 전력 장치(100)의 교차부들을 처리하기 위한 여러 구성요소들을 포함한다. 예를 들어, 제1 서브시스템(161)은 저 전력 장치(100)를 위한 비디오를 처리하는데 사용될 수 있다. 제2 서브시스템(162)은 저 전력 장치(100)를 위한 오디오를 처리하는데 사용될수 있다. 게다가, 제3 서브시스템(163)은 키패드로의 사용자 입력과 같은 사용자 인터페이스를 처리하는데 사용될 수 있다. 서브시스템들(161 내지 163)은 저 전력 제어 모듈(150)에 의해 제공되는 저 전력 모드 표시자에 응답하여 전력 다운 모드로 배치될 수 있다. 모든 서브시스템들이 전력 다운되는 것이 바람직하지 않다는 것을 인지하여야 한다. 예를 들어, 서브시스템(163)은 저 전력 모드 동안 사용자 입력을 감시하는데 사용될 수 있다. 따라서, 사용자가 가령 키패드를 두드림으로써 저 전력 장치(100)에 액세스하도록 시도할 때, 제3 서브시스템(163)은 저 전력 리셋 신호를 단정하여, 저 전력 모드로부터 저 전력 장치(100)를 복구하여 정상 동작 모드로 복귀시킨다. 주변 서브시스템들(160)과 관계하여 서술된 서브시스템들 이외에 또는 이 서브시스템을 대신하여 다른 서브시스템들이 사용될 수 있다는 것을 인지하여야 한다. 게다가, 저 전력 모드로부터 복귀할 때를 검출하는 다른 수단은 본 발명의 범위를 벗어남이 없이 사용될 수 있다.
지금부터 도2를 참조하면, 본 발명의 일 실시예를 따라서, 도1의 버스 아비터의 일부분의 특정 기능을 표시하는 상태도(200)가 도시되어 있다. 버스 아비터(110)(도1)는 버스 마스터들(120 및 130)(도1)과 같은 현재 요청기를 식별하여, 버스 액세스를 승인한다. 저 전력 제어 모듈(150)(도1)과 같은 제어 장치는 부가적인 요청기로서 처리된다. 버스 아비터(110)는 저 전력 장치의 시스템 버스상에 계류중인 버스 액세스들을 처리할 때에만 저 전력 장치의 저 전력 실행을 승인하도록 사용될 수 있다. 일 실시예에서, 버스 아비터는 라운드-로빈 조정과 같은 조정 방식에 따라서, 제1 버스 마스터와 관계된 제1 포트 및 제2 버스 마스터와 관계된 제2포트간을 스위칭한다. 저 전력 제어 장치를 위한 요청들은 버스 마스터들로부터의 요청들 보다 높은 우선순위로 처리된다. 따라서, 저 전력 모드로 진입하도록 제어 장치로부터의 요청은 가능한 신속하게 실행될 수 있다.
일 실시예에서, 가령 시스템 리셋 신호(SYSTEM_RESET)의 단정에 따라서 시동 또는 리셋시에, 버스 아비터는 경로(211)를 통해서 상태(21)에서 시작된다. 상태(210)에서, 버스 아비터는 제1 포트가 제1 버스 마스터로의 액세스를 승인하도록 한다. 버스 액세스를 위한 요청이 상태(210)에서 제1 포트상에 계류중이면, 버스 아비터는 버스 액세스 요청을 승인한다. 상술된 바와 같이, 제1 버스 마스터로의 요청을 승인하기 위하여, 버스 아비터는 제1 버스 마스터로의 버스 승인 신호를 단정하고 버스 선택 신호를 버스 멀티플렉서에 제공하여, 제1 버스 마스터와 관계된 로컬 버스 라인들을 시스템 버스와 결합시킨다. 일 실시예에서, 버스 아비터는 경로(212)를 통해서 상태(210)로 유지되는 반면에, 버스 준비 신호는 오프 또는 '0'값으로 설정되어, 시스템 버스가 통화상태로 되어 현재 요청을 처리하고 있다는 것을 표시한다. 대안적으로, 버스 준비 신호는 온 상태로 설정되고 제어 장치로부터의 저 전력 버스 요청(DBUS_REQ) 신호가 단정되지 않으면, 버스 아비터는 상태(220)로의 경로(214)를 따른다. 상태(220) 내에서, 버스 아비터는 제2 포트가 제2 버스 마스터로 액세스들을 승인하도록 한다. 상태(210)와 유사하게, 제2 버스 마스터로부터의 요청이 제2 포트상에 있다면, 버스가 상기 요청을 처리할 때까지, 버스 아비터가 요청을 승인하고 경로(222)를 따라서 상태(220)를 유지한다. 버스 준비 신호가 단정되거나 요청이 제2 포트상에 계류하고 있지 않다면, 버스 아비터는 경로(224)를 따라서 상태(210)로 복귀할 수 있다. 따라서, 버스 아비터는 제1 포트 및 제2 포트 간에서 스위치되어, 제어 장치로부터의 저 전력 버스 요청 신호가 단정될 때까지 라운드-로빈 방식으로 이용가능한 요청들을 처리한다.
상태들(210 및 220)에 있는 동안, 제어 장치로부터의 저 전력 버스 요청 신호가 단정되고 버스 준비 신호가 단정되면, 버스 아비터는 경로(216 또는 226) 각각을 통해서 상태(240)로 스위칭한다. 상태(240)에 있는 동안, 버스 아비터는 저 전력 모드의 실행을 시작한다. 일 실시예에서, 버스 아비터는 제1 및 제2 버스 마스터와 같은 버스 마스터들과 관계된 클럭들을 디스에이블할 수 있다. 버스 아비터는 또한, 요청 승인 신호(DBUS_GRANT)를 제어 장치로 제공하여, 버스 마스터들 및 저 전력 장치가 복구가능한 상태에 있고 제어 장치가 저 전력 장치의 다른 구성요소들을 저 전력 모드로 배치될 수 있다는 것을 표시한다. 버스 아비터는 저 전력 리셋 신호가 경로(242)를 따라서 단정될 때까지 상태(240)로 유지될 수 있다. 일 실시예에서, 저 전력 리셋 신호는 저 전력 장치가 저 전력 실행으로부터 복구된다는 것을 표시한다. 저 전력 리셋 신호가 상태(240) 동안 단정되면, 버스 아비터는 경로(244)를 통해서 상태(210)로 복귀하여, 제1 포트 및 제2 포트간의 조정을 계속한다. 버스 마스터들 및 제어 장치간을 조정하는 다른 방법은 본 발명의 범위를 벗어남이 없이 구현될 수 있다는 것을 인지하여야 한다.
도3을 참조하면, 본 발명의 일실시예를 따라서, 도1의 버스 아비터의 일부분의 특정 기능을 표시하는 또 다른 상태도가 도시되어 있다. 버스 아비터와 관계된 여러 포트들이 버스 아비터(110)(도1)의 포트(112)와 같은 여러 버스 마스터들간에서 요청들을 처리하는데 사용된다. 특정 버스 포트는 버스 요청이 관계된 버스 마스터로부터 수신되거나 저 전력 버스 요청이 수신될 때까지 유휴 상태(260)로 유지되어, 저 전력 모드가 개시되는 것을 표시한다.
일 실시예에서, 버스 포트는 가령 리셋 신호(SYSTEM_RESET)의 단정에 따라서, 경로(264)를 통해서 유휴 상태(240)에서 처리를 시작하거나 이 유휴 상태로 리셋된다. 유휴 상태(260)에 있는 동안, 버스 포트는 관계된 버스 마스터로부터 저 전력 버스 요청 신호 또는 버스 요청 신호(BUS_REQ)중 한 신호의 단정을 대기한다. 버스 요청 신호가 단정되고 저 전력 버스 요청 신호가 단정되지 않으면, 버스 포트는 경로(262)를 통해서 상태(270)로 전이한다. 상태(270)에서, 버스 포트는 버스 아비터로부터의 승인 신호를 대기한다. 버스 승인 신호가 아비터에 의해 단정되지 않으면, 버스 포트는 경로(275)를 따라서 상태(270)로 유지된다. 버스 승인 신호가 단정되면, 버스 포트는 관계된 버스 마스터에 대한 버스 승인 신호를 단정한다. 그 후, 버스 포트는 경로(271)를 따라서 상태(280)로 전이된다. 상태(280)에서, 버스 포트는 버스 준비 신호를 대기하여, 승인된 버스 요청이 완료되었다는 것을 표시한다. 버스 준비 신호는 경로(282)를 따라서 단정되지 않는 동안 버스 포트는 상태(280)로 유지된다. 버스 준비 신호가 단정될 때, 버스 포트는 경로(284)를 따라서 상태(260)로 다시 전이된다.
버스 포트가 유휴 상태(260)에 있는 동안 저 전력 버스 요청 신호가 단정되면, 버스 포트는 저 전력 상태(265)로 전이된다. 저 전력 상태(265)에서, 버스 포트는 관계된 버스 마스터에 제공되는 클럭 인에이블 신호를 비단정(de-assert)한다. 따라서, 버스 포트가 상태(265)에 있는 동안, 버스 마스터와 관계된 클럭은 디스에이블되어, 버스 마스터가 저 전력 모드에 배치되도록 한다. 저 전력 리셋 신호(LP RESET)가 경로(266)를 따라서 비단정되고 '0' 또는 오프 상태에 있는 동안, 버스 포트는 저 전력 상태(265)로 유지된다. 저 전력 리셋 신호가 단정될 때, 버스 포트는 경로(267)를 따라서 유휴 상태(260)로 다시 전이될 수 있다. 따라서, 버스 포트가 유휴 상태(260)로 다시 전이되면, 클럭 인에이블 신호는 다시단정되어, 관계된 버스 마스터의 클럭이 다시 인에이블되도록 한다.
지금부터 도4를 참조하면, 본 발명의 일실시예에 따라서 다수의 버스 마스터들 및 버스 아비터를 갖는 시스템(300)을 도시하는 블록도가 도시되어 있다. 저 전력 장치(300)는 도1의 저 전력 장치(100)와 유사하게 동작한다. 버스 아비터(310)는 버스 마스터(120) 또는 버스 마스터(130) 중 한 마스터를 선택하여 시스템 버스(179)의 액세스를 승인한다. 저 전력 제어 모듈(350)은 저 전력 장치(300)의 저 전력 모드를 개시한다. 버스 아비터(310)는 저 전력 장치(300)가 저 전력 동작 모드를 위한 복구가능한 상태에 있을 때를 식별한다.
저 전력 장치(300) 및 저 전력 장치(100)의 동작 간의 차이는, 저 전력 제어 모듈(150)(도1)과 비교되는 저 전력 제어 모듈(350) 및 버스 아비터(110)(도1)와 비교되는 버스 아비터(310)의 동작에서 알려져 있다. 특히, 클럭 인에이블 신호가 버스 아비터(110)에 의해 제공되어 버스 마스터들(120 및 130)와 관계된 클럭들을 저 전력 장치(100)로 인에이블 및 디스에이블하는 경우, 저 전력 장치(300)에서 클럭 인에이블 신호들을 제공하는 저 전력 제어 모듈(350)이다.
저 전력 제어 모듈(350)은 저 전력 제어 레지스터(352)의 세팅을 감시한다. 저 전력 제어 레지스터(352)는 저 전력 제어 레지스터(152)(도1)와 유사하게 동작한다. 저 전력 장치(300)가 저 전력 동작 모드에 배치되었다라고 결정될 때, 외부 구성요소는 저 전력 제어 레지스터(352)의 적어도 일부분을 설정한다. 저 전력 제어 레지스터(352)가 설정될 때, 저 전력 제어 모듈(350)은 저 전력 버스 요청 신호를 저 전력 포트(314)를 통해서 버스 아비터(310)에 제공한다. 저 전력 제어 모듈(350)은 버스 아비터(310)로부터의 저 전력 버스 승인 신호를 대기한다. 버스 아비터(310)로부터의 저 전력 버스 승인 신호를 수신시, 저 전력 제어 모듈(350)은 후술되는 바와 같이, 클럭 인에이블 신호들, 즉 clk_en1 및 clk_en2를 통해서 클럭들 및 버스 마스터들(120 및 130)을 디스에이블한다.
일 실시예에서, 저 전력 제어 모듈(350)은 버스 마스터들(120 및 130) 둘 다에서 클럭들을 디스에이블한다. 대안적으로, 저 전력 제어 모듈(350)은 버스 마스터(120) 또는 버스 마스터(130) 중 단지 한 버스 마스터에서 클럭들을 디스에이블할 수 있다. 예를 들어, 버스 마스터(120)에 의해 수행되는 동작들이 중요하고 저 전력 모드 동안 디스에이블되지 않으면, 저 전력 제어 모듈은 버스 마스터(130)와 관계된 클럭들만을 디스에이블할 수 있다. 저 전력 제어 모듈(350)은 또한, 전력 모드 표시자를 저 전력 장치(300)의 주변 서브시스템들(160) 및 다른 구성요소들에 제공할 수 있다. 따라서, 저 전력 장치(300)의 주변 서브시스템들(160) 및 다른 구성요소들은 저 전력 동작 모드로 설정될 수 있다. 본 발명의 범위를 벗어남이 없이 저 전력 장치(300)를 저 전력 동작 모드로 배치하도록 다른 작용들이 취해질 수 있다는 것을 인지하여야 한다. 게다가, 버스 마스터(120 및 130)를 디스에이블하는 다른 방법들이 본 발명의 범위를 벗어남이 없이 사용될 수 있다.
상술된 바와 같이, 버스 아비터(310)는 시스템 버스(179)에 액세스를 승인받을 버스 마스터(120 또는 130)중 한 버스 마스터를 선택한다. 버스 아비터(310) 버스 마스터(120)와 관계된 제1 포트(312) 또는 버스 마스터(130)와 관계된 제2 포트(313)중 한 포트로부터의 요청들을 인지하기 위하여 조정 기술을 따른다. 게다가, 버스 아비터(310)는 저 전력 포트(314)를 통해서 저 전력 제어 모듈(350)로부터의 요청을 처리하도록 선택될 수 있다. 일 실시예에서, 버스 아비터(310)가 저 전력 포트(314)를 통해서 저 전력 버스 요청 신호를 인지할 때, 버스 아비터(310)는 단정될 시스템 버스(179)로부터의 버스 준비 신호를 대기한다. 버스 아비터(310)는 버스 준비 신호의 단정에 응답하여 저 전력 버스 승인 신호를 저 전력 제어 모듈(350)에 제공하여, 모든 계류중인 요청들이 시스템 버스(179)에 의해 처리되고 저 전력 장치(300)가 저 전력 동작 모드에 진입하기 위하여 복구 상태에 있다는 것을 표시한다.
지금부터 도5를 참조하면, 본 발명의 일 실시예에 따라서 도4의 버스 아비터의 특정 실시예를 구현하는 상태도(250)가 도시되어 있다. 버스 아비터는 제1 버스 마스터와 관계된 제1 포트 및 제2 버스 마스터와 관계된 제2 포트간의 인에이블을 스위치한다. 도시된 실시예에서, 버스 아비터는 라운드-로빈 조정을 사용하여 이용가능한 포트들간을 선택한다.
상태도(250)는 도2의 상태도(200)와 유사하다. 저 전력 버스 요청 신호가 단정되지 않을 때, 버스 아비터는 제1 포트를 인에이블하도록 사용되는 상태(210) 및 제2 포트를 인에이블하도록 사용되는 상태(200)간을 스위치한다. 일 실시예에서, 버스 준비 신호 및 저 전력 버스 요청 신호 둘 다가 단정될 때, 버스 아비터는 경로(231) 또는 경로(233) 각각을 통해서 상태(210) 또는 상태(220) 중 한 상태를 상태(230)로 스위칭한다. 상태(230)에서, 버스 아비터는 저 전력 버스 승인 신호를 단정하여, 버스 아비터와 관계된 저 전력 장치가 복구가능한 상태에 있고 저 전력 동작 모드에 배치될 수 있다는 것을 표시한다. 상태(230)에 있는 동안, 버스 아비터는 단정될 저 전력 리셋 신호를 대기한다. 저 전력 리셋 신호는 버스 아비터와 관계된 저 전력 장치가 정상 동작 모드로 복귀한다는 것을 표시한다. 저 전력 리셋 신호가 오프 상태 또는 '0'의 값으로 설정되는 동안, 버스 아비터는 경로(232)를 통해서 상태(230)로 유지된다. 대안적으로, 저 전력 리셋 신호가 단정될 때, 버스 아비터는 경로(234)를 통해서 상태(210)로 복귀하여, 버스 아비터가 이용가능한 버스 마스터들중 한 마스터로부터의 수신 요청들 간에서 조정되도록 한다.
지금부터 도6을 참조하면, 도4의 저 전력 제어 모듈(350)의 특정 부분을 도시한 블록도가 본 발명의 일 실시예에 따라서 블록도(360)로서 도시되어 있다. 블록도(360)는 제어 레지스터, 즉 저 전력 제어 레지스터(352)를 포함하여, 도4의 저 전력 장치(300)와 같은 저 전력 장치 내에서 저 전력 동작들을 인에이블한다. 특히, 블록도(360)는 저력 제어 모듈(350)에 의해 사용되는 클럭 인에이블 신호들, 즉 클럭 인에이블 1(clk_en1) 및 클럭 인에이블 2 (clk_en2)을 단정 및 비단정하도록 사용되어, 난드 게이트들(354 및 356)을 사용하여 버스 마스터(120) 및 버스 마스터(130)(도1)를 인에이블 및 디스에이블한다.
제1 난드 게이트(354)는 클럭 인에이블 1 신호를 버스 마스터(120)에 제공하도록 사용된다. 동작시, 제어 레지스터의 저 전력 인에이블 마스터 1 비트(361) 또는 저 전력 버스 승인 신호중 한 신호가 오프상태에 있거나 '0'값으로 설정될 때, 난드 게이트(354)는 단정된 클럭 인에이블 1 신호를 버스 마스터(120)에 제공하여, 버스 마스터(120)와 관계된 클럭들을 인에이블한다. 대안적으로, 저 전력 인에이블 마스터 1 비트(361) 및 저 전력 버스 승인 신호가 단정되거나 '온'상태에 있을 때, 난드 게이트(354)는 클럭 인에이블 1을 오프 상태로 설정하여, 버스 마스터(120)내에서 클럭들을 인에이블한다. 유사하게, 난드 게이트(356)는 저 전력 제어 레지스터(352) 및 저 전력 버스 승인 신호의 저 전력 인에이블 마스터 2 비트(362)의 값들을 토대로 클럭 인에이블 2 신호를 단정 또는 비단정함으로써 버스 마스터(130)에서 클럭들을 인에이블하거나 디스에이블할 수 있다. 저 전력 리셋 비트(363)는 저 전력 리셋 신호의 단정에 의해 설정된다. 저 전력 리셋 신호는 저 전력 장치(300)의 서브시스템(163)과 같은 서브시스템에 의해 사용되어, 저 전력 장치(300)가 정상 동작 모드로 다시 배치될 때를 표시한다. 클럭 인에이블 1 및 클럭 인에이블 2와 같은 클럭 인에이블 신호들을 발생시키는 다른 방법들이 본 발명의 범위로부터 벗어남이 없이 구현될 수 있다는 것을 인지하여야 한다.
지금부터 도7을 참조하면, 버스 아비터에 의해 제어되는 다수의 버스 마스터들을 갖는 시스템을 도시한 블록도가 본 발명의 일실시예에 따라서 저 전력 장치(400)로서 도시되어 있다. 저 전력 장치(400)는 저 전력 장치(300)와 유사하게 동작한다. 버스 아비터(410)는 복구가능한 상태를 식별하는데, 이 상태에서 저 전력 장치(400)는 저 전력 동작 모드로 배치될 수 있다. 버스 아비터(410)는 저 전력 인에이블 신호를 저 전력 제어 모듈(450)에 제공하여, 저 전력 모드가 개시되었다는 것을 표시한다. 저 전력 인에이블 신호(LP_ENABLE)에 응답하여, 저 전력 제어 모듈(450)은 버스 마스터(120 및 130)에 대한 클럭을 디스에이블 할 수 있다.
저 전력 모드가 도4에서 개시될 때를 식별하기 위하여 저 전력 장치(300)(도4)의 저 전력 제어 모듈(350)이 사용되지만, 도7에서, 버스 아비터(410)는 저 전력이 저 전력 장치(400)에서 개시될때를 식별한다. 버스 아비터(410)는 포트들(412 및 413) 각각을 통해서 버스 마스터(120 또는 130)로의 승인하는 버스 요청들 간을 선택한다. 버스 아비터(410)는 라운드-로빈 조정과 같은 조정 방식을 사용하여 포트(412 또는 413)로부터 요청들을 승인하기 위하여 선택될 수 있다. 도시된 실시예에서, 버스 아비터(410)는 저 전력 제어 레지스터(452)를 포함한다. 버스 아비터(410)외부의 저 전력 장치(400)의 구성요소들 또는 서브시스템은 저 전력 제어 레지스터(452)를 특정 값으로 설정하여 저 전력 장치가 저 전력 동작 모드로 설정될 수 있다는 것을 표시한다. 대안적으로, 버스 아비터(410)는 저 전력 모드가 개시될 때를 식별할 수 있다. 저 전력 제어 레지스터(452)가 설정될 때, 버스 아비터(410)는 저 전력 장치(400)가 복구가능한 상태에 있도록 대기한다. 일 실시예에서, 버스 아비터(410)는 버스 마스터들(120 및 130)과 관려된 버스 요청들을 승인하는 것을 중지하고 시스템 버스(179)로부터의 버스 준비 신호의 단정을 대기한다. 상술된 바와 같이, 버스 준비 신호는 시스템 버스(179)가 모든 계류중인 버스 요청들 처리를완료하였다는 것을 표시한다. 따라서, 저 전력 장치(400)는 데이터 손실 또는 불완전한 전달 아날로그 시스템 버스(179)없이 셧 다운 또는 저 전력 모드에 배치될 수 있다. 도시된 실시예에서, 버스 아비터(410)는 저 전력 인에이블 신호를 저 전력 제어 모듈(450)에 제공한다.
저 전력 제어 모듈(450)은 클럭 인에이블 신호들, 클럭 인에이블 1 및 클럭 인에이블 2을 버스 마스터(120 및 130)에 제공한다. 클럭 인에이블 신호들은 버스 마스터들(120 및 130)과 관계된 클럭들을 인에이블 및 디스에이블하는데 사용된다. 저 전력 제어 모듈(450)이 버스 아비터(410)로부터 저 전력 인에이블 신호(LP_ENABLE)를 수신할 때, 저 전력 제어 모듈(450)은 클럭 인에이블 신호들을 오프 상태로 단정하거나 배치할 수 있다. 따라서, 저 전력 제어 모듈(450)은 저 전력 인에이블 신호가 단정될 때 버스 마스터(120 및 130)에서 클럭들을 디스에이블할 수 있다. 유사하게, 저 전력 인에이블 신호가 단정될 때, 저 전력 제어 모듈은 또한 전력 모드 표시자를 주변 서브시스템들(160)로 제공하여, 서브시스템들(161-163)이 셧다운 또는 저 전력 동작 모드로 배치될 수 있다는 것을 표시한다. 저 전력 제어 모듈(450)은 또한, 저 전력 모드가 활성화된다는 것을 저 전력 장치(400)의 다른 부분들에 표시할 수 있다.
저 전력 리셋 신호는 저 전력 모드로부터 저 전력 장치(400)를 기동시키는데 사용될 수 있다. 저 전력 리셋 신호가 단정될 때, 저 전력 제어 모듈(450)은 클럭 인에이블들, 즉 클럭 인에이블 1 및 클럭 인에이블 2를 다시 단정함으로써 버스 마스터들(120 및 130)에서 클럭들을 다시인에이블할 수 있다. 게다가, 저 전력 제어모듈(450)은 전력 모드 표시자의 값을 변경하여, 주변 장치들(160) 및 저 전력 장치(400)의 다른 부분들에 통지하여 정상 동작 모드로 복귀시킨다. 저 전력 리셋 신호가 단정될 때, 버스 아비터(410)는 저 전력 인에이블 신호를 비단정하고 포트(412) 및 포트(413)간에서 조정을 계속한다.
지금부터 도8을 참조하면, 본 발명의 일실시예에 따라서, 버스 요청 신호들을 게이트하기 위한 논리를 포함하는 도7의 버스 아비터의 일부분이 도시되어 있다. 버스 아비터(410)의 도시된 부분은 저 전력 모드가 개시될 때를 표시하는 저 전력 제어 레지스터(452), 요청, 즉 버스 마스터(120)와 같은 제1 버스 마스터와 관계되는 버스 요청1(bus_req1)을 통과 또는 차단시키는 AND 게이트(432), 요청, 즉 버스 마스터(130)와 같은 제2 버스 마스터와 관계되는 버스 요청 2(bus_req2)를 통과 또는 차단시키는 AND 게이트(431)를 포함한다. 조정 논리(420) 세트는 AND 게이트(432) 또는 AND 게이트(431)에 의해 통과되는 요청들을 선택하도록 사용된다. 버스 아비터(410)의 도시된 부분은 AND 게이트(435)를 포함하여 저 전력 인에이블 신호를 단정하여, 저 전력 장치(400)와 같은 장치가 저 전력 동작 모드에 배치될 수 있다는 것을 표시한다.
동작시, AND 게이트들(432 및 431)은 저 전력 제어 레지스터(452)의 저 전력 비트(436)가 단정될 때 두 가지 요청들, 버스 요청 1 및 버스 요청 2를 차단한다. 저 전력 비트(436)가 오프 상태일 때, AND 게이트들(432 및 431)은 요청들, 버스 요청 1 및 버스 요청 2를 통과시킨다. 따라서, 저 전력 비트(436)가 단정되지 않을때 조정 논리(420)는 단지 버스 요청들만을 수신할 수 있다. 버스 준비 신호 및 저전력 비트(436) 둘다가 단정될 때, AND 게이트(435)는 저 전력 인에이블 신호를 단정한다. 전술된 바와 같이, 시스템 버스(179)(도7)와 같은 시스템 버스가 모든 계류중인 버스 요청들을 완료할 때 버스 준비 신호만이 단정된다.
지금부터 도9를 참조하면, 다수의 버스 마스터들 및 다수의 버스 아비터들을 갖는 시스템을 표시하는 블록도가 본 발명의 일실시예에 따라서 시스템(500)으로서 도시되어 있다. 시스템(500)은 제1 버스 마스터(540) 및 제2 버스 마스터(530)를 포함하여 요청들을 크로스바 스위치(510)에 제공한다. 크로스바 스위치(510)는 다수의 멀티플렉싱된 시스템 버스들중 한 버스에 대한 요청들을 처리하는데, 상기 버스는 제1 멀티플렉싱된 시스템 버스(551), 제2 멀티플렉싱된 시스템 버스(552) 및 n번째 멀티플렉싱된 시스템(553)을 포함한다. 일 실시예에서, 크로스바 스위치(510)는 버스 마스터(540)의 로컬 시스템 버스(545)에 결합되는 제1 버스 라우터(516) 및 제2 버스 마스터(530)의 로컬시스템 버스(535)에 결합되는 제2 버스 라우터(517)를 포함한다. 버스 라우터들(516 및 517)은 제1 아비터(512), 제2 아비터(513) 및 n번째 아비터(514)를 포함하는 다수의 아비터들중 한 아비터를 통해서 수신된 요청들을 처리한다. 다수의 아비터들중 각 아비터는 다수의 멀티플렉싱된 시스템 버스들의 멀티플렉싱된 시스템 버스와 관계된다. 저 전력 제어기(520)는 저 전력 모드가 개시될 때를 식별하기 위하여 사용되고 버스 마스터들(530 및 540)과 관계된 클럭들을 디스에이블하여 버스 마스터들(530 및 540)을 저 전력 모드로 배치한다.
크로스바 스위치(510)는 버스 마스터들(540 및 530)로부터 관계된 시스템 버스로의 요청들을 처리한다. 제1 버스 라우터(516)는 버스 마스터(540)와 관계된 시스템 버스들을 식별한다. 일 실시예에서, 버스 라우터(516)는 버스 마스터(540)로부터의 요청과 관계되는 어드레스에 의해 관계된 시스템 버스를 식별한다. 예를 들어, 제1 어드레스들의 블록은 제1 멀티플렉싱된 시스템 버스(551)와 관계되고 제2 어드레스들의 블록은 제2 멀티플렉싱된 시스템 버스(552)와 관계될 수 있다. 버스 라우터(516)는 요청을 식별된 멀티플렉싱된 시스템 버스와 관계되는 아비터에 제공한다. 예를 들어, 요청이 제1 멀티플렉싱된 시스템(551)과 관계되면, 버스 라우터(516)는 요청을 제1 아비터(512)에 제공하고 요청이 제2 멀티플렉싱된 시스템 버스(552)와 관계되면, 버스 라우터(516)는 요청을 제2 아비터(513)에 제공한다. 유사하게, 제2 버스 라우터(517)는 버스 마스터(530)로부터 수신된 요청들을 다수의 아비터들중 한 아비터에 제공할 것이다. 아비터들(512 내지 514) 각각은 버스 라우터(516) 및/또는 버스 라우터(517)로부터 수신된 요청들중에서 선택한다. 제1 아비터(512)와 같은 아비터가 요청을 선택하면, 크로스바 스위치(510)는 요청을 제1 멀티플렉싱된 시스템 버스(551)와 같은 관계된 멀티플렉싱된 시스템 버스에 제공한다. 일 실시예에서, 아비터들(512-514)은 또한, 저 전력 제어기(520)로부터 요청을 수신할 수 있다. 시스템(500)이 2개의 버스 마스터들, 즉 버스 마스터들(540 및 530)을 갖는 것으로 기재되었지만, 본 발명의 원리 및 범위를 벗어남이 없이 다른 버스 마스터들이 포함될 수 있고 지원된 버스 마스터들의 수는 변경될 수 있다는 것을 인지하여야만 한다.
저 전력 제어기(520)는 시스템(500)내에서 저 전력 동작을 개시한다. 일 실시예에서, 시스템(500)의 서브시스템들은 저 전력 제어기(520)와 관계된 신호 또는 레지스터를 단정하여, 저 전력 모드가 개시될 때를 표시한다. 저 전력 제어기(520)가 저 전력 모드가 개시되었다는 것을 식별할 때, 저 전력 제어기(520)는 버스 요청들을 아비터들(512-514)각각에 제공한다. 버스 아비터들(512-514)은 저 전력 제어기(520)로부터의 요청들을 수신할때 버스 승신 신호들, BUS_GRANT 1, BUS_GRANT 2 및 BUS_GRANT 3을 저 전력 제어기(520)로 복귀시킨다. 버스 승인 요청들은 아비터들(512-514)과 관계된 각 멀티플렉싱된 시스템 버스들(551-553)이 모든 계류중인 요청들을 처리한다는 것을 표시한다. 일 실시예에서, 저 전력 제어기(520)는 모든 아비터들(512-514)로부터 버스 승인들이 저 전력 동작을 개시하기 전 수신될 때까지 대기한다. 모든 버스 승인들이 수신되면, 저 전력 제어기(520)는 버스 마스터들(530 및 540)에 제공되는 클럭 인에이블 신호들을 비단정하고 저 전력 상태 표시자 POWER_MODE를 시스템(500)의 부분들에 단정할 수 있다. 따라서, 저 전력 제어기(520)는 버스 마스터들(530 및 540) 및 멀티플렉싱된 시스템 버스들(551-553)과 관계된 모든 버스 액세스들이 처리될 때만 버스 마스터들(530 및 540)을 디스에이블하여, 시스템(500)이 복구가능한 상태로 유지되어 저 전력 동작 모드를 개시한다. 본 발명의 대안적인 실시예들은 버스 마스터(530 또는 540)가 모든 미정의 전송들(outstanding transfers)을 완료하였다라고 결정한 후, 아비터들(512-514)로부터의 각 버스 승인들이 수신될때 버스 마스터들(530 및 540)으로의 클럭킹을 디스에이블 할 수 있다.
지금부터 도10을 참조하면, 본 발명의 일실시예의 특정 동작을 도시한 타이밍 도가 도시되어 있다. 도시된 실시예에서, 2개의 버스 마스터들, CPU 및 2차 대안적인 버스 마스터(ALT)가 저 전력 장치(100)(도1)과 같은 시스템에 제공된다. CPU는 시스템 버스(179)(도1)와 같은 버스의 소유권을 획득하는 것이 바람직할 때 버스 요청 (CPU_BUSREQ)을 단정한다. 버스 아비터(110)(도1)와 같은 버스 아비터는 버스 승인 신호(CPU_BUSGRANT)를 단정하여 CPU로의 버스의 소유를 승인한다. ALT 버스 마스터는 버스의 소유권을 획득하는 것이 바람직할 때 버스 요청(ALT_BUSREQ)을 단정하다. 버스 아비터는 버스 승인 신호(ALT_BUSGRANT)를 단정하여 ALT 버스 마스터로의 버스의 소유권을 승인한다. CPU는 어드레스 장소(ADDR A)로 판독 액세스를 수행한 후 어드레스 장소(ADDR B)로 기록 액세스를 수행할 것이다. ALT는 어드레스 장소(ADDR X)로 기록 액세스를 수행한 후 어드레스 장소(ADDR Y)로 판독 액세스를 수행한다.
버스 아비터는 버스 조정 우선순위 메커니즘에 의해 공유된 시스템 버스로 CPU 및 ALT 액세스들의 상대 순서를 결정한다. 다수의 우선순위 방식들이 이용가능하고 선착순 처리, 라운드-로빈 및 고정된 우선순위와 같이 본 기술 분야에 널리 공지되어 있다. 본 발명은 CPU 및 ALT 버스 마스터들간의 우선순위 순서화를 위한 특정 방식에 좌우되지 않는데, 이 예의 경우에, 간단한 고정된 방식은 ALT가 CPU 보다 높은 우선 순위를 갖는 것으로 도시된다.
본 발명의 일 실시예를 따르면, 부가적인 요청 입력(LPWR_BUSREQ)이 저 전력 제어 모듈(150)(도1)과 같은 저 전력 모드 제어기(LPMC)에 의해 버스 아비터에 제공된다. 버스 아비터는 부가적인 출력 버스 승인 신호(LPWR_BUSGNT)를 저 전력 모드 제어기에 제공한다. 저 전력 모드 제어기는 출력 신호(POWER_MODE) 세트를 제공하여, 시스템의 현재 동작 모드를 표시한다. 클럭 인에이블 신호들이 도시되어 있는데, 이는 CPU 및 ALT 마스터들로의 클럭 발생을 제어한다. 저 전력 동작은 CPU에 대한 CPU 클럭 인에이블 신호(CPU_CLKEN) 및 ALT 마스터에 대한 대안적인 클럭 인에이블 신호(ALT_CLKEN)을 부정함으로써 지원된다. 이들 신호들의 부정은 이들 유닛들을 위한 클럭 발생이 중단되도록 하여, 전력 소모를 감소시킨다. 도시된 예에서, 저 전력 동작 모드는 CPU 및 ALT 마스터들에 의해 수행되는 액세스들간에서 개시된다.
클럭 사이클 1에서, 시스템은 정상 모드를 표시하는 전력 모드 신호들(POWER_MODE)로 표시된 바와 같이 정상 동작 모드로 동작한다. 클럭 사이클 1에서 시작하여, CPU는 시스템 버스의 바람직한 소유권을 표시하는 CPU_BUSREQ를 단정하며, 전송을 개시하는 것을 표시하기 위한 CPU_TREQ를 단정하고, CPU 어드레스 라인(CPU_ADDR)을 구동시키는데, ADDR A는 소망의 액세스 장소에 대응한다. CPU_WRITE 신호가 부정되어, 액세스가 판독된다는 것을 표시한다. ALT 마스터가 사이클 1에서 버스 소유권을 요청하지 않기 때문에, 버스 아비터는 CPU에 대한 버스 소유권을 승인하고 사이클 1에서 CPU_BUSGNT를 단정한다. 버스 아비터는 제어 신호(ADDR_SEL)에 의해 시스템 버스 신호들(HADDR 및 HWRITE) 각각으로 구동될 CPU_ADDR 및 CPU_WRITE를 선택한다. 시스템 버스 전송 요청(HTREQ)이 단정되어, 전송이 시스템 버스상에서 요청되는지를 표시한다. 다른 액세스가 미정되지 않았기 때문에, 전송이 시작되고 전송의 어드레스 페이스(address phase)는 사이클 1의 끝에서 완료된다. 장소(ADDR A)로의 전송의 데이터 위상은 사이클 2에서 시작되고, HBUSY 신호는 시스템 데이터 버스들이 통화중이라는 것을 표시하기 위하여 단정된다. 도시된 예에서, 대안적인 실시예들에서, 단일의 양방향성 데이터 버스가 사용될 수 있지만, 분리된 판독 및 기록 데이터 버스들이 도시되어 있다.
시스템 판독 데이터 버스(HRDATA)는 사이클 2에서 어드레스 장소(ADDR)에 대응하는 시스템 또는 장치에 의해 구동되는데, 상기 데이터는 ADDR A에 대응한다. 버스 아비터는 DATA_SEL 신호로 구동되어, 데이터 페이스가 CPU에 속한다는 것을 표시한다. HRDATA로부터의 데이터는 CPU_RDATA 신호에 의해 CPU에 제공된다. 응답 장치는 시스템 버스 준비 신호(HREADY)를 단정하여, 요청된 데이터가 제공되었다는 것을 표시한다. 사이클 2의 끝에서, 장소 (ADDR A)로의 액세스의 데이터 페이스가 완료되고, CPU는 판독 데이터를 내부적으로 래치한다. 사이클 2 동안, CPU는 CPU_BUSREQ를 계속해서 단정하고, CPU는 장소 ADDR B로의 후속 액세스를 요청하며, CPU_ADDR 신호들로 ADDR B를 구동하고, CPU_WRITE를 단정하여 요청된 액세스가 기록 사이클이라는 것을 표시한다. 또한, 사이클 2 동안, ALT 마스터는 ALT_BUSREQ를 단정하여 시스템 버스의 소유가 바람직하다는 것을 표시하고 , ALT_TREQ를 단정하고 값 ADDR X로 ALT_ADDR를 구동하여 장소 ADDR X로 수행될 액세스를 요청한다는 것을 표시한다. ALT_WRITE 신호는 또한 단정되어, 요청된 액세스가 기록이라는 것을 표시한다. 버스 아비터는 CPU_BUSREQ 및 ALT_BUSREQ를 수신하고 ALT 마스터가 시스템 버스의 소유를 승인하였다라고 결정한다. 버스 아비터는 CPU_BUSGNT를 부정하며, ALT_BUSGNT를 단정하고 ADDR_SEL 신호를 변경하여 시스템 버스 신호들(HADDR및 HWRITE) 각각으로 구동될 ALT_ADDR 및 ALT_WRITE 신호들을 선택하여, 버스 소유를 사이클 2에서 시작하는 어드레스 페이스를 위한 ALT 마스터에 부여하고 CPU로부터의 어드레스 버스 소유를 보류시킨다. HTREQ 신호는 사이클 2에서 단정된 채로 유지되어, 또 다른 시스템 버스 전송이 요청된다는 것을 표시한다. 버스 마스터는 DATA_SEL 신호를 구동하여 현재 데이터 페이스를 위한 CPU를 선택하는데, 그 이유는 이 데이터 페이스가 사전 어드레스 페이스와 관계되기 때문인데, 이 동안 CPU는 버스 소유를 승인받는다.
사이클 3 동안, 장소(ADDR X)에 대응하는 데이터 페이스가 발생되고, ALT 마스터는 DATA X로 ALT_WRDATA를 구동한다. 버스 아비터는 DATA_SEL 신호를 구동하여 시스템 기록 데이터 버스(HWRDATA)에 결합될 ALT_WRDATA를 선택하여, DATA X를 기록하기 위하여 액세스되는 장치에 제공한다. HBUSY는 사이클 3 동안 단정된 채료 유지되어, 시스템 데이터 버스들이 통화중이라는 것을 표시한다. 어드레스 장소(ADDR X)에 대응하는 액세스된 장치는 시스템 버스 준비 신호(HREADY)를 단정하여 기록 데이터가 수용된다는 것을 표시한다. 사이클 3의 끝에서, 장소(ADDR X)로의 액세스의 데이터 페이스가 완료된다. 사이클 3 동안, CPU는 CPU_ADDR상에서 CPU_BUSREQ, CPU_TREQ 및 ADDR B를 계속 구동시켜, 사이클이 여전히 요청을 표시할 뿐만아니라 시스템 버스 소유를 나타낸다. ALT 마스터는 또한 ALT_ADDR 버스상에서 ALT_BUSREQ, ALT_TREQ 및 ADDR Y를 계속 구동시켜, 사이클이 여전히 요청을 표시할 뿐만아니라 시스템 버스 소유를 나타낸다. ALT_WRITE 신호가 부정되어, ADDR Y로의 ALT 마스터 액세스가 판독 사이클이라는 것을 표시한다. 사이클 3에서, 저 전력 제어기는 저 전력 모드 진입을 위하여 준비시 버스 아비터에 대한 LPWR_BUSREQ를 단정한다. 본 발명의 일 실시예를 따르면, 이 요청은 모든 잠재적인 요청들의 최고 우선순위를 할당받는다. LPWR_BUSREQ의 단정이 아비터가 모든 다른 요청기들에 대한 버스 승인을 부정하도록 하여, 사이클 3에서, CPU_BUSGNT 및 ALT_BUSGNT가 부정되어, CPU 또는 ALT 마스터도 버스 소유를 승인받지 못했다는 것을 표시한다. 어떤 어드레스 페이스도 버스 마스터들 요청으로부터 버스 소유의 제거로 인해 사이클 3에서 개시되지 않기 때문에, 시스템 버스 전송 요청 신호(HTREQ)는 사이클 3에서 부정된다. 버스 아비터가 디폴트에 의해 구동될 ALT_ADDR 또는 CPU_ADDR중 하나를 선택할 수 있을 지라도, 시스템 어드레스 버스(HADDR)는 유효한 것으로 간주되지 않는데, 그 이유는 전송이 요청되지 않기 때문이다. 시스템 데이터 버스들이 장소 ADDR X로 액세스의 데이터 페이스로 인해 사이클 3에서 통화중이기 때문에, HBUSY는 단정된 채로 유지된다.
사이클 4에서, HBUSY는 부정되어, 시스템 데이터 버스들이 현재 유휴하다라는 것을 표시한다. 이 때, 버스 아비터는 저 전력 제어기에 대한 LPWR_GNT 신호를 단정하여, 시스템 버스 활동이 정지 상태에 도달하였다는 것을 표시하고 이에 따라서 저 전력 동작 모드로 진입하는 것이 현재 안전하다는 것을 표시한다. 클럭 인에이블 신호들(CPU_CLKEN 및 ALT_CLKEN)은 다음에 사이클 4에서 부정되어, CPU 및 ALT 마스터의 부가적인 클럭킹을 중단시킴으로써, 시스템 전력 소모를 최소화한다. 사이클 5에서, 저 전력 제어기는 POWER_MODE 신호들을 변경하여 저 전력 SLEEP 상태로 진입하였다는 것을 표시한다. 저 전력 SLEEP 상태는 저 전력 모드 제어기가LPWR_BUSREQ를 계속해서 단정하는 동안 유지되고, CPU_CLKEN 및 ALT_CLKEN은 시스템 전력 소모를 최소화하기 위하여 부정인채로 유지된다.
시스템 이벤트들이 정상 동작 모드로 복귀하면, 저 전력 제어기는 버스 아비터에 대한 LPWR_BUSREQ를 부정할 것이다. 도10에서, 이는 클럭 사이클 N동안 발생된다. LPWR_BUSREQ가 부정될 때, 버스 아비터는 LPWR_BUSGNT를 부정하고, CPU A및 ALT 마스터간의 조정이 재개된다. 조정 우선순위들을 토대로, 버스 아비터는 사이클 N에서 ALT 마스터에 대한 시스템 버스 소유를 승인하고 이에 상응하여 ADDR_SEL을 구동하여, 시스템 버스(HADDR)가 ADDR Y로 구동되도록 하고 HWRITE는 부정된다. HTREQ는 사이클 N에서 단정되어, 새로운 시스템 버스 전송이 요청된다는 것을 표시한다. 사이클 N 및 N+1동안, CPU는 CPU_ADDR상에서 CPU_BUSREQ, CPU_TREQ 및 ADDR B를 계속해서 구동시켜 사이클이 여전히 요청되었다는 것을 표시할 뿐만 아니라 시스템 버스 소유를 표시한다. 사이클 N+1에서, ALT 마스터는 ALT_BUSREQ 및 ALT_TREQ를 부정하여, 시스템 버스의 소유가 더이상 바람직하지 않고 전송이 요청되지 않는다는 것을 표시한다. 버스 아비터는 ALT_BUSGNT를 부정하고 CPU_BUSGNT를 단정하여, 시스템 버스 소유를 CPU로 건네준다. 버스 아비터는 ADDR_SEL 신호를 구동하여 CPU_ADDR 및 CPU_WRITE 신호들을 HDDR 및 HWRITE 각각에 결합시킨다. HDDR은 ADDR B로 구동되고, HWRITE는 단정되어, CPU에 의해 요청된 액세스가 기록 사이클이라는 것을 표시한다.
사이클 N+1 동안, HBUSY가 단정되어 시스템 데이터 버스들이 데이터 페이스로 인해 통화중이라는 것을 표시한다. 사이클 N+1 동안, 판독 데이터는 시스템 판독 데이터 버스(HRDATA)에 의해 어드레스 장소(ADDR Y)에 대응하는 장치에 의해 복귀되고 시스템 버스 준비 신호(HREADY)를 단정하여, 판독 데이터가 제공되었다는 것을 표시하고, 버스 아비터는 DATA_SEL을 구동하여 이 데이터 페이스가 ALT 마스터를 위한 것이라는 것을 표시한다. ALT 마스터는 래치되어 사이클 N+1에서 판독 DATA Y를 복귀시키고, 사이클 N+1의 끝에서, 장소 ADDR Y로의 액세스의 데이터 페이스는 완료된다.
사이클 N+2 동안, 버스 아비터는 DATA_SER을 구동하여, CPU_WRDATA 신호들상에 제공되는 기록 데이터가 시스템 버스 기록 데이터 신호들(HWRDATA)에 결합되도록 한다. HBUSY는 사이클 N+2 동안 단정된 채 유지되어 시스템 데이터 버스들이 통화중이라는 것을 표시한다. ADDR B에 대응하는 액세스된 장치는 시스템 버스 준비 신호(HREADY)를 단정하여 기록 데이터가 수신된다는 것을 표시한다. 사이클 N+2의 끝에서, 장소 ADDR B로의 액세스의 데이터 위상이 완료된다. CPU는 CPU_TREQ 및 CPU_BUSREQ를 부정하여, 전송이 더이상 요청되지 않고 시스템 버스 소유는 더이상 바람직하지 않는다는 것을 표시한다. 사이클 N+3 동안, HBUSY가 부정되어, 시스템 데이터 버스들이 유휴라는 것을 표시한다.
버스 조정 동작 및 시스템 버스 핸드오프의 다른 예들은 본 기술 분야에서 널리 공지되어 있고, 제공된 이 예는 도시된 정확한 시퀀스 또는 프로토콜들로 본 발명의 범위를 제한하는 것을 의미하지 않는다. 버스 조정과 관계한 대안적인 버스 마스터로서 작용함으로써, 저 전력 제어기는 저 전력 모드들로의 전이가 적절한 경계에서 실행되도록 하고 미정의 시스템 버스 액세스들이 저 전력 모드들을 인에이블하고 CPU 및 대안적인 마스터 논리의 클럭 게이팅을 수행하기 전 종료되도록 한다.
도10에 도시된 저 전력 조정 동작의 예는 시스템(500)(도9)과 같은 다수의 시스템 버스들이 제공되는 시스템으로 확장될 수 있다. 이와 같은 환경에서, 저 전력 제어기(520)(도5)와 같은 저 전력 제어기는 모든 시스템 버스들의 소유를 요청할 것이다. 현재의 버스 활동이 완료될 때, 저 전력 제어기는 결국 모든 시스템 버스들의 소유를 승인할 것이다. 이 공정은 하나씩 발생될 수 있거나 동시에 발생될 수 있거나 이들의 임의의 조합으로 발생될 수 있다. 모든 시스템 버스들의 소유가 완료되면, 저 전력 제어기는 시스템이 저 전력 모드가 되도록 할 수 있다. 대안적으로, 저 전력 제어기는 특정 버스의 소유가 저 전력 제어기에 대해 승인되자 마자 소정 시스템 버스와 관계된 블록들, 유닛들 또는 요소들을 저 전력 모드로 배치할 수 있다. 특정 블록 또는 유닛이 다수의 시스템 버스들과 관계되면, 이 블록을 위한 저 전력 모드 진입은 블록이 유휴 또는 버스 사이클 경계에 도달하였다라고 결정할 때까지 지연되어, 미정의 버스 액세스가 블록 또는 유닛을 위하여 존재하지 않도록 한다.
지금부터 도11을 참조하면, 본 발명의 또 다른 실시예와 관계된 신호 타이밍을 도시하는 타이밍 도가 도시되어 있다. 도시된 실시예에서, 3개의 시스템 버스들이 제공되고, 2개의 버스 마스터들, 즉 CPU 및 ALT 마스터에 상호접속된다. 이 예의 목적들을 위하여, CPU는 어드레스 장소(ADDR A)로의 판독 액세스를 수행한 후, 어드레스 장소(ADDR B)로 기록 액세스를 행한다. ALT가 어드레스 장소(ADDR X)로기록 액세스를 수행한 후 어드레스 장소(ADDR Y)로 판독 액세스를 행한다. 각 시스템 버스와 관계된 버스 아비터들은 버스 조정 우선순위 메커니즘에 의해 각 시스템 버스로의 CPU 및 ALT 액세스들의 상대 순서를 결정한다. 다수의 우선순위 방식들이 이용가능하고 선착순 처리, 라운드-로빈, 및 고정된 우선순위와 같이 본 기술 분야에 널리 공지되어 있다. 본 발명은 CPU 및 ALT 마스터간의 우선순위 순서화를 위한 특정 방식에 좌우되지 않음으로, 이 예를 위하여, 간단한 고정된 방식은 ALT가 CPU 보다 높은 우선순위를 갖는것으로 도시된다. 대안적인 실시예들은 상이한 우선순위 방식들을 포함할 수 있고, 각 특정 시스템 버스를 위한 상이한 방식들을 포함할 수 있다.
도시된 예에서, CPU 및 ALT 마스터는 크로스바 스위치(510)(도9)와 같은 완전 상호접속된 크로스바 스위치에 의해 시스템 버스들(1, 2 및 3)에 상호접속된다. 스위치의 각 시스템 버스 출력에서, 제어 논리는 CPU 신호들(CPU_TREQ 및 CPU_ADDR) 뿐만 아니라 ALT 마스터 신호들(ALT_TREQ 및 ALT_ADDR)을 수신한다. 본 발명의 일 실시예에서, 각 시스템 버스는 시스템 어드레스 공간의 특정 부분에 대응한다. CPU_ADDR 및 ALT_ADDR의 일부분을 디코딩함으로써, 각 개별적인 시스템 버스 접속은 CPU 또는 ALT 마스터에 의해 현재 요청된 액세스가 특정 시스템 버스로 목표화되는지를 결정한다. 이 디코딩 장치는 CPU 및 ALT 마스터에 의한 " 암시적(implicit) 버스 요청들을 위하여 제공되는데, 그 이유는 각 전송 요청이 특정 액세스 어드레스를 토대로 다수의 시스템 버스 접속중 하나를 목표로하기 때문이다. 각 버스 마스터로부터 액세스 어드레스의 일부분을 디코딩함으로써, 특정 시스템버스에 대한 요청이 행해졌다는 결정은 손쉽게 성취된다. 2개의 버스 마스터들이 동일한 사이클에서 동일한 시스템 버스에 대응하는 액세스 요청을 제공할 때, 요청들간의 조정은 각 시스템 버스 아비터에 의해 수행된다. 본 발명의 대안적인 실시예들은 각 버스 마스터로부터 다수의 버스 아비터들 각각으로 명시적 버스 요청들을 제공할 수 있다.
본 발명의 일 실시예를 따르면, 부가적인 명시적 요청 입력(LPWR_BUSREQ)은 저 전력 모드 제어기에 의해 다수의 시스템 버스 아비터들 각각에 제공된다. 각 버스 아비터는 부가적인 버스 승인 출력 신호를 저 전력 모드 제어기에 제공한다. 도시된 예에서, 시스템 버스들(1, 2 및 3) 각각에 대응하는 3개의 신호들(LPWR_BUSGNT1, LPWR_BUSGNT2 및 LPWR_BUSGNT3)이 제공된다. 저 전력 모드 제어기는 출력 신호들(POWER_MODE)의 세트를 제공하여, 시스템의 현재 동작 모드를 표시한다. 클럭 인에이블 신호들이 도시되어 있는데, 이는 2개의 버스 마스터들, 즉 CPU 및 ALT 마스터로의 클럭 발생을 제어한다. 저 전력 동작은 CPU에 대한 클럭 인에이블 신호들(CPU_CLKEN) 및 ALT 마스터에 대한 ALT_CLKEN을 부정함으로써 지원된다. 이들 신호들의 부정은 이들 유닛들을 위한 클럭 발생을 중단시켜, 전력 소모를 감소시킨다. 도시된 예에서, 저 전력 동작 모드는 CPU 및 ALT 마스터에 의해 수행되는 액세스들간에서 개시될 것이다.
클럭 사이클 1에서, 시스템은 정상 동작 모드를 신호화하는 전력 모드 신호들(POWER_MODE)로 표시된 바와 같은 정상 동작 모드로 동작한다. 클럭 사이클 1에서 시작하여, CPU는 CPU_TREQ를 단정하여 전송을 요청한다는 것을 표시하고 소망의액세스 장소에 대응하는 ADDR A로 CPU_ADDR을 구동한다. CPU_WRITE는 부정되어 액세스가 판독되는지를 표시하다. 이 예에서, ADDR A는 시스템 버스 1와 관계된 장소에 대응한다. 또한 사이클 1에서, ALT 마스터는 ALT_TREQ를 단정하여 전송을 요청한다는 것을 표시하고 소망의 액세스 장소에 대응하는 ADDR X로 ALT_ADDR를 구동시킨다. ALT_WRITE가 단정되어, 액세스가 기록이라는 것을 표시한다. 이 예에서, ADDR X는 시스템 버스 2와 관계되는 장소에 대응한다. ALT 마스터가 사이클 1에서 시스템 버스 1로 버스 전송을 요청하지 않기 때문에, 시스템 버스 아비터 1는 CPU에 대한 버스 소유를 승인하고 시스템 버스 1 신호들(HADDR1 및 HWRITE1)로 구동될 CPU_ADDR 및 CPU_WRITE를 선택한다. 시스템 버스 1 전송 요청 HTREQ1은 단정되어 전송이 시스템 버스 1상에서 요청된다는 것을 표시한다. 다른 액세스가 미정되지 않았기 때문에, 전송이 시작되고, 전송의 어드레스 페이스는 사이클 1의 끝에서 완료된다. 또한 사이클 1에서, 시스템 버스 아비터 2는 ALT 마스터에 대한 버스 소유를 승인하고 시스템 버스2 신호들(HADDR2 및 HWRITE2)로 구동될 ATT_ADDR 및 ALT_WRITE를 선택한다. 시스템 버스 2 전송 요청 HTREQ2가 단정되어, 전송이 시스템 버스 2 상에 요청된다는 것을 표시한다. 다른 액세스가 미정되지 않았기 때문에, 전송이 시작되고 전송의 어드레스 페이스는 사이클 1의 끝에서 완료된다. CPU 및 ALT 마스터에 의해 요청되는 액세스들이 상이한 시스템 버스들에 대응하는 어드레스들에 대한 것이기 때문에, 이들 액세스들은 동시에 수행된다.
시스템 버스 1 상의 장소 (ADDR A)로의 전송의 데이터 페이스는 사이클 2에서 시작되고, HBUSY 1은 단정되어 시스템 데이터 버스들 1이 통화중이라는 것을 표시한다. 시스템 버스 2 상의 장소(ADDR X)로의 전송의 데이터 페이스는 사이클 2에서 시작되고, HBUSY 2는 단정되어 시스템 데이터 버스들 2이 통화중이라는 것을 표시한다. 도시된 예에서, 대안적인 실시예들에서, 단일의 양방향성 데이터 버스가 사용될 수 있지만, 분리된 판독 및 기록 데이터 버스들이 도시되어 있다. 시스템 판독 데이터 버스 1 (HRDATA1)이 사이클 2에서 어드레스 장소(ADDR A)에 대응하는 장치에 의해 구동되며, 상기 데이터는 ADDR A에 대응한다. HRDATA 1로부터의 데이터는 CPU_RDATA에 의해 CPU에 제공된다. 응답 장치는 시스템 버스 1 준비 신호(HREADY1)를 단정하여 요청된 데이터가 제공되었다는 것을 표시하고 CPU_READY가 다음에 단정된다는 것을 표시한다.
사이클 2의 끝에서, 장소(ADDR A)로의 액세스의 데이터 페이스가 완료되고, CPU는 판독 데이터를 내부적으로 래치한다. 사이클 2 동안, 시스템 기록 데이터 버스 2(HWRDATA2)는 어드레스 장소(ADDR X)에 대응하는 ALT 마스터들의 ALT_WRDATA 버스로부터의 기록 데이터로 구동된다. 이 전송을 위하여, 응답 장치는 통화중이고 사이클 2에서 기록 전송을 완료할 수 없는데, 이에 따라서 상기 응답 장치는 시스템 버스 2 준비 신호 HREADY 2를 부정하여 기록 데이터가 수용되지 않는 다는 것을 표시한다. 사이클 2의 끝에서, 장소 ADDR X로의 액세스의 데이터 페이스는 완료되지 못하기 때문에 확장될 것이다. ALT_READY는 ALT 마스터를 신호화하도록 부정되어 데이터 페이스를 확장시켜야만 한다. 사이클 2 동안, CPU는 CPU_TREQ를 계속해서 단정하여 장소 ADDR B로 다음 액세스를 요청하며, CPU_ADDR 신호들로 ADDR B를 구동하고, CPU_WRITE를 단정하여, 요청된 액세스가 기록 사이클인지를 표시한다.또한, 사이클 2 동안, ALT 마스터는 ALT_TREQ를 단정하고 값 ADDR Y로 ALT_ADDR을 구동하여, 장소 ADDR Y로 수행될 또 다른 액세스를 요청한다는 것을 표시한다. ALT_WRITE가 부정되어, 요청된 액세스가 판독된다는 것을 표시한다.
사이클들 1 및 2 동안, 시스템 버스 3은 유휴인채로 유지되는데, 그 이유는 부정된 HBUSY3로 표시된 바와 같이 이에 대응하는 장소에 요청되는 액세스가 없기 때문이다. 모든 시스템 버스 3 신호들이 도시된 것이 아니라점에 유의하여야 하는데, 그 이유는 이 예에서, 액세스가 이에 요청되지 않기 때문이다. 사이클 2에서, 저 전력 제어기는 시스템을 저 전력 모드로 배치하는 것이 바람직하고, 시스템 버스 아비터들 1, 2 및 3에 대한 LPWR_BUSREQ를 단정한다. 시스템 버스 아비터 3는 사이클 2에서 LPWR_BUSREQ를 수신하고 LPWR_BUSGNT3를 단정하는데, 그 이유는 시스템 버스 3가 현재 유휴이기 때문이다. 저 전력 버스 요청이 계류중이기 때문에, 시스템 버스들 1 및 2 전송 요청 신호들 HTREQ1 및 HTREQ2는 각 시스템 버스 제어기들에 의해 사이클 2에서 부정되어 새로운 전송들이 개시되는 것을 방지한다.
사이클 3에서, 시스템 버스 1 신호 HBUSY1는 부정되어, 시스템 버스 1가 현재 유휴라는 것을 표시하고, 시스템 버스 1의 버스 아비터는 저 전력 제어기에 대한 LPWR_BUSGNT1을 단정하는데, 그 이유는 버스 사이클 경계가 도달하기 때문이다. 또한, 사이클 3에서, 시스템 버스 2의 HREADY 2 신호는 장소 ADDR X에 대응하는 장치에 의해 단정되어, 사이클 1에서 개시되는 기록 사이클이 현재 완료된다는 것을 표시한다. 사이클 4에서, 시스템 버스 2는 유휴로 되고 HBUSY 2신호는 부정된다. 버스 트랜잭션이 진행하고 있지 않기 때문에, 시스템 버스 2의 버스 아비터는 저전력 제어기에 대한 LPWR_BUSGNT2를 단정한다. 이 때, 저 전력 제어기는 모든 시스템 버스들에 대한 버스 소유권을 획득하여, 시스템 버스 활동이 정지 상태에 도달하였다는 것을 표시하고, 이에 따라서 이는 현재 저 전력 동작 모드로 진입하는데 안전하게 된다. 클럭 인에이블 신호들, 즉 CPU_CLKEN 및 ALT_CLKEN은 다음에 사이클 4에서 부정되어, CPU 및 ALT 마스터의 부가적인 클럭킹이 중단되도록 함으로써, 시스템 전력 소모를 최소화한다. 사이클 5에서, 저 전력 제어기는 POWER_MODE 신호들을 변경하여 저 전력 SLEEP 상태로 진입되었다는 것을 표시한다. 저 전력 SLEEP 상태는 저 전력 모드 제어기가 LPWR_BUSREQ를 계속해서 단정하는 동안 유지되고, CPU_CLKEN 및 ALT_CLKEN은 시스템 전력 소모를 최소화하기 위하여 부정인채로 유지된다.
시스템 이벤트들이 정상 동작 모드로 복귀하면, 저 전력 제어기는 버스 아비터에 대한 LPWR_BUSREQ를 부정할 것이다. 도11에서, 이는 클럭 사이클 N동안 발생된다. LPWR_BUSREQ가 부정될 때, 시스템 버스 아비터 1, 2 및 3은 LPWR_BUSGNT 1, LPWR_BUSGNT2 및 LPWR_BUSGNT 3 각각을 부정하고, CPU A및 ALT 마스터간의 조정이 재개된다. CPU 및 ALT 마스터 둘 다는 계류중인 액세스 요청들(CPU_TREQ 및 ALT_TREQ 둘다가 단정된다)을 갖는다. CPU는 시스템 버스 2에 대응하는 장소 ADDR B로 기록을 요청하고, ALT 마스터는 시스템 버스 1에 대응하는 ADDR Y로 판독 액세스를 요청한다. 액세스 버스들 1 및 2로의 액세스를 위한 충돌이 존재하지 않기 때문에, 2개의 액세스들이 사이클 N에서 개시된다. 나머지 전송들은 사이클 N+1 내지 N+3에서 도시되고, 상술된 프로토콜들을 따른다.
버스 조정 동작 및 시스템 버스 핸드오프의 다른 예들이 본 기술 분야에 널리 공지되어 있고, 제공된 이 예는 도시된 정확한 시퀀스 또는 프로토콜들로 본 발명의 범위를 제한하는 것을 의미하지 않는다. 버스 조정과 관계한 대안적인 버스 마스터로서 작용함으로써, 저 전력 제어기는 저 전력 모드들로의 전이가 적절한 경계에서 실행되도록 하고 다수의 시스템 버스들 상의 미정의 시스템 버스 액세스들이 저 전력 모드들을 인에이블하고 CPU 및 대안적인 마스터 논리의 클럭 게이팅을 수행하기 전 종료되도록 한다. 도11에서 클럭 게이팅이 모든 시스템 버스들이 유휴상태로 된 후에 발생되는 것으로 도시되었지만, 대안적인 실시예들은 각 시스템 버스가 정지 상태에 도달할때 시스템 요소들의 서브셋을 클럭 게이트되거나 다른 저 전력 상태로 배치할 수 있다.
본원에 서술된 시스템들은 정보 처리 시스템의 부분일 수 있다. 용어 "정보 처리 시스템"은 한 소스로부터 또 다른 소스로의 정보를 처리하거나 정보를 전송할 수 있는 어떤 시스템에 관한 것이다. 정보 처리 시스템은 단일 장치, 가령 컴퓨터, 휴대용 계산 장치, 가령 개인 휴대 정보 단말기(PDA), 케이블 셋톱 박스, 인터넷 가능 장치, 가령 셀룰러 전화 등일 수 있다. 대안적으로, 정보 처리 시스템은 이와 같은 장치들의 집합에 관한 것일 수 있다. 본원에 서술된 시스템은 복구가능한 상태를 식별하는 장점을 가져 저 전력 동작 모드를 저 전력 장치로 개시시킨다는 것을 인지하여야 한다.
상기 실시예들의 앞선 상세한 설명에서, 본 실시예의 부분을 형성하는 첨부한 도면을 참조하여 본 개시내용을 실시할 수 있는 특정 실시예들을 도시하였다.이들 실시예들은 당업자가 본 개시 내용을 실시할 정도로 추분하게 상세하게 설명되었고, 다른 실시예를 사용하고 본 발명의 범위 및 원리를 벗어남이 없이 논리적, 기계적 및 전기적 변경을 행할 수 있다는 것을 이해하여야 한다. 당업자가 본 개시내용을 실시하는데 반드시 필요치 않는 것에 대한 상세 설명을 피하기 위하여, 본 설명은 당업자에게 공지된 어떤 정보는 생략할 수 있다. 게다가, 본원의 개시내용을 포함하는 많은 다른 변형 실시예들은 당업자에 의해 손쉽게 구현될 수 있다. 따라서, 본 개시내용은 본원에 서술된 특정 형태로 제한되는 것이 아니라, 이와 반대로, 본 발명의 원리 및 범위내에 포함될 수 있는 이와 같은 변형들, 수정들, 및 등가물들을 커버한다. 그러므로, 앞서의 상세한 설명은 제한의 의미로서 간주되서는 안되고, 본 개시내용의 범위는 첨부된 청구범위에 의해서만 규정된다.

Claims (10)

  1. 저 전력 모드로 진입하는지를 결정하는 단계;
    상기 저 전력 모드로 진입하는 결정에 응답하여 버스 요청을 아비터(arbiter)(110, 310 또는 410)에 제공하는 단계; 및
    상기 버스 요청에 응답하여 상기 아비터와 연관된 제1 버스 마스터(bus master)(120 또는 130)의 적어도 일부분에 제공되는 제1 클럭을 디스에이블하는 단계를 포함하는 방법.
  2. 제1항에 있어서, 상기 버스 요청에 응답하여 상기 아비터와 연관된 제2 버스 마스터의 적어도 일부분에 제공되는 제2 클럭을 디스에이블하는 단계를 더 포함하는 방법.
  3. 제1항에 있어서, 상기 버스 요청과 연관된 버스 승인 신호를 수신하는 단계를 더 포함하는 방법.
  4. 제3항에 있어서, 상기 제1 클럭을 디스에이블하는 단계는 상기 버스 승인 신호를 수신하는 단계에 응답하여 수행되는 방법.
  5. 제3항에 있어서, 상기 버스 승인 신호 수신 단계에 응답하여 상기 제1 버스마스터 이외에, 시스템의 제1 부분으로의 전력을 감소시키는 단계를 더 포함하는 방법.
  6. 전력 모드를 표시하는 레지스터(152, 352 또는 452);
    상기 레지스터에 결합되어, 상기 전력 모드를 감시하고 공칭 전력 모드와 상이한 저 전력 모드가 표시될 때, 제1 버스 마스터 및 제2 버스 마스터중 적어도 한 버스 마스터와 연관된 버스 요청들 처리를 방지하는 아비터(110, 310 또는 410)를 포함하는 시스템.
  7. 제6항에 있어서, 상기 아비터는 상기 저 전력 모드가 식별될 때 저 전력 버스 요청을 처리하고, 저 전력 버스 요청이 발생된 후 상기 버스 마터스 버스 요청들 중 적어도 한 요청 처리를 방지하도록 하는 시스템.
  8. 제6항에 있어서, 상기 아비터는 상기 제1 버스 마스터 및 상기 제2 버스 마스터중 적어도 한 버스 마스터의 적어도 일부분에 제공되는 클럭 신호들을 디스에이블하는 시스템.
  9. 다수의 스위치된 시스템 버스들(179);
    제1 버스 마스터(120 또는 130);
    제2 버스 마스터(120 또는 130); 및
    상기 다수의 스위치된 시스템 버스들중 각각 한 버스와 연관된 다수의 아비터들(110, 310 또는 410);
    전력 모드를 식별하고, 상기 전력 모드가 공칭 전력 모드 보다 낮을 때 상기 다수의 아비터들의 서브셋(subset)에 버스 요청을 제공하며, 상기 다수의 아비터들의 서브셋으로부터 상기 버스 요청과 연관된 버스 승인들을 수신하고, 상기 제1 버스 마스터 또는 상기 제2 버스 마스터중 적어도 한 버스 마스터와 연관된 클럭들을 디스에이블하는 제어 모듈(150,350 또는 450)을 포함하는 시스템.
  10. 제9항에 있어서, 상기 제어 모듈은 상기 버스 승인들의 수신을 토대로 저 전력을 표시하는 신호를 제공하는데 또한 사용되는 시스템.
KR10-2004-7014095A 2002-03-08 2003-03-05 데이터 처리 시스템을 위한 저 전력 시스템 및 방법 KR20040091705A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/094,053 2002-03-08
US10/094,053 US7155618B2 (en) 2002-03-08 2002-03-08 Low power system and method for a data processing system
PCT/US2003/007107 WO2003077094A2 (en) 2002-03-08 2003-03-05 Low power system and method for a data processing system

Publications (1)

Publication Number Publication Date
KR20040091705A true KR20040091705A (ko) 2004-10-28

Family

ID=27804245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7014095A KR20040091705A (ko) 2002-03-08 2003-03-05 데이터 처리 시스템을 위한 저 전력 시스템 및 방법

Country Status (8)

Country Link
US (1) US7155618B2 (ko)
EP (1) EP1483652A2 (ko)
JP (1) JP2006508409A (ko)
KR (1) KR20040091705A (ko)
CN (1) CN1324429C (ko)
AU (1) AU2003218021A1 (ko)
TW (1) TWI295781B (ko)
WO (1) WO2003077094A2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039736B2 (en) * 2003-01-15 2006-05-02 Hewlett-Packard Development Company, L.P. Systems and methods for accessing bus-mastered system resources
US7000131B2 (en) * 2003-11-14 2006-02-14 Via Technologies, Inc. Apparatus and method for assuming mastership of a bus
US7337338B2 (en) * 2004-01-16 2008-02-26 Dell Products L.P. Information handling system capable of operation in reduced power states
US7181188B2 (en) * 2004-03-23 2007-02-20 Freescale Semiconductor, Inc. Method and apparatus for entering a low power mode
KR100630693B1 (ko) * 2004-07-28 2006-10-02 삼성전자주식회사 소비 전력을 절감시키는 버스 중재 시스템 및 방법
KR101145542B1 (ko) * 2004-10-27 2012-05-15 엘지전자 주식회사 전원관리 장치 및 방법
US20060149977A1 (en) * 2004-12-31 2006-07-06 Barnes Cooper Power managing point-to-point AC coupled peripheral device
TW200700973A (en) * 2005-06-28 2007-01-01 Via Tech Inc Power management method for connecting with central processing unit of a plurality of host bridges
JP2007058279A (ja) * 2005-08-22 2007-03-08 Oki Electric Ind Co Ltd パワーダウン移行システム
US7472299B2 (en) * 2005-09-30 2008-12-30 Intel Corporation Low power arbiters in interconnection routers
TW200721013A (en) * 2005-11-25 2007-06-01 Via Tech Inc Power source management apparatus of multi-processor system and method thereof
EP2052270B1 (en) * 2006-08-08 2010-03-24 Freescale Semiconductor, Inc. Real time clock monitoring method and system
CN100456211C (zh) * 2007-03-19 2009-01-28 中国人民解放军国防科学技术大学 基于请求的低功耗指令存储器
US7849342B2 (en) * 2007-05-01 2010-12-07 Nvidia Corporation Method and system for implementing generalized system stutter
US8255708B1 (en) * 2007-08-10 2012-08-28 Marvell International Ltd. Apparatuses and methods for power saving in USB devices
JP2009122922A (ja) * 2007-11-14 2009-06-04 Panasonic Corp データ処理装置
JP2010232895A (ja) * 2009-03-26 2010-10-14 Fuji Xerox Co Ltd 通信制御装置及び情報処理装置
US8578384B2 (en) * 2009-10-28 2013-11-05 Freescale Semiconductor, Inc. Method and apparatus for activating system components
JP5775398B2 (ja) * 2011-08-25 2015-09-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US20130117593A1 (en) * 2011-11-07 2013-05-09 Qualcomm Incorporated Low Latency Clock Gating Scheme for Power Reduction in Bus Interconnects
US8941427B2 (en) 2011-12-15 2015-01-27 Freescale Semiconductor, Inc. Configurable flip-flop
US8587356B2 (en) 2011-12-15 2013-11-19 Freescale Semiconductor, Inc. Recoverable and reconfigurable pipeline structure for state-retention power gating
JP5805546B2 (ja) * 2012-01-13 2015-11-04 ルネサスエレクトロニクス株式会社 半導体装置
GB201211340D0 (en) * 2012-06-26 2012-08-08 Nordic Semiconductor Asa Control of semiconductor devices
WO2014015072A2 (en) * 2012-07-17 2014-01-23 Milwaukee Electric Tools Corporation Universal protocol for power tools
JP6056363B2 (ja) * 2012-10-12 2017-01-11 株式会社ソシオネクスト 処理装置及び処理装置の制御方法
US9477627B2 (en) 2012-12-26 2016-10-25 Intel Corporation Interconnect to communicate information uni-directionally
US9000805B2 (en) * 2013-01-29 2015-04-07 Broadcom Corporation Resonant inductor coupling clock distribution
JP6774160B2 (ja) * 2013-12-06 2020-10-21 キヤノン株式会社 情報処理装置、並びに、データ転送装置の制御方法
US10444720B2 (en) 2017-07-05 2019-10-15 Milwaukee Electrical Tool Corporation Adapters for communication between power tools
CA3050762A1 (en) 2018-07-31 2020-01-31 Tti (Macao Commercial Offshore) Limited Systems and methods for remote power tool device control
CN114925004B (zh) * 2022-07-19 2022-10-21 中科声龙科技发展（北京）有限公司 轮询仲裁器及其轮询仲裁方法和芯片

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US42147A (en) * 1864-03-29 Improvement in the manufacture of bar-links
US4514728A (en) * 1980-02-25 1985-04-30 At&T Bell Laboratories Store group bus allocation system
US4907150A (en) * 1986-01-17 1990-03-06 International Business Machines Corporation Apparatus and method for suspending and resuming software applications on a computer
DE479887T1 (de) 1989-06-30 1992-12-17 Poqet Computer Corp., Santa Clara, Calif., Us Stromversorgungsmanagementsystem fuer rechner.
DE69433906T2 (de) 1993-09-22 2005-07-21 Advanced Micro Devices, Inc., Sunnyvale Vorrichtung und Verfahren zur Steuerung eines Peripheriebustaktsignals
US6163848A (en) * 1993-09-22 2000-12-19 Advanced Micro Devices, Inc. System and method for re-starting a peripheral bus clock signal and requesting mastership of a peripheral bus
US5471625A (en) * 1993-09-27 1995-11-28 Motorola, Inc. Method and apparatus for entering a low-power mode and controlling an external bus of a data processing system during low-power mode
US5625807A (en) * 1994-09-19 1997-04-29 Advanced Micro Devices System and method for enabling and disabling a clock run function to control a peripheral bus clock signal
US6070275A (en) * 1994-11-04 2000-06-06 Med-Assist Technology, Inc. Portable urine holding system
KR0135904B1 (ko) * 1994-12-30 1998-06-15 김광호 중앙처리장치의 버스 미사용시 전력소모 방지장치 및 그 방법
US5790609A (en) * 1996-11-04 1998-08-04 Texas Instruments Incorporated Apparatus for cleanly switching between various clock sources in a data processing system
US6070215A (en) 1998-03-13 2000-05-30 Compaq Computer Corporation Computer system with improved transition to low power operation
US6769046B2 (en) 2000-02-14 2004-07-27 Palmchip Corporation System-resource router
US6633987B2 (en) * 2000-03-24 2003-10-14 Intel Corporation Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system

Also Published As

Publication number Publication date
TWI295781B (en) 2008-04-11
US7155618B2 (en) 2006-12-26
WO2003077094A3 (en) 2004-05-21
WO2003077094A2 (en) 2003-09-18
AU2003218021A1 (en) 2003-09-22
CN1643481A (zh) 2005-07-20
EP1483652A2 (en) 2004-12-08
JP2006508409A (ja) 2006-03-09
CN1324429C (zh) 2007-07-04
TW200400435A (en) 2004-01-01
US20030172310A1 (en) 2003-09-11

Similar Documents

Publication Publication Date Title
US7155618B2 (en) Low power system and method for a data processing system
US5600839A (en) System and method for controlling assertion of a peripheral bus clock signal through a slave device
US6560712B1 (en) Bus arbitration in low power system
US5625807A (en) System and method for enabling and disabling a clock run function to control a peripheral bus clock signal
US5628019A (en) System and method for controlling a peripheral bus clock signal during a reduced power mode
US9921985B2 (en) Direct memory access controller
US8117475B2 (en) Direct memory access controller
US6163848A (en) System and method for re-starting a peripheral bus clock signal and requesting mastership of a peripheral bus
JPH07152584A (ja) コンピュータシステムおよび割込制御装置
US6272580B1 (en) Apparatus and method for dynamically elevating a lower level bus master to an upper level bus master within a multi-level arbitration system
EP0820018A2 (en) Circuit for handling distributed arbitration in a computer system having multiple arbiters
WO1998044405A1 (en) Automatic transitioning between acpi c3 and c2 states
KR100633773B1 (ko) 버스 시스템 및 버스 중재 방법
US6247087B1 (en) Bus system for shadowing registers
JP4202754B2 (ja) バス結合された回路ブロックのための電力管理の方法及び構成
EP0644475B1 (en) Apparatus and method for controlling a peripheral bus clock signal
JP2012084123A (ja) メモリ制御装置、メモリ制御方法
JP2002049580A (ja) バス管理装置、バス使用要求送信装置、バス管理方法、及びバス使用要求送信方法
JP3713488B2 (ja) コンピュータシステム及びその動作制御方法
JP2003099149A (ja) 省電力インターフェース装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid