TWI294185B - Manufacturing method of a pixel structure - Google Patents
Manufacturing method of a pixel structure Download PDFInfo
- Publication number
- TWI294185B TWI294185B TW095113330A TW95113330A TWI294185B TW I294185 B TWI294185 B TW I294185B TW 095113330 A TW095113330 A TW 095113330A TW 95113330 A TW95113330 A TW 95113330A TW I294185 B TWI294185 B TW I294185B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- line
- pattern
- contact
- electrically connected
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 150
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 150000002367 halogens Chemical group 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000011241 protective layer Substances 0.000 claims description 20
- 229910052736 halogen Inorganic materials 0.000 claims description 11
- 244000007853 Sarothamnus scoparius Species 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000010408 film Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims description 2
- 239000002023 wood Substances 0.000 claims description 2
- 108010006519 Molecular Chaperones Proteins 0.000 claims 1
- 238000011437 continuous method Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 229910000078 germane Inorganic materials 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract 1
- 241000282326 Felis catus Species 0.000 description 6
- 238000010408 sweeping Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 241000282320 Panthera leo Species 0.000 description 1
- 206010036790 Productive cough Diseases 0.000 description 1
- 241000555745 Sciuridae Species 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 210000003802 sputum Anatomy 0.000 description 1
- 208000024794 sputum Diseases 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
I29.〜 九、發明說明： 【發明所屬之技術領域】 θ本發明是有關於一種晝素結構及其製造方法，且特別 是有關於一種有利於大尺寸顯示面板的畫素結構及其製造 方法。 〃 【先前技術】 、現今社會多媒體技術相當發達，多半受惠於半導體元 件或顯示裝置的進步。就顯示器而言，具有高晝質、空間 利用效率佳、低雜功率、無輻料優越雜之薄膜^晶 體液晶顯示器（Thin Film Transistor Liquid Crystal Display， TFT_LCD) 6逐漸成為市場之讀，使得薄膜電晶體被廣 泛的運用在薄膜電晶體液晶顯示器中。 /、 一般而言，薄膜電晶體液晶顯示器是由多個晝素鈇構 所構成，且每-晝素結構是由—資料線以及—掃ς線^驅 動。當液晶顯示器往大尺寸發展時，其資料線與掃瞄線的 長度也會隨之增長。而資料線與掃瞄線長度的增加會使得 其電阻值增大；面板解析度的增加也會令這些線路中的^ 生電容=高，進而導致電阻電容延遲效應更加的明顯。二 言之，靠近訊號輸入端與遠離訊號輸入端的晝素結構 電的時間將會有明顯差異。如此—來，將會產生顯示器 ^輝度不均或充電率不一的情形，使得顯示品質降低。 【發明内容】 ，此’本發明之目的是提供—種晝素結構，以解決大 因掃鳴資料線增長會有電阻值增加而導 本發明之另一目的是提供一種晝素結構的 法，以使掃瞄線與資料線的電阻值降低。 …方 譽迭^^是其他目的，本發日猶—種晝素結構的 -絕緣層、一本= 圖案接者，依序形成 後-纽歐姆接觸層以及—光阻層。之 線及第-輔助圖案上之歐姆接二 暴露二：覆;=未被第:!份覆蓋以及未
Git '露出部分的絕緣層。絲移除光阻層 作、士1刀。再移除未被第一部份覆蓋住的半導體声並且 ，連接二與 :==二輔二：,連’且第二輔助圖“與掃： 。之後形成一保護層:：=二 於移除源極她間的歐姆接觸層之二::::半 l294U^'doc/e * 導體層的部分厚度。 本發㈣提絲構㈣造方法，此方 ―:基板上形成一間極、與間極連接的一掃瞄線以 1-輔助圖案。接著，依序形成—絕緣層、 :接觸層：及一光阻層。然後-次曝光顯影W， 2分以及部分的間極上方的歐姆^；層是^立 接:=本^2接°接者’移除未被光阻層覆蓋的歐姆 層的第二部分。再移除夫祐笛f，、巴、、彖層。然後移除光阻 部分厚度且移除==:;;份=的半導體層的 ttr 層的第—部分。接著形成—源極、一 二成-二：：辅助圖案以及與源極連接的-資料線以 其中資料線與第一辅助圖案並連，第 極’旦素1極絲護層與薄膜電晶體電性連接。 在本叙明之-貫施例中，上述之 及歐姆接觸層是連續地形成。 +㈣層以 線以施例中，當在基板上形成閑極、掃瞒 Ϊ :一辅助圖案時’更包括在基板上形成一下電極 ^之=所形成的光阻層的第—部份會覆蓋住部分的下電 ί、ί亡。而當形成源極、汲極、資料線以 極，以構成在下電極線的上方形成一上電 Ι29·_ 依照本發明之-實施例中，在形成保 形成接觸窗開口，如此當於保護層上形 電=接晝素電極可透過接觸窗開σ而與汲極以及ΐ電極 第一實施例中’當於形成閘極、掃瞒線以及 =二，助圖A，更包括在基板上形成與掃崎電性連接 Η㈣線端子部，且於基板上形成一第一導電圖案。而 2上述所形成的閘絕緣層更包括暴露出部分的掃瞒線端 的第一導電圖案。另外’當於形成源極、没 性連接的-資料線端子部以及與 線端子部會與暴露出的第-導電圖案電性連接，且 電圖案會與暴露出的掃瞄線端子部電性連接。 、 在本發明之-實施例中，當於形成晝素電極時，更包 括在資料線端子部以及第二導電圖案上方分別形成一 接觸圖案以及-第二接觸圖案，其中第—接觸圖案會 料線端子部電性連接，第二接觸圖案會與第二導電電 性連接。 ’、包 在本發明之-實施例中，上述具有第—部份與第 分的光阻層是利用-半色調光罩(halftGne mask)或是^ 縫型光罩(slit mask)進行曝光而形成。 在本發明之-實施例中，上述之保護層包括一無機介 電層、一有機平坦層或是其組合。 在本發明之一實施例中，上述之光阻層之第__部份的 12 厚度大於第二部分的厚度。 本發明因在資料線的下方形成第 猫線的上方形成第二伽圖案 ％且於掃 料線的電阻值降低。因此，本發明可以解=;線與資 掃瞄線及資料線增長所導致的問題。 、大尺寸面板因 為讓本發明之上述和其他目的、特 易k，下文特舉較佳實施例 更明頒 明如下。 卫配。所附圖式’作詳細說 【實施方式】 一實施例 偏f 1至圖7疋依照本發明一較佳實施例的一種書辛处 法的上視圖’其中在各上視圖中的A-二 、二C:==7A中，Μ，剖面係繪示於圖1Β至圖％ Γ、圖·Γ _至圖以。首先，請參照圖 線iL j1B以及圖lc’在—基板⑽上形成一掃猫 f 14知瞄線10 2連接的一閘極10 4以及至少一第— =力1U 1G8。在-較佳實施例中，上述之步驟更包括在 基板100上形成-下電極線。在又一較佳實施例中， 乂之^驟更包括在基板1〇〇上形成與掃猫線撤連接的 =線端子部103。另外，更包括在基板上形成與下 ，極線106連接的下電極端子部1〇5。此外，更包括在後 績預定形成資料線端子部之處形成_第一導電圖案1〇7。 上述各構件的形成方法例如是綠基板⑽上沈積一導電 w.doc/e 層（未㈣），之後進行-微影製如及一賴製程以圖幸 化，電層，而於基板議上定義出上述各構件。值得一提 的是’第一辅助圖案108是形成在後續預定會形成資料線 的位置’而且第-獅圖案⑽切喊1Q2與下電極線 觀交會處會斷開，而不會與掃目苗線1〇2與下電極線⑽ 連接在一起。 接著，請參照圖2、W 2A、圖2B以及圖2C，在基板 鲁上依序沈積-絕緣層110、一半導體層⑴以及一歐姆接 觸層114。之後，在歐姆接觸層114上形成一光阻層116, 其中光阻層116暴露出位於掃瞒線1〇2以及第一輔助 108上方的歐姆接觸層114，且光阻層116具有一第—部ς 1 一 16a以及-第二部分116b，第一部份⑽的厚度大於 邛刀116b的厚度’且第一部份U6a會覆蓋住位於閑極 104上方、部分的下電極、線106上方以及部分的掃目苗線1〇2 上方的歐姆接觸層114,而第二部分mb是覆蓋住上述发 他未被第-部份⑽覆蓋以及未被光阻層li6暴露出的ς 響分。在一較佳實施例中，上述光阻層116是利用-半色靖 光罩(halftone mask)或是一狹縫型光罩_咖幻以進行二 次曝光製程以及一次顯影製程而形成。 。之後，以光阻層116為一飿刻罩幕進行一第一蝕刻製 =以私除未被光阻層11(5覆蓋住的歐姆接觸層114及半 導體層112,以暴露出部分的絕緣層11〇。然後，移 層116的弟二部分祕，留下第一部份_，而形成如 3、圖3A、圖3B以及圖3C所示之結構。接著，再以光^ I29m,oc/e 層的第一部份116a為一蝕刻罩幕進行一第二蝕刻製程，以 移除被恭藤出的絕緣層110 ’再移除未被第一部份116a覆 蓋住的歐姆接觸層114a與半導體層112a，然後，移除^ 一部份116a，而形成如圖4、圖4A、圖4B以及圖4C所 示之結構。此時，所形成的閘絕緣層110&會暴露出部分的 掃瞄線102以及第一輔助圖案108。在一較隹實施例中， 閘絕緣層110a更包括暴露出掃瞄線端子部1〇3、下電極線 玄而子部105以及第一導電圖案1〇7。同時，亦在閘極1〇4 上方形成了半導體材質的通道層H2b，以及位於通道層 112b上方的歐姆接觸層H4b。另外，在掃瞄線1〇2與後續 預定形成資料線之處的交會處亦會留下半導體層u^b與 歐姆接觸層114b，在下電極線1〇6與後續預定形成資料線 之處的交會處亦會留下半導體層112b與歐姆接觸層n4b。 之後，請參照圖5、圖5A、圖5B以及圖5C，在歐姆 接觸層114b上形成一源極118與一汲極12〇，且形成與源 極118電性連接的一資料線122、位於下電極線1〇6 ^方 的閘絕緣層ll〇a上的一上電極126以及至少—第二辅助圖 案124,其中資料線122會與暴露出來的第一辅助圖案ι〇8 電性連接，且第二輔助圖案124會與暴露出來的掃猫線1〇2 J性連接。在一較佳實施例中，上述之步驟更包括形成與 貧，線122連接的一資料電端子部128，其係與暴露出來 的第-導電_ 1〇7電性連接。另外，更包括在掃目苗線端 ^部1〇3上形成一第二導電圖案13〇，且其與暴露出來的 掃聪線端子部103接觸。且更包括在下電極線端子部ι〇5 11 129 佩-. t形=其電性連接的_第三導電圖案132。在—實施例 行各構㈣方法包括歧積一導電層，之後進 出上述?刻製程：以圖案化導電層，而定義 之後，更勺;^夕寸別疋’在定義出源極m以及汲極120 ⑽。在:較原::18:汲極12。之間的歐姆接觸層 層⑽的部分/产，而_述之步驟更包括移除半導體 屬盘半導料/0fA 賴電晶體，内含用以使金 觸層114c。另外，上電㈣以 兩雷:別作為一儲存電容器的兩電極，而位於 兩電極=間的間絕緣層11〇3是作為一電容介電層。 ί得一提的是，資料線122會與位於其底下的第-辅 ΐ:二彼此電性連接而構成並連的結構，因而 六备I二;碎線122的電阻值。而資料、線122與掃猫線102 二=έ閘絕緣層110a之外，更有半導體層⑽ -巴兩導線。同樣的，在資料線122與下電極線觸 絕兩導線。此外，所形成的第二輔：二： ϋ底^掃猫線102接觸而彼此電性連接而構成並連的 、、、。構，因而可以降低掃瞄線102的電阻值。 另外，在掃瞄線端子部之處的剖面如圖8Α所示，由 =晦線端子部103會被閘絕緣層J 10a暴露出來，因此當 二㈣線端子部103上形成第二導電圖案削之後，兩者 2接接觸而彼此電性連接。同樣的，在f料線端子部128 人一底下的第-導電圖案107以及下電極線端子部105盥 12 1294麻_ 其上方的第三導電圖㈣2此時也都彼此電性連 統的晝素結構的製造方法中，其端子部與導電^ = =在後續透，觸窗製程以及另—導電層才能彼此電: 接。因此，傳統往往必須在接觸 電性良率作檢測。然而，本月匕對^子# x狀方在诗可以使端 ί因此本發明之方法可以在此時 掃猫、資料線是否有異常或無法正常運作的倩 之後，請參照圖6、圖6A、圖6B以及圖6C 保護層14〇=i覆蓋住上述所形成之構件，其包括源極^、 ’m, f、第二輔助圖案124以及上電極126 4寺。在一貝_中，保護層14〇包括一無機介電層、一 有機平坦m錢介電層與__有财料構成。接 者，在保縣140中形成第—接觸㈣σ 142以及第 觸固開σ 144’分別暴露出汲極12〇以及上電極以。在— f施例中，更包括形成接觸窗開口 146，暴露出端子部（包 括貧料線端子部、掃猫線端子部以及下電極線端子部）。 接著，請參照圖7、圖从、圖7β以及 素電極150,其中晝素電極轉： 上電極126電性連接。也就是說，晝素電極！50 疋透匕弟-接觸窗開口！42以及第二接觸窗開口 144而血 以及上電極126電性連接。在一實施例中，在形 成畫素祕15G時，更包括在#料線端子部128、第 電圖案m以及第三導電圖案132上方分別形成第一接觸 13 I29m: doc/e 圖案152、第二接觸圖案154以及第三接觸圖案156，第〜 接觸圖案152會與資料線端子部128電性連接，第二接觸 圖案154會與第二導電圖案13〇 t性連接，第三接觸圖案 156會與第二導電圖案132電性連接。以掃瞄線端子部為 例，如圖8B所示，其係為掃瞄線端子部處的剖面示意圖， 形成在保護層140中的接觸窗開口 146係暴露出第二導電 圖案130，而第二接觸圖案154會填入接觸窗開口 146中 而14第一 圖案130電性連接，因而與掃瞄線端子部 電性連接。 士而在形成晝素電極之後，即完成晝素結構的製作。後 、、、貝，可以再繼繽形成其他膜層，如配向膜等等。 J二f施例 圖9至圖14是依照本發明另一較佳實施例的一種晝 素結構的製造方法的上視圖，其中在各上視圖中的 剖面係繪示於圖9A至圖14A中，B-B，剖面係繪示於圖9B 至圖14B中，C-C’剖面係繪示於圖9C至圖14c中。首先， 請參照圖9、圖9A、圖9B以及圖9C，在一基板100上形 成一掃瞄線102、與掃瞄線102連接的一閘極1〇4以及至 少一第-辅助圖案⑽。在-較佳實施例中，上述之步驟 更包括在基板100上一下電極線1〇6。在又一較佳實施例 中，上述之步驟更包括在基板100上形成與掃瞄線102連 接的掃目苗線端子部1〇3。另夕卜，更包括在基板刚上形成 與下電極線106連接的下電極端子部1〇5。此外，更包括 14 doc/e 129 職: 在後續預定形成資料線端子部之處形成一第一導電圖案 107。此步驟係與上述實施例的圖1的步驟相同或相似，因 此在此不再贅述。
接著，請參照圖10、圖10A、圖10B以及圖10C，在 基板上依序沈積一絕緣層110、一半導體層112以及一歐 姆接觸材質114。之後，在歐姆接觸層114上形成一光阻 層216，其中216光阻層具有一第一部份216a與一第二部 分216b，第一部份216a的厚度會大於第二部分216b的厚 度’且第一部份216a會覆蓋住位於部分的掃瞄線1〇2、部 分的下電極線1〇6以及部分的閘極1〇4上方的歐姆接觸層 Π4 ’第二部分216b會鄰接第一部份216a。之後，以光阻 層216作為一蝕刻罩幕，進行一第一蝕刻製程，以移除未 被光阻層216覆蓋的歐姆接觸層H4與半導體層122，暴 露出部分的絕緣層110。緊接著移除光阻層216的第二部 分216b，留下第一部份216a。再進行一第二蝕刻製程，以 移除未被第一部份216a覆蓋住的歐姆接觸層114，更移除 半導體層m的部分厚度；且移除被暴露出的絕緣層ιι〇, 而形成歐姆接觸層114e、通道層心與閘絕緣層u〇e。 然後移除第-部分216a之後，即形成如圖u、圖、 圖11B以及圖lie所示之結構。 在此貫施例中，所使用的光阻層216與第—實施例的 %阻層116具有不相同的圖案。因此，在移除光阻層216 後所形成的結構(圖U)會與第_實 116之後的結構(圖4)略有不同。在本實施例（圖 15 I294m- 中’多處的絕緣層110會被移除，而使基板1〇〇表面暴霖 出來。而在先前實施例的圖4的結構中，基板100表二^ 被絕緣層100所覆蓋。 接著，請參照圖12、圖12A、圖12B以及圖12c， 歐姆接觸層114e上形成一源極118與一沒極12〇，且 與源極118電性連接的一資料、線122、位於下電極線刚 上方的閘絕緣層ll〇e上的一上電極126以及至少一第二 助圖案124，其中資料線122會與暴露出來的第一輔助 案108電性連接，且第二辅助圖案124會與暴露出來 瞄線102電性連接。在一較佳實施射，上述之步驟 括形成與貝料線I22連接的一資料線端子部128，盘 暴露出來的第一導電圖案1〇7電性連接。另夕卜，更^括^ 端子部103上形成—第二導電圖案B0，且1盘2 :出來的掃目苗線端子部103接觸。且更包括 線端 :部二上軸與其電性連接的―第三導電_132= 極126以及下電極線1〇6分別作為一儲存電容哭 容介雷厚^半二間的間絕緣層_是作為-電 ^电層。而此步驟與先前實施 似，因此不再贅述。 〃口 3 <穸騍相同或相 值得一提的是，資料線122會盘 — 助圖接觸而形成並連的結構，因= 122的電阻值。而資料綾 _貝料線 有閘絕緣層ll〇e之外，更有半導^田声線交^之處除了 導線。同樣的，在資料'線122 θ 隔絕兩 -、卜％極線106父會之處除 16 了有閘絕緣層110e之外，更有半導體層112e以電性隔絕 兩導線。此外，所形成的第二輔助圖案124會與其底下的 掃瞄線102接觸而形成並連的結構，因而可以降低掃瞄線 102的電阻值。 之後，請參照圖13、圖13A、圖13B以及圖13C，形 成-保護層14G，覆蓋住上述所形成之構件，其包括源極 118、汲極120、資料線122、第二辅助圖案124以及上電 極126等等。在一實施例中，保護層14〇之材質與前述實 施例相同。接著，在保護層14〇中形成第一接觸窗開口 142 以及第二接觸窗開口 144，分別暴露出汲極12〇以及上電 極126。在一實施例中，更包括形成接觸窗開口 146，暴露 出端子部（包括資料線端子部、掃瞄線端子部以及下電極 端子部）。 " 接著，請參照圖14、圖14A、圖14B以及圖14C，在 保護層140上形成-晝素電極ls〇,其中晝素電極15〇會 與汲極120以及上電極126電性連接。也就是說，晝素電 極150是分別透過第一接觸窗開口 142以及第二接觸窗= 口 144而與汲極120以及上電極126電性連接。在一實二 例中，在形成畫素電極150時，更包括在資料線端子部 128、第二導電圖案130以及第三導電圖案132上方分別形 成第-接觸圖案152、第二接觸圖案154以及第三接觸圖 案15=，第一接觸圖案152會與資料線端子部128電性 接，第二接觸圖案154會與第二導電圖案13〇電性連接， 第三接觸圖案156會與第三導電圖案132電性連接。此步 17 1294 歐_doc/e · 驟與先@圖7之步驟相似，因此不再贅述。 同，的，在形成晝素電極之後，即完成晝素結構的製 後、、灵了以再、纟 形成其他膜層，如配向膜等等。 圖安述’由於本發明在資料線的下方形成第一辅助 =且於㈣線的上方形成第二輔助圖案，藉由第一辅助 ^木與貧料線紐連接且第二辅助圖案與掃崎電性連 ’可以使得掃聪線與資料線的電阻值降低。因此， H=決大尺寸面板因掃聪線及f料線增長所導致的顯 不均或充電率不-等等問題，— 味心^ 用鈑甘欠雙層導電層之方式以達到 線與資料線之電阻的目的，因而大尺寸面板仍可 以以早邊驅動的方式來實現。 ^另外，本發明使用半色調光罩或狹縫型光罩以 鑲嵌製程以增加掃喊射騎交 、', 常(:=rg)，以防止後續製程不均而有顯示異 部的===::部與掃;線端子 不需要等到後續的接觸窗製程以及導電 :生連接’因此本發明可以在接觸窗製程‘ ^ 部的電性良率檢測’如此可以即時發現是二 18 doc/e 1294 歡: 接觸不良的問題產生。 雖然本發明已以較佳實施例揭露如上，然其 限定本發明，任何熟胃此技藝者，在賴離本發 ^範圍内，當可作些許之更動與潤飾，因此本發明之= 範圍當視後附之申請專利範圍所界定者為準。 ’'a 【圖式簡單說明】 圖7是依照本發明_較佳實簡之 構的不意圖，其中圖丨至圖7中沿著a_a 相$ t圖1A至圖7A中，圖1至圖7中沿著㈣的剖面= 繪示於圖1B至圖7B中，圖1至同7山 刀別 分別緣示於圖1C至圖7C中圖7中沿著c_c，的剖面 圖8 A至圖8 B是依照本發明—車 子部處的製造餘·示意圖。朴目苗線端 圖9至圖14是依照本發明另一 素結構的示意圖，其中圖9至圖14由土貝βΙ 旦 別繪示於圖9Α至圖14Α中，目9 ^士著Α_Α’的剖面分 剖面分別緣示於圖9Β至圖14Β中，14中沿著Β_Β，的 C-C，的剖面分麟示於圖冗至圖14&9至圖14中沿著 【主要元件符號說明】 100 ·基板 102 ·掃猫線 103 •知猫線端子部 19 1294· doc/e 104 :閘極 105 :下電極線端子部 106 :下電極線 107、 130、132 :導電圖案 108、 124 :輔助圖案 110、110a、110e :絕緣層 112、112a、112b、112e ··半導體層 114、114a、114b、114c、114e :歐姆接觸層 116、116a、116b、216、216a、216b ··光阻層 118 源極 120 >及極 122 資料線 126 上電極 128 資料線端子部 140 保護層 142、144、146 :接觸窗開口 • 150 :晝素電極 152、154、156 :接觸圖案 20
Claims (1)
- ^94il&.doc/e 十、申請專利範圍·· i·一種畫素結構的製造方法，包括·· 該上上二閘極、至少-第-輔助圖案以及與 -光成—絕緣層、—半導體層、—歐姆接觸層以及 二^次=顯影該光阻層，以形成一第—部份以及一第 姆接及該第一輔助圖案上之該歐 該掃目1二 卩份覆蓋錄麟_上方及部分 被該第觸層’該第二部分覆蓋住其他未 夕1切设麗以及未暴露出的部分； 部分之麵魄與料導_，以暴露出 々、、、巴、、彖層，以及移除該第二部分； 層，之該絕緣層、賴姆接觸層與該半導體 形成_:^収―通道層爾移除該第一部分； 源極連接的：資料π、至：：第二輔助圓案以及與該 連，該第1热:、’’〜、中該貧料線與該第-輔助圖案並 ^亥乐一辅助圖案與該掃瞄線並連； I 膜電::該:頌該汲極間的該歐姆接觸層以完成—薄 鱼今鸾^保麵及—晝素電極，該晝素電極經該伴護芦 …亥_電晶體電性連接。 I工忒保4層 法，其中乾圍第J項所述，晝素結構的製造方 、、€、忒半導體層以及該歐姆接觸層是連續 21 doc/e 1294 H 地形成。 3. 如申請專利範圍第1項所述之晝素結構的製造方 法，其中： 在該基板上形成該閘極、該掃瞄線以及該第一辅助圖 案時，更包括在該基板上形成一下電極線； 該光阻層的該第一部份會覆蓋住部分的該下電極線 上方的该歐姆接觸層，以及 在形成該源極、該没極、該貢料線以及該第二輔助圖 _ 案時’更包括在該下電極線的上方形成一上電極’以構成 一儲存電容器。 4. 如申請專利範圍第3項所述之晝素結構的製造方 法，其中在形成該保護層之後，更包括在該保護層中形成 一第一接觸窗開口與一第二接觸窗開口，如此當於該保護 層上形成該畫素電極之後，該晝素電極可透過該第一接觸 窗開口與該第二接觸窗開口而分別與該汲極以及該上電極 電性連接。 • 5.如申請專利範圍第1項所述之晝素結構的製造方 法，其中： 在該基板上形成該閘極、該掃瞄線以及該第一輔助圖 案時，更包括在該基板上形成與該掃瞄線電性連接的一掃 瞄線端子部，且於該基板上形成一第一導電圖案； 該閘絕緣層更包括暴露出部分的該掃瞄線端子部以 及部分的該第一導電圖案；以及 在形成該源極、該〉及極、該貧料線以及該第二輔助圖 22 1294185 18405twf.doc/e 以及-第二t成與-㈣線電性連接的-資料線端子部 該第—導圖案’其中該資料線端子部會與暴露出的 的， 法，其中於^貝所述之晝素結構的製造方 以及該第二導日^更包括在該資料線端子部連接，該第—接咖料與該㈣線端子部電性 運接1二接觸圖案會與該第二導·案電性連接。 法，4Γ:，圍第1項所述之晝素結構的製造方 半色料部份與第二部分的該光阻層是利用-行曝光而形成逝one mask)或是一狹縫型光罩㈣麵幻進 牛，!料職圍第1·述之晝素結構的製造方 其組;中該保護層包括—無機介電層、—有機平坦層或是9·如申請專利範圍第i項所述之晝素結構的製造方 其中該光阻層之該第—部份的厚度大於該第二部分的 厚度。 、、ι〇·如申請專利範圍第1項所述之畫素結構的製造方 法，其中移除該源極與該汲極間的該歐姆接觸層之步驟更 包括移除該半導體層的部分厚度。 11·一種晝素結構的製造方法，包括·· 在基板上形成一閘極、與該閘極連接的一掃瞒線以 23129 幫- 及至少一第一辅助圖案； 依序形成一絕緣層、一半導體層、一歐姆接觸層以及 一光阻層； 一立一次曝光顯影該光阻層，以形成一第一部份以及一第 二4份’該第一部份會覆蓋住位於部分的該掃瞄線以及部 i的該閘極上方的該歐姆接觸層，該第二部份與該第一部 份鄰接； 移，未被該光阻層覆蓋的該歐姆接觸層與該半導體 ㈢1路出部分的該絕緣層，以及移除該第二部分； 導轉H未被該第—部份覆蓋住的該歐姆接觸層與該半 、甬、首^ 4分厚度且移除被暴露出的該絕緣層，以形成-通道層與-間絕緣層，以及移除該第一部分；域 、:絲；及極、至少―第二輔助圖案以及盘該 一資料線以完成-薄膜電晶體，其令4: 連；以及力圖案並連，該第二輔助圖案與該掃瞎線並 形成一保護層及一晝素電極， 與該薄膜電晶體電性連接。 心素電她該保護層 杰，、n、、e緣層、該半導體 地形成。 k μ區人姆接觸層是連續 法，ΓΓ請專利細11項所述之畫素結構的製造方 在該基板上形成該閉極、該掃聪線以及該第-輔助圖 24 129 気“ 木日守，更包括在該基板上形成一下電極線； 该光阻層的該第一部份會覆蓋住部分的該下電極線 上方的該歐姆接觸層；以及 、 安士在形成該源極、該汲極、該資料線以及該第二輔助圖 木日守’更包括在該下電極線的上方形成—上電極，以 一儲存電容器。 R如申請專利範圍f 13工貝所述之晝素結構的製造方 其中在形成該保護層之後，更包括在該練層中形成 二昂:接觸窗開π與-第二接觸窗開口，如此#於該保護 二上形成該晝素電極之後，該晝素電極可透職第一接觸 =開口與該$二接觸窗開口而分別與該汲極以及該 電性連接。 =申睛專利範圍第u項所述之晝素結構造方 法，其中： 亥基板上形成該閘極、該掃瞄線、該第一輔助圖案 έ!山括在"亥基板上形成與該掃瞄線電性連接的一掃瞄 、、、'部’且於該基板上形成_第_導電圖案； 緣層更包括暴露出部分的該掃瞄線端子部以 及部分的該第一導電圖案；以及 安Β士在源極、該汲極、該資料線以及該第二辅助圖 ^^成與該資料線電性連接的—f料線端子部 該第-其中該資料線端子部會與暴露出的 、迅回木甩性連接，且該第二導出 的該掃瞄線端子部電性連接。 25 1294185 16·如申請專利範圍第弟一接觸，案’該第_接觸圖案會與該資料線端子部電性 連接，該第,接觸圖案會與該第二導電圖案電性連接。 17·如申明專利範圍第u項所述之晝素結構的製造方 法，其中具有該第-部份與第二部分的該光阻層是利用一 15項所述之晝素結構的製造方 [時，更包括在該資料線端子部 ‘別形成一第一接觸圖案以及一 φ 半色调光罩(halftone mask)或是一狹缝型光罩(siit mask)進 行曝光而形成。 18·如申請專利範圍第11項所述之晝素結構的製造方 法，其中該保護層包括一無機介電層、一有機平坦層或是 其組合。 — 19·如申請專利範圍第11項所述之晝素結構的製造方 法’其中該光阻層之該第一部份的厚度大於該第二部分的 厚度。 26
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095113330A TWI294185B (en) | 2006-04-14 | 2006-04-14 | Manufacturing method of a pixel structure |
| US11/563,824 US7700388B2 (en) | 2006-04-14 | 2006-11-28 | Manufacturing method of pixel structure |
| KR1020070002288A KR100848506B1 (ko) | 2006-04-14 | 2007-01-09 | 픽셀 구조체 제조방법 |
| JP2007014145A JP4512600B2 (ja) | 2006-04-14 | 2007-01-24 | ピクセル構造の製造方法 |
| US12/701,054 US7858413B2 (en) | 2006-04-14 | 2010-02-05 | Manufacturing method of pixel structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095113330A TWI294185B (en) | 2006-04-14 | 2006-04-14 | Manufacturing method of a pixel structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200739918A TW200739918A (en) | 2007-10-16 |
| TWI294185B true TWI294185B (en) | 2008-03-01 |
Family
ID=38626360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095113330A TWI294185B (en) | 2006-04-14 | 2006-04-14 | Manufacturing method of a pixel structure |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7700388B2 (zh) |
| JP (1) | JP4512600B2 (zh) |
| KR (1) | KR100848506B1 (zh) |
| TW (1) | TWI294185B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100044890A1 (en) * | 2007-03-22 | 2010-02-25 | Hideo Ochi | Semiconductor substrate manufacture apparatus, semiconductor substrate manufacture method, and semiconductor substrate |
| FR2959350B1 (fr) * | 2010-04-26 | 2012-08-31 | Commissariat Energie Atomique | Procede de fabrication d?un dispositif microelectronique et dispositif microelectronique ainsi fabrique |
| TWI609214B (zh) * | 2017-01-06 | 2017-12-21 | 友達光電股份有限公司 | 畫素結構 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0616904A (ja) | 1992-07-02 | 1994-01-25 | Matsushita Electric Works Ltd | 封止用エポキシ樹脂成形材料 |
| JPH06160904A (ja) * | 1992-11-26 | 1994-06-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
| JP3536762B2 (ja) * | 2000-02-04 | 2004-06-14 | 松下電器産業株式会社 | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
| US6678018B2 (en) * | 2000-02-10 | 2004-01-13 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same |
| KR100695303B1 (ko) * | 2000-10-31 | 2007-03-14 | 삼성전자주식회사 | 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 |
| KR20020064022A (ko) | 2001-01-31 | 2002-08-07 | 삼성전자 주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| TW490857B (en) * | 2001-02-05 | 2002-06-11 | Samsung Electronics Co Ltd | Thin film transistor array substrate for liquid crystal display and method of fabricating same |
| JP2002368011A (ja) * | 2001-06-06 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 絶縁ゲート型トランジスタと液晶表示装置 |
| KR100796795B1 (ko) * | 2001-10-22 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7179398B2 (en) * | 2001-10-23 | 2007-02-20 | Samsung Electronics Co., Ltd. | Etchant for wires, a method for manufacturing the wires using the etchant, a thin film transistor array substrate and a method for manufacturing the same including the method |
| KR100853220B1 (ko) * | 2002-04-04 | 2008-08-20 | 삼성전자주식회사 | 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 |
| JP2004054069A (ja) | 2002-07-23 | 2004-02-19 | Advanced Display Inc | 表示装置及び表示装置の断線修復方法 |
| KR100886241B1 (ko) * | 2002-09-10 | 2009-02-27 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
| TWI220775B (en) * | 2003-10-03 | 2004-09-01 | Ind Tech Res Inst | Multi-layered complementary wire structure and manufacturing method thereof |
| KR101189143B1 (ko) | 2004-03-31 | 2012-10-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
| KR100628272B1 (ko) * | 2004-06-30 | 2006-09-27 | 엘지.필립스 엘시디 주식회사 | Ｃｏｔ형 액정표시소자의 제조방법 |
-
2006
- 2006-04-14 TW TW095113330A patent/TWI294185B/zh active
- 2006-11-28 US US11/563,824 patent/US7700388B2/en active Active
-
2007
- 2007-01-09 KR KR1020070002288A patent/KR100848506B1/ko active IP Right Grant
- 2007-01-24 JP JP2007014145A patent/JP4512600B2/ja active Active
-
2010
- 2010-02-05 US US12/701,054 patent/US7858413B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7700388B2 (en) | 2010-04-20 |
| US7858413B2 (en) | 2010-12-28 |
| US20100136720A1 (en) | 2010-06-03 |
| JP2007286598A (ja) | 2007-11-01 |
| TW200739918A (en) | 2007-10-16 |
| JP4512600B2 (ja) | 2010-07-28 |
| KR100848506B1 (ko) | 2008-07-28 |
| KR20070102384A (ko) | 2007-10-18 |
| US20070243648A1 (en) | 2007-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4390438B2 (ja) | 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法 | |
| TWI322288B (en) | Manufacture method of pixel array substrate | |
| TWI331247B (en) | Pixel sturctur and repairing method thereof | |
| US5585290A (en) | Method of manufacturing a thin film transistor substrate | |
| TW586223B (en) | Thin film transistor array panel and fabricating method thereof | |
| TWI230306B (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| TW201115245A (en) | Substrate for display device, manufacturing method for same and display device | |
| JP2004109248A (ja) | 液晶表示装置及びその製造方法 | |
| US20090108260A1 (en) | Pixel structure and method for manufacturing the same | |
| TW200819888A (en) | TFT substrate and manufacturing method, and display device with the same | |
| TWI294185B (en) | Manufacturing method of a pixel structure | |
| TWI479574B (zh) | Ｔｆｔ陣列基板及其製造方法 | |
| TW201100941A (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JPH03159174A (ja) | 液晶表示装置 | |
| TWI277216B (en) | Pixel structure and thin film transistor and fabrication methods thereof | |
| TW200933271A (en) | Pixel structure and method for manufacturing the same | |
| TW201222114A (en) | Pixel structure and dual gate pixel structure | |
| TW200918992A (en) | Display device and method of manufacturing the same | |
| CN105140179B (zh) | 阵列基板及其制造方法、显示面板和显示装置 | |
| TW200926415A (en) | Method for fabricating pixel structure | |
| JP2003347555A (ja) | 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法 | |
| TWI357149B (en) | Resistance random access memory and fabricating me | |
| TWI272443B (en) | Method of manufacturing substrate for display and method of manufacturing display utilizing the same | |
| TW200528812A (en) | Interconnect structure for TFT-array substrate and method for fabricating the same | |
| TW200529439A (en) | Method of fabricating thin film transistor array substrate and stacked thin film structure |