TWI286816B - A layer transfer method - Google Patents

A layer transfer method Download PDF

Info

Publication number
TWI286816B
TWI286816B TW092119343A TW92119343A TWI286816B TW I286816 B TWI286816 B TW I286816B TW 092119343 A TW092119343 A TW 092119343A TW 92119343 A TW92119343 A TW 92119343A TW I286816 B TWI286816 B TW I286816B
Authority
TW
Taiwan
Prior art keywords
substrate
source substrate
layer
weak zone
groove
Prior art date
Application number
TW092119343A
Other languages
English (en)
Other versions
TW200416943A (en
Inventor
Bernard Aspar
Severine Bressot
Olivier Rayssac
Original Assignee
Soitec Silicon On Insulator
Commissariat Energie Atomique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator, Commissariat Energie Atomique filed Critical Soitec Silicon On Insulator
Publication of TW200416943A publication Critical patent/TW200416943A/zh
Application granted granted Critical
Publication of TWI286816B publication Critical patent/TWI286816B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)
  • Medicinal Preparation (AREA)
  • Detergent Compositions (AREA)
  • Weting (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Element Separation (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Ropes Or Cables (AREA)
  • Separation By Low-Temperature Treatments (AREA)
  • Prostheses (AREA)
  • Electroluminescent Light Sources (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

1286816 A7 厂 _B7 五、發明說明（/ ) 【發明所屬之技術領誠】 本發明係關於一種在製造特別是供光學、光電、或電 子用之合成基板之期間，從來源基板轉移材料層至支撐基 板上之改良方法。 5【先前技術】 近來已發展出用以將材料層（尤其是可選擇被處理之 半導體材料）從第一或”來源”基板轉移至第二或”支撐，，基 板上之嶄新技術。 專門用語”被處理層’’指定已經歷形成電子元件之技術 10方法之一些或所有步驟之材料層。 該等轉移技術使用來源基板如一藉由植入原子物質而 已變弱之基板，具有被埋入多孔性地帶之基板，或具有利 用具有被控制接合能之接合介面之方法而彼此接合之雙層 之基板。 15 以下參考附圖1至3簡要說明該等技術。 經濟’部智慧財產局員工消費合作社印製 藉由上述其中一項技術而變弱之來源基板1係與支撐 基板2接觸，俾能形成堆疊。接著，所欲轉移之層u係 譬如藉由機械根源之應力，沿著該基板之弱地帶13而與 來源基板的其餘部分12分離。 20 遠等機械根源之應力一般係為張力及/或彎曲及/或剪 應力。 它們可譬如藉由於弱地帶13插入該堆疊之側面之牽 引裝備’例如閘刀之刀片，或藉由橫向施加至該弱地帶之 流體（液體或氣體）之喷射而被施加。 3
1286816 A7 B7 該等機械應力之應用助長了弱地帶13之裂痕之成 長。 田兩個基板1與2係藉由分子接合（亦即，不需使用 黏著劑或黏著膜）而彼此黏合時，假使在來源基板i上之 斤欲轉移之層11之機械保持力適當低於在支撐基板2上 之忒層11之機械保存力，則可能進行該層丨1之轉移。 然而，如果使用黏著劑，則不再符合那個狀況，其乃 因為所沈積之黏著劑之正媒容積是難以控制的。如在圖2 中可看出的’黏著劑3在30處時常凸出超過基板i、2之 ⑺各自的側面1〇、20(或側邊），所以開口朝向來源基板以 側面10之弱地帶13之周邊會被遮蔽。 然後，很難藉由施加機械應力而適當地使所欲轉移之 層11分開。 I所欲施加之機械力量變得很高，其可能導致基板之分 15裂，尤其是支撐基板2會沿著破裂線21分裂，破裂線21 不再延伸在弱地帶13之平面上，而以一種隨機與不可預 測的方式延伸在該基板2之厚度中（參見圖3)。 經濟’部智慧財產局員工消費合作社印製 【發明内容】 本發明之目的係為了克服那些缺點，尤其是改善機械 式之層轉移方法，並用以避免沈積於來源基板與支撐基板 之間的接合介面之多餘材料遮蔽弱地帶之侵蝕邊緣。 這個目的係藉由下述方法而達成，亦即將材料層從來 源基板轉移至支撐基板之上，用以製造供應用於電子、光 學、或光電之領域之合成基板之方法，該來源基板具有介
本紙張尺㈣时@ @家標準(CN^i(210x297公釐） A7 B7 I286816 五、發明說明（d) 設於所欲轉移之材料層與該來源基板之其餘部分之間的弱 地帶，該方法包含至少下述步驟： -使額外材料沈積至來源基板之稱為”前面"之其中一 個表面之上，或沈積至至支撐基板之前面之上，或沈積至 該兩個表面之上； -使該來源基板與該支撐基板彼此黏合，它們各自的 前面彼此面對；以及 -藉由施加機械根源之應力，使該所欲轉移之層沿著 弱地帶而與來源基板之其餘部分分離。 依據本發明’在使材料沈積之步驟之前，至少一用以 容納多餘的額外材料之凹槽係形成於兩個基板之至少一個 中’形成於基板中之該凹槽開口朝向基板之前面之上。 本發明之非限制、有利特徵（單獨或搭配採用）係如 下： 15 經濟部智慧財產局員Η消費合作社印製 20 -形成於基板中之該凹槽係與基板之背面相通； -形成於基板中之凹槽係以開口朝向基板之前面之上 的環形槽之型式存在； -凹槽可藉由濕蝕刻 '乾蝕刻或使用鋸子或雷射光束 之機械加工而產生； •弱地帶係藉由原子物質植入而形成，或其係藉由多 孔性層或藉由可分開的接合介面而形成； -设置於來源基板中之凹槽係在植入原子物質之步驟 之前產生； -所欲轉移之層係由半導體材料所組成；
1286816
-額外材料係為黏著劑或黏性材料。 、本發明之其他特徵與優點，從本發明之較佳實施例之 下述說明更顯清楚。此說明係參考附圖而完成。 5 乂些附圖之各種不同的層，它們的厚度，或形成於其 中之凹槽係為未按照一定比例縮放繪製的圖，其乃因為為 了 π楚說明之目的，所欲更詳細說明之這些特徵已故意被 放大。 在其餘說明_，所說明之各種基板之形狀被視為是圓 10盤形或圓柱形，其乃因為那是最經常碰見的形狀。然而， 那個特徵並非用來限制本發明，而該等基板可具有其他形 狀。 ' 【實施方式】 本發明之範疇落在於製造用以供應用於電子、光學、 15以及光電之領域之合成基板期間，將源自來源基板4之材 料層41轉移至支撐基板5上的方法（參見圖4)。專門用語 ”合成的’’意味著該基板具有複數個層。 經濟1部智慧財產局員工消費合作社印製 在其餘說明與申請專利範圍中，專門用語”來源基板，， 與”支撐基板’’應被解釋為包含既定材料之單數基板以及可 20 能屬於不同種類之材料之堆疊層兩者。 來源基板4具有圓柱形側面40、稱為”前面”之表面 44、以及稱為Μ背面”之相對面45。 又，該來源基板4具有稱為’’弱地帶"之内部地帶43。 專門用語”弱地帶” 一般指定來源基板4之脆弱地帶， 6 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公楚） 1286816 A7 B7 15 經濟部智慧財產局員工消費合作社印製 五、發明說明（玄） 其沿著位於弱地帶任一側之雙層，該雙層隨著將更容易彼 此分離。 弱地帶43譬如可以是藉由將原子物質植入於來源基 板4中而獲得之地帶。於此情況下，該地帶43係介設於 將P思後被轉移之材料層41與該來源基板之其餘部分42之 間，該層41與其餘部分42係由相同材料所組成。所欲轉 移之層41延伸在該前面44與弱地帶43之間。 當弱地帶43係藉由植入原子物質而獲得時，係從來 源基板4之前面44完成植入。 專門用語”植入原子物質，，意指原子、分子或離子物質 之任何轟擊，其係能將該物質導入位於相對於轟擊表面44 之某個深度之材料，於該深度具有最大濃度之該物質，此 深度係由該物質之植入能量所決定。 原子物質可藉由使用譬如離子束植入機或電漿浸泡植 入機而被植入到該來源基板4。 較佳是，該植入動作係藉由離子轟擊而達成。較佳是， 植入離子物質係為氫。其他離子物質可具優點地被單獨使 用或與氫結合使用，例如稀有氣體（譬如氦氣）。 舉例而言，吾人應參考關於商標名為”Smart Cut"之所 熟知的方法之文獻。 弱地帶43亦可由獲得之多孔性層所構成，譬如藉由 使用Canon公司申請之商標名為"ELTRAN，，下所熟知之方 法，其係說明在歐洲專利ΕΡ-Α-0 849 788中。 於此情況下，來源基板4係由包含藉由磊晶成長在多 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） 裝 訂 1286816 五、發明說明 孔性層43上而獲得之至少一材料層41之一疊層所組成， 此層靠在來源基板之其餘部分42上，專門用語，，其餘部分 ”接著指定單一材料層。 弱地帶43亦可由介設於所欲轉移之層4丨與由一個或 多個層所組成之其餘部分42之間的，，可分開的，，接合介面 所組成。專門用語”可分開的”意味著接合並非是確定的， 所以層41可隨後與其餘部分42分解。 以類似於上述對來源基板4所說明的方式，支撐基板 5具有圓柱形側面50、前面54、以及背面55。 該支撐基板5用來將組件機械固定在一起。 在此方法之後來步驟中，來源基板4與支撐基板5係 意圖藉由它們各自的前面44與54而彼此黏合。 15 20 依據本發明，在使參考數字6之材料沈積（如於下所 說明）之前，開口朝向兩個基板4與5之至少一個（或兩者） ^前面之上的至少一凹槽係形成於該表面（或該兩個表面） 如圖所示，這個凹槽係意圖收集沈積在兩個基板4與 5之各自前面44、54之間的多餘材料6。 、 乂在圖4至7所示之本發明之第一實施例中，這個凹槽 係形成於支撐基板5中，並開口朝向前面54。於此情況 下，其具有參考數字56 〇 月y 該凹槽56可以屬於任何形狀。有利的情況是，其形 狀係為位於接近基板5之周邊之環形槽。 該凹槽56之尺寸（亦即，其寬度、其長度與其深度） I_ 8 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公爱） 1286816 A7 — B 7 五、發明f明（7) ' — 係由熟習本項技藝者依據期望能容納之材料6之多餘容積 之函數，而以適當方式作選擇。 由於譬如額外材料6之容積並非可從一個基板複製到 另個基板之事實，該凹槽56建立可收集任何多餘材料 5 6之緩衝空間。因此，凹槽％之容積一般將相當於大約 額外材料6之總容積之1〇%至2〇%。 时又，在使材料6之固定容積沈積之方法（譬如使用注 射器）中，本發明可能將具有些微改變之直徑之連續基板 導入製造設備中，而不必修改所沈積之材料6之容積。 1〇 該凹槽56可以各種方式形成，尤其藉由已知為”低溫 法’，，亦即，於低於約40(rc之溫度下執行之方法；或者 藉由已知為”高溫法”，亦即，這些方法包括將基板加熱至 400 C以上之/jnL度，但该加熱僅限於在正在執行餘刻之區 域之方法。 15 低溫法包含濕餘刻與乾餘刻。 經濟部智慧財產局員工消費合作社印製 濕蝕刻係由將光罩施加至支撐基板5之前面54所組 成。藉由光刻而獲得之光罩使得所欲產生之凹槽56之圖 案得以再生。舉例而言，光罩可藉由使用感光樹脂、二氧 化矽（Si〇2)層、或氮化矽（Si3N4)層而產生。 20 然後’將準備好的基板浸入由維持於接近70°C之溫 度之適當化學溶液所組成之餘刻溶液中，同時保護該支撐 基板5之背面55。 此種餘刻溶液選擇性地侵蝕前面54之未被保護的部 分並蝕刻凹槽56。在基板5維持與該蝕刻溶液接觸的這 9 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公爱） 1286816 A7 發明說明（8) 段期間決定了姓刻深度。
舉例而吕，當蝕刻矽且光罩係由义〇2或以3牝所形成 時，虱氧化鉀（KOH)或四甲基羥胺（TMAH)可被使用作為 敍刻〉谷液。該兩種化學溶液在石夕與吨或之間顯現 5出非常大的選擇比。 一在蝕刻以後，必須移除光罩。舉例而言，可能使用當 光罩係以樹脂為基礎時之溶劑，或對si〇2光罩使用氫氟邊 酸（HF)之溶液，或對啊光罩於i8〇c>c使用之碌酸_ (H3p〇4) 〇 10 、乾蝕刻亦透過塗敷至基板5之前面54之光罩而執行。 該光罩可以如所說明的利用濕蝕刻而產生。 接著，藉由結合離子之衝擊動作與其化學作用之離子 轟擊而執行乾蝕刻。 用來乾蝕刻之方法之一例為已知”反應性離子蝕刻"之 υ頭字語"RIE”下之方法。用於該轟擊之化學化合物強烈取 決於所欲蝕刻之層之化學本質。舉例而言，以六氟化硫 蝕刻矽，以六氟化硫與氧（SF6/〇2)之混合物蝕刻碳化矽， 以六氟化硫與氧（SF0/〇2)之混合物或以三氟甲烷與六氟化 硫（CHFg/SF6)之混合物蝕刻氧化矽，以及藉由使用三氟甲 20烷/氧/六氟化硫混合物（chf3/02/sf6)蝕刻氮化石夕。 所產生之#刻會隨著所採用之不同參數之函數而改 變，例如是實現該方法之外加電壓或容器内部之麼力。 相對於濕#刻，在蝕刻之前，其並不需要保護基板之 背面。這與單一表面蝕刻有關。 10 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） A7 1286816 --------- —_ Β7 然後，如上對濕蝕刻所說明的，移除所使用之光罩。 高溫法係由譬如使用鋸子或雷射而實現之機械加工所 組成。此種型式之技術之優點是不需要保護基板之前面或 背面。 5 機械加工可藉由使用例如由碳化矽所製成之鋸子而實 現’其可產生大約100微米（em)之凹槽。 機械加工亦可藉由使用雷射光束而實現，其將材料加 熱直到它融化為止。這項技術允許機械加工自動化並允許 一連串的切割段之形成。然而，熔融之材料常傾向於使其 10本身再沈積於這些側面上而形成小珠，接著使必須藉由化 學侵餘而將這些小珠移除。因此，應保護活性地帶。 在已形成凹槽56之後，材料6係沈積在來源基板4 之前面44(如圖5所示），或沈積在支撐基板5之前面54， 或沈積在兩個前面上。顯然地，在第二與第三種情況下， I5 在前面54上之沈積係在已形成凹槽56之後實現。 經濟部智慧財產局員工消費合作社印製 此種材料6可以是一種黏著劑（譬如環氧樹脂、黏著劑 或氰基丙烯酸酯黏著劑）或黏著劑化合物，亦即，可被塗 敷至或沈積至基板4或5上以允許它們彼此黏著之液體或 固體化合物。可被引用的這種黏著劑化合物之例子係為聚 20醯亞胺，蠟或已知為”S〇G”（旋塗式玻璃）之產品，亦即， 藉由離心作用而沈積之液態氧化物。 然後，使兩個基板彼此黏合，俾能使該材料層6介設 於它們各自的前面44與54之間，且兩個基板4與$係彼 此壓靠在一起（參見圖6)。這會使任何多餘材料6滲入凹 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） 1286816 B7
1286816 五、發明說明（u) Α7 Β7 15 經濟部智慧財產局員工消費合作社印製 20 又如果弱地帶43係藉由植入原子物質而獲得，則該凹槽 :6將在原子物質植入步驟之前形成用以避免導致層Ο 與基板4 =餘部分42分離之溫度的局部提昇。 _又’當前面44 H被處理"表面時’㈣係從切割 路也(刖面44上之非活性地帶)進行用以限制表面區 之損失。 又’吾人應注意到凹槽46之深度至少等於弱地帶Ο 所位於之冰度（其係相對於所欲轉移之層4丨之厚度）。 最後，亦可能同時分別在基板4與5之兩個前面設置 凹槽46 # 56。這更進一步增加可利用來容納多餘材料6 之容積。 圖12顯示用以容納多餘材料6之凹槽之第二實施例。 於此圖中，顯示彼此黏合之來源基板4與支撐基板5。 於本實施例中，形成於一個基板中之凹槽係經由一條 通道而與其背面相通。 為了簡化這些圖，任意選擇顯示在支撐基板5上之該 通道之第一變形例，及顯示在來源基板4上之該通道之第 二變形例，然而反之亦是可能的。 在第一變形例中，可能具有開口朝向前面54上之任 何形狀之凹槽56，係經由一條通道57而與基板5之背面 55相通，此通道57將其底部之任何點連接至該背面。 在第二變形例中，凹槽係只由通道47所組成，此通 道4 7係攸來源基板4之一側貫通至另》-側。 如上所述，亦可能在彼此黏合之來源基板4與支撐基 訂 線 13 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公釐） 1286816
板5中同時產·生凹槽與通道。 該等通道47' 57係藉由使用與用來形成凹槽4“ ％ 之相同的技術而形成，而較佳是使用會導致較深的蝕刻之 濕蝕刻或乾蝕刻技術。 這樣的通道47或57允許多餘材料6從基板之背面 45、55排出。因為通道係開向外部，所以其允許所施加 的材料6之容積之較大變化。 此種方法係適合於各種材料之基板4、5，尤其是使 用於光學、電子、以及光電之領域的半導體材料。 可被引用的例子係為石夕 '鍺、碳化石夕（Sic)、或III-V 材料’亦即，其一元素係在周期表之欄IIIa中找到而另 一個係在攔Va中找到之化合物，例如砷化鎵（GaAs)，或 碟化銦（InP)。 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格（21〇 χ 297公釐） 1286816 A7 B7 五、發明說明（/3) 【圖式簡單說明】 圖1至3係為顯示轉移層之習知技術 步驟的圖； 種不同 圖4至7係為顯示本發明之層魅 之各種不同步驟的圖； > 之第一實施例 圖8至11係為顯示圖4至7所++ + 所不之方法之一 例的變形例之各種不同步驟的圖；以及 $ 圖12係為顯不在本發明之層韓聽大 在之第二實施例
之一個步驟中的圖。 布 X犯1 J 經濟部智慧財產局員工消費合作社印製
1286816 A7 B7 五、發明說明（终） 【圖式之代號說明】 1〜來源基板 3〜黏著劑 5〜支撐基板 5 10〜側面 12〜其餘部分 20〜側面 40〜側面 42〜其餘部分 ίο 44〜前面 46〜凹槽 50〜側面 55〜背面 57〜通道 2〜支撐基板 4〜來源基板 6〜多餘材料 11〜所欲轉移之層 13〜弱地帶 21〜破裂線 30 41〜所欲轉移之層 43〜弱地帶/多孔性層 45〜背面 47〜通道 54〜前面 56〜凹槽 經濟部智慧財產局員工消費合作社印製 6 11 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐）

Claims (1)

1286816 六 申請專利範 專利申請案第92119343號 ‘ ROC Patent Application No. 92119343 C8修正後無劃線之中文申請專利範圍替換本-附件(三） P8 Amended Claims in Chinese - EncUIID A8 B8 圍 (Λ, 96年2月9曰送呈） (Submitted on February 9, 2007) h一種將材料層（41)從來源基板(4)轉移至支撐基板(5) 上之方法，用以製造供應用於電子、光學、或光電領域之 合成基板，該來源基板(4)具有介設於所欲轉移之材料層 (41)與該來源基板之其餘部分(42)之間的弱地帶(43)，該方 法包含至少下述步驟： -使額外材料(6)沈積至稱為來源基板(4)之名為，，前面，， 之其中一個表面（44)之上，或沈積至支撐基板(5)之前面（54) 之上’或沈積至該兩個表面之上； "使该來源基板(4)與該支撐基板(5)彼此黏合，它們各 自的前面（44、54)彼此面對；以及 訂 -藉由施加機械根源之應力，使該所欲轉移之層（41)沿 著弱地帶(43)而與來源基板(4)之其餘部分(42)分離； 其特徵為··在使材料(6)沈積之步驟之前，用以容納過 剩的額外材料(6)之至少一凹槽(46、47 ; 56、57)係形成於 兩個基板(4、5)之至少一個中，形成於基板(4、5)中之該 凹槽開口朝向基板(4、5)之前面（44、54)之上。 經濟部智慧財產局員工消費合作社印製 2·如申請專利範圍第1項所述之方法，其特徵為：形 成於基板(4、5)中之該凹槽(46、47 ; 56、57)與基板(4、5) 之背面(45、55)相通。 3·如申請專利範圍第1項所述之方法，其特徵為：形 成於基板(4、5)中之凹槽(46、56)係以開口朝向基板(4、5) 之前面(44、54)之上的環形槽之型式存在。 4·如申請專利範圍第1至3項中之任一項所述之方 法，其特徵為：凹槽(46、47 ; 56、57)係藉由濕蝕刻而產 -17 - 92368-範圍-接 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） 六、申請專利範圍 生。 5.如”專利範圍第1至3項中之任—項所述 生特徵為:凹槽(46、47’· 56，)係藉編刻而產 6·如申請專利範圍第i至3項 法’其特徵為：凹槽(46、47; 56、5 ::壬：項所述之方 雷射光束進行機械加卫而產生。’、精使用鑛子或 法 7甘如申請專利範圍第1至3項中之任—項所述之方 法 8、 特^為··弱地帶(43)係藉由植人原 8甘如申請專利範圍第u 3項中之任一項料成之方 ”特徵為··弱地帶(43)係藉由多孔性層而形成。 9. 如申請專利範圍第j i 3項中 其特徵為:弱地帶(43)係藉由可分開的接合介::： 二 法，其_ 設 之前產生。 叫曰（46、47)係在原子物質植入步驟 法，1二範圍第1至3項令之任一項所述之方 成。禮所欲轉移之層⑷)係由半導體材料所組 12.如申請專利範圍第！至3 法，其特徵為：額外材料⑹係為黏著劑或黏㈣、料Γ之方 -18 -
TW092119343A 2002-07-17 2003-07-16 A layer transfer method TWI286816B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0209018A FR2842647B1 (fr) 2002-07-17 2002-07-17 Procede de transfert de couche

Publications (2)

Publication Number Publication Date
TW200416943A TW200416943A (en) 2004-09-01
TWI286816B true TWI286816B (en) 2007-09-11

Family

ID=29797483

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092119343A TWI286816B (en) 2002-07-17 2003-07-16 A layer transfer method

Country Status (10)

Country Link
US (1) US6913971B2 (zh)
EP (1) EP1543553B1 (zh)
JP (1) JP4740590B2 (zh)
AT (1) ATE498201T1 (zh)
AU (1) AU2003250992A1 (zh)
DE (1) DE60335995D1 (zh)
FR (1) FR2842647B1 (zh)
MY (1) MY135493A (zh)
TW (1) TWI286816B (zh)
WO (1) WO2004008526A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1571705A3 (fr) * 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
EP1978554A3 (en) * 2007-04-06 2011-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
FR2939962B1 (fr) * 2008-12-15 2011-03-18 Soitec Silicon On Insulator Procede d'amincissement d'une structure.
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US8932910B2 (en) * 2010-05-20 2015-01-13 Ev Group E. Thallner Gmbh Method for producing chip stacks, and a carrier for carrying out the method
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
JP5939881B2 (ja) * 2012-05-02 2016-06-22 株式会社ディスコ 研削方法
US9481566B2 (en) 2012-07-31 2016-11-01 Soitec Methods of forming semiconductor structures including MEMS devices and integrated circuits on opposing sides of substrates, and related structures and devices
US9171809B2 (en) * 2013-03-05 2015-10-27 Flextronics Ap, Llc Escape routes

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208842A (ja) * 1985-03-14 1986-09-17 Nippon Telegr & Teleph Corp <Ntt> 半導体ウエハ支持基板
JPH0521480A (ja) * 1991-07-12 1993-01-29 Dainippon Printing Co Ltd リードフレーム
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0737768A (ja) * 1992-11-26 1995-02-07 Sumitomo Electric Ind Ltd 半導体ウェハの補強方法及び補強された半導体ウェハ
JPH07335817A (ja) * 1994-06-10 1995-12-22 Dainippon Printing Co Ltd リードフレーム部材
JPH0963912A (ja) * 1995-08-18 1997-03-07 Hoya Corp 貼り合わせ基板製造方法
JPH09232199A (ja) * 1996-02-27 1997-09-05 Victor Co Of Japan Ltd 薄膜プロセス用複合ウェハ基板
SG67458A1 (en) * 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6406336B1 (en) * 1998-01-20 2002-06-18 Fci Americas Technology, Inc. Contact with anti-skiving feature
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
JP2000223683A (ja) * 1999-02-02 2000-08-11 Canon Inc 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
US6236103B1 (en) * 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink
US6406636B1 (en) * 1999-06-02 2002-06-18 Megasense, Inc. Methods for wafer to wafer bonding using microstructures
JP2001007362A (ja) * 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
JP4361658B2 (ja) * 2000-02-14 2009-11-11 富士通マイクロエレクトロニクス株式会社 実装基板及び実装方法
JP2001296650A (ja) * 2000-04-17 2001-10-26 Nec Corp レチクル
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
EP1364398A4 (en) * 2001-01-02 2011-11-30 Draper Lab Charles S METHOD FOR MICROUSING STRUCTURES USING SILICON MATERIAL ON INSULATION
FR2837620B1 (fr) * 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat

Also Published As

Publication number Publication date
EP1543553A1 (en) 2005-06-22
JP4740590B2 (ja) 2011-08-03
MY135493A (en) 2008-04-30
US20040082147A1 (en) 2004-04-29
AU2003250992A1 (en) 2004-02-02
AU2003250992A8 (en) 2004-02-02
JP2005533374A (ja) 2005-11-04
WO2004008526A1 (en) 2004-01-22
FR2842647B1 (fr) 2004-09-17
ATE498201T1 (de) 2011-02-15
TW200416943A (en) 2004-09-01
US6913971B2 (en) 2005-07-05
DE60335995D1 (de) 2011-03-24
FR2842647A1 (fr) 2004-01-23
EP1543553B1 (en) 2011-02-09

Similar Documents

Publication Publication Date Title
JP5111713B2 (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
EP1894234B1 (en) Substrate stiffening method and system for a layer transfer.
TWI286816B (en) A layer transfer method
US7713369B2 (en) Detachable substrate or detachable structure and method for the production thereof
KR101148052B1 (ko) 기판의 준비 및 어셈블링 방법
US8012855B2 (en) Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
JP5258146B2 (ja) 同時注入により基板内に脆性領域を生成する方法
EP1346402B1 (fr) Procede de realisation d&#39;une structure empilee
US7615463B2 (en) Method for making thin layers containing microcomponents
FR2856192A1 (fr) Procede de realisation de structure heterogene et structure obtenue par un tel procede
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
EP1586115B1 (en) A layer transfer method
CN117016057A (zh) 用于转移异质结构的层的方法
TWI283911B (en) A method of increasing the area of a useful layer of material transferred onto a support
EP2164096B1 (en) Method of smoothing the outline of a useful layer of material transferred onto a support substrate
US20230120346A1 (en) Method for producing a stacked structure
CN118160103A (zh) 源晶片、方法和光电子器件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees