TWI284942B - A system and method of forming a split-gate flash memory structure - Google Patents

Description

1284942 九、發明說明： [發明所屬之技術領域】 且特別有關於一種製造 本發明係有關於一種半導體元件的製造方法， 分離閘極綱記聽結構的純及方法。 【先前技術】 =::唯=::_元件通常含有電子式二 極結，上述_元件通"括一撕 疊層閘極結構的缺點之一是在 (崎-_re)記憶體之内容物的現象。^ 姊运發生過度抹β 會，小段時_保完全抹: 、水延長的休除程序會導致移除過量的雷子。鈇田- ^ 能會形成電洞。更嚴重的話，疊層晶;^_極h . ;;;;,tt(depletira 上ϋ刀離件包括_電晶體 —浮動閘極。上述分離閘極元件的主要優點控制間極以及 態影響。甚至，—旦浮動門極塞 ’、'、电日日不文汙動閘極之狀 而會维持在關閉狀態，因處=除::泵時’記憶體之電晶體反 過度抹除鄕，識嫩総_是否發生 "亚I仏將快閃記憶體尺寸明顯

0503-A30301TWF 1284942 地縮小。 因此，業界亟需-種改良之浮動閑極快閃記憶體結構及其形成方法。 【發明内容】 及其要目的之一就是提供—種改良之浮動閘極快閃記憶體結構 -隔離層㈤祕ye〇覆=竿^—或__㈣成 璧，士 復|上“動閘極；形成-絕緣層於上述隔 離層上方’以及移除至少—部分之上述隔離層以及上述絕緣声。 在另-較佳實施例中，本發明提供一種分離閘極元件的抛方法，包 ^形成-對浮動間極於-基板上方；形成上述浮動閑極之—保護層；形 成-隔離結構於上述基油；在形成上述隔離結構之後，移除上述保護層； 以及在移除上述鍊狀後，完成上述浮_極元件。 在另一較佳實施例中，本發明提供一種分離閘極元件，包括： ::置於—紐上方，其中增娜包_ -娜除之保護層 的餘貝（咖她）；-對控制_ ;—絕緣層，置於上述浮動閘極上方， 以及置於上麵_極與上述控綱極之間；上述丨钱祕之 以及一隔離結構。 曰 f又-較佳實施例中，本發明提供一種分離閘極快閃記憶胞的形成方 / ’匕括·侧第—閘極層’以形成—或多個浮動閘極，其中上述侧步 驟包括乾式勤m;形成-覆蓋上述浮動閘極之隔離層，以避免上述浮動 閑極於後續喊賴讎雜❹;其中上频歸包括複晶魏化 層，沉積第-四乙基鄰石夕酸鹽（first tetra_ethyl_〇rth〇娜⑽，te〇s)層於

上述隔離層上方；使用化學機械研磨法研磨上述第一 te〇s層；使用:述 淺溝槽隔離製程；沉積第二TE0S層；以及侧上述第二te〇s層，以形 0503-A30301TWF 1284942 成-或多個用於上述-或多個浮_極之絕緣間隙子。 為讓本發明之上述和其他目的、特徵、和優點能更 牛出較佳實施例，並配合所_式，作詳細說明如下；其中僅了文= 圖，圖内比例並不代表實際情況的比例。 /、回疋不意 【貫施方式】 ，參考第丨圖’依照本發明—較佳實施例，方法觸用於形成導 單法議僅供說明’並未顯示所有之步驟。而且，以下將簡 細說明 娜’之後桃合第2至1G圖以及—些實麵加以詳 首，’在步驟102中’形成用於微電子元件之第—對浮動閑極。 接，，在步驟104中’形成-保護層以覆蓋上述浮動閑極。 接著在步驟1〇6中，使用化學機械研磨法研磨上述保護層。 接著，_在步驟108 t ’形成用於微電子元件之一隔離區。在—實施 ’上述隔離區係一淺溝槽隔離結構。 以使上述浮動閘極再度部分地 接者，在步驟110中，移除上述保護層 或全面地曝露。 接著，在步驟112中，形成絕緣層 它結構以完成上述微電子元件。 、控制閘極、源/；;及極區、以及/或其 第2圖係繪示根據本發日月各種較佳實施例之半導體元件ι〇的剖面圖。 八中’上述各雖佳實施例係可以利用第1圖之方法则加以形成。依昭 本發明-触實翻，上述轉體元件1G包括—基板12、—氧化物層^ 以及一介電層16。 上逑基板12可以是-單晶石夕基板或其它石夕基板、或是例如石夕或錯之遙 晶層树錢寶仏apphire)上之雜絕緣層上⑽如daw观 的基板、錢-塑縣其它可撓絲板、或是其讀贼未來發展中之基

0503-A30301TWF 7 1284942 板。上述基板12可以與一半導體晶圓或内連線層接觸。例如，上 可以是一包括晶圓或其它層形成於上方之半導體基板。 土扳12 上述基板14包括二氧化石夕、五氧化二叙、氧化二給、二氧化 发 它介電材料，以提供所需要之氧化物的厚度吐述基板14可以藉由ϋ 沉積法、化學氣相沉積法、物理氣相沉積法、熱處理氧化^教^ 乾式乳化爐官中，於大約65G至95Gt：的溫度下形成，而達到所、严戶 上述氧化層Μ之厚度从條⑽至i鬆之間。在其錄佳^施=，° 亦可以使用其它溫度以形成不同厚度之上述氧化層14。 $上述實施射，-介電層16可以利子層沉積法、化學氣相沉積 法、物理氣相沉積法、熱處理氧化法或快速熱處_化法形成於上述氧化 層14上方。上述介電層16包括氮化石夕、_化石夕、或碳化石夕。在另—輕 佳實施例巾，上述介縣16在幼⑽至崎的溫度下轉於上述氧: 上方，且厚度約介於3_至5_埃之間。然而，在其它較佳實施例 中，亦可以使用其它溫度以形成不同厚度之上述介電層％。 接著，餘刻上述介電層16以形成一開口區17，其中此開口區Η介於 上述殘留介電層18與殘留介電層2〇之間。射，使用_光罩進行侧製 程，以在上述介電層16形成上述開口區17。習知技術中尚有與許多形成上 述開口區17的方法，在此不贅述。上述開口區17之寬度W1大約介於_ 。〇·71 Μ米之間。然而’在其它較佳實施例中，亦可以形成不同厚度。 參考第3Α圖，根據本發明一較佳實施例，半導體元件1〇包括第一閘 極層19。在此實施例巾，上述第—閘極層19包括多晶石夕，且可由原子層二 積法二化學氣相沉積法、或物理氣相沉積法形成。在另-較佳實施例中， 上述第i極層19在大約47G至780。(：的温度下形成，且厚度約介於_ 至12〇〇埃之間。然而’在其它較佳實施例中，亦可以使用其它溫度以形成 不同厚度之上述第-閘極層19。另外，可以取代多晶石夕材料而形成上述第

0503-A30301TWF 8 1284942 :=2擔包括銅音純、金她物、金屬氧化物、金屬、 凡7化鎢之導電材料。 中，2 ΓΒ圖，浮動_22、24形成於上述開口區17内。在此實施例 圖之上述第—閘極層19，以形成上述浮動閘極22、24。上 ί、24可猶各纖奴寸七―触糊中，上述 =二24之寬度W2與W3大約介於G13與㈣微米之間。然而， 小㈣匕=貫施例中’上述浮動閘極22、24之寬度W2與W3也可以大約 、·或大於0.23微米。而且，W2_3可以相等，或不相等。 5〇〇nt"—較佳實關巾，上斜_極22、24之高度M W大約小於 2矣。細’在其它較佳實施例中，上述浮動閘極22、％之高度μ、 =等於或大於5_埃。在第3B圖中，hl舆K相等。然而，在其它 中’ W、泣也可以不相等。在第3B圖中，雖然上述浮動閑極 ^具有酬麵21、15 ;奶心咖㈣酬或不規則 Γ丨1 它難實施辦，上料動22、24可叫林同形狀之 1 土因此，上述浮動閘極22、24有多種變化例。 ’考第3C圖’-隔離層23形成於上述浮動閘極r、％上方。上述隔 用於保漢上述斤動閘極22、24 ’以避免在後續的淺溝槽隔離製程受 i。在此較佳實施例中，上述隔離層23包括複晶石夕氧化膜、二氧化石夕、 五乳化二组、氧化二給、二氧化錯或是其它介電材料，以提供所需要之氧 錄的厚度。上述隔離層23可以藉由原子層沉積法、化學氣相沉積法、物 理亂相沉積法、熱處理氧化法或快速祕理氧化法、或同步航氧化製程 形成。在-較佳實施例中，上隔離層23係在乾式氧化爐管中，於大約· 至90(TC的温度下形成’而達到所需的厚度。上述隔離層23之厚度大約介 於觸至300埃之間。然而，在其它較佳實施例中，亦可以使用其它溫度 以形成不同厚度之上述隔離層23。 參考第3D圖，上述半導體元件1〇更包括形成於上述隔離層^上方的

0503-A30301TWF 9 1284942 一絕緣層26。上述絕緣層26包括四乙基鄰矽酸鹽（tetra_ethyl_〇rth〇_smcate， TEOS)、聚醯亞胺（p〇lyimide)、多孔矽、或其它低介電材料。上述絕緣 層26可以藉由化學氣相沉積法、物理氣相沉積法、或旋轉塗佈法形成。在 一較佳實施例中，一原始絕緣層係於大約550至850°C的溫度下形成，而上 述原始絕緣層之厚度大齡於2_至4_埃之間。織，進行—化學機 找研磨製私’以形成上述絕緣層26。在其它較佳實施例中，殘留介電層π、 2〇上方之任何絕緣層皆被移除。在此不贅述化學機械研磨製程。 甚者，為了隔離的目的，可以在上述半導體元件1〇中應用一隔離方法， 例如，於基板12内形成兩個淺溝槽隔離結構27。而在其它較佳實施例中， 也可以使闕部魏化（lGealGxidati_fsmeGn，LqCqs)法於上述基板 中形成隔離結構。 、☆參考第4A目，侧第3〇圖中的絕緣層％與隔離層a，以曝露上述 :動閘極22a、24a。其中，上述浮動閘極瓜、2如其實就是第犯圖中的 福閘極22、24，細堇在於上述浮動閘極咖、撕已經過一些上述製程 =驟1例如，雖然上述隔離層23已經被移除，但是上述隔離層23的殘 留物（未顯不）仍會留在上述浮動間極瓜、地的表面。 參考第犯圖，-絕緣層％形成於上述浮動間極公、地上方。上述 絕緣層25包括四乙基鄰矽酸a、 醯亞胺、多孔石夕 '或其它低介電#料。 上述絕緣層25可以藉由化學裔乂 一 · ^ ϋ積法、物理氣她積法、或旋轉塗佈法 开》成0在一車父佳貫施例中，卜祕 形成，且厚度大約介於細=====至赋的溫度下 以使用其它溫度以形成不同厚度之上述絕緣層25Γ匕乂佳貫施例中’亦可 參考第5圖，絕緣間隙+ t查n土每妒y ” 、〇 ^刀別形成於上述浮動閘極22a、24a 上方。在一較佳貫施例中，逸d , L 丁乾蝕刻、或化學蝕刻以移除第4B圖之上 il、、、巴、味層25而形成上述絕緣

在上述氧化騎14_成,12^8 3G。甚者，_上舰刻法， 0503-A30301TWF 1284942 參考第6圖，一源極佈植區31與一多晶矽層32形成於上述半導體元 件10上方。在此較佳實施例中，上述源極佈植區31可以利用擴散法或其 : 它習知技術形成。在其它較佳實施例中，上述源極佈植區31可以於前段製 , 程中形成。 又 • 在其它較佳實施例中，上述多晶石夕層32可由原子層沉積法、化學氣相 /儿積法、或物理氣相沉積法形成。在另—較佳實施例中，上述多晶碎層32 在大約380至68(TC的溫度下形成，且厚度約介於35〇〇至55〇〇埃之間B。然 而’在其它較佳實施例中，亦可以使用其它溫度以形成不同厚度之上述多、 • 曰曰曰石夕層32。上述多晶石夕層32可以添加摻雜物，也可以不添加摻雜物。另外， 可以取代多晶树料而形成上述多晶销32之材料包括銅、銘、錄、错、 金屬石夕化物、金屬氧化物、金屬、或魏鶴之導電材料。之後，進行一化 學機械研磨製程及/紐刻製程以形成上述多晶销…其中，上述侧製 程包括乾蝕刻法或化學蝕刻法。 參考第7圖，-氧化物層％形成於上述多晶石夕層％上方。在此較佳 實施例中’上述氧化物層36包括二氧化石夕、五氧化二纽、氧化二給、二氧 化^是其它介電材料，以提供所需要之氧化物的厚度。上述氧化物層36 鲁可以猎由原子層沉積法、化學氣相沉積法、物理氣相沉積法、熱處理氧化 法或，速熱處理氧化法、或同步蒸汽氧化製程形成。在一較佳實施例中， 上述乳化物層36係在乾式氧化爐管中，於大約7〇〇至9〇此的溫度下形成， 而達到所需的厚度。上述氧化物層36之厚度大約介於50至15〇埃之間。 ^它較佳實施财’亦可以制其它溫度财彡成不同厚度之上述氧化物 盾36 〇 +參考第8圖，利用習知技術以剥除第7圖之殘留介電層18、20。之後， trr與麵。c之間的溫度下，塗佈厚度介於_與挪埃之間的高 =匕物與多晶石夕層間介電層於上述半導體基板上。最後，材料層施係 述、，、巴緣間隙子28、30與上述氧化物層36形成，且上述材料層施包

0503-A30301TWF 1284942 圍上述洋動閘極22a、24a與上述多晶矽層％。 、1參考第9圖，根據本發明i佳實施例，控制間極38、4〇形成於上述 半導體7G件10上方。在—較佳實施例中，上述控制祕38、奶包括多晶 可由原子層/儿積法、化學氣相沉積法、或物理氣相沉積法形成。在 另-較佳實施例中，上述控制閉極38、4〇在大約至8跳的溫度下形 成厚度，心丨於1000至2200埃之間。然而，在其它較佳實施例中，亦 可以使用其它温度以形成不同厚度之上述控制閘極％、4〇。另外，可以取 代多晶石夕材料而形成上述控制閑極38、4〇之材料包括銅、銘、錄、銘、金 屬石夕化物、金躲化物、金屬、切化叙導電材料。其巾，形成上辦 制閘極38、40的方法包括乾蝕刻法、化學蝕刻法。 二 參考第10圖’接著進行一離子佈值製程，以形成一低摻雜汲極，缺後 形成間隙子42、44。之後’再進行一離子佈值製程，以於半導體元件1〇中 形成源鐘46、汲麵48，結果即絲—轉體元件。顧本發明之 體元件的記憶體，具有較習知技術小的體積。 雖然本發明已以數個較佳實施例揭露如上，然其並非用以限 明’任何«此技藝者，在不脫離本發明之精神和麵内，#可作任音: 更動與潤飾，本發.倾翻#視後附之申請專利範騎界定 ^

0503-A30301TWF 12 1284942 【圖式簡單說明】 鱗示赌本發明各雜佳實關之餘的簡化方塊流程圖。 & - Θ jA jD圖、々a〜4B圖、5〜10圖係緣示根據本發明各種較佳實 知例之+導體元件的製程剖面圖。 【主要元件符號說明】 hi〜高度； h2〜高度； W1〜寬度； W2〜寬度； W3〜寬度； 1〇〜半導體元件； 12〜基板； 14〜氧化物層； 15〜部份圓形侧壁； 16〜介電層； 17〜開口區； 18〜殘留介電層； 19〜弟一閘極層； 20〜殘留介電層； 21〜部份圓形侧壁； 22〜浮動閘極； 22a〜浮動閘極； 23〜隔離層； 24〜浮動閘極； 24a〜浮動閘極； 25〜絕緣層； 26〜絕緣層； 27〜淺溝槽隔離結構； 28〜絕緣間隙子； 29〜空間； 30〜絕緣間隙子； 31〜源極佈植區； 32〜多晶石夕層； 36〜氧化物層； 3 6a〜材料層； 38〜控制閘極； 40〜控制閘極； 42〜間隙子； 44〜間隙子； 46〜源極區； 48〜汲極區； 1〇〇〜方法； 102〜步驟；

0503-A30301TWF 1284942 t 104〜步驟； 106〜步驟； 108〜步驟； 110步驟； 112〜步驟。

14

0503-A30301TWF

Claims (1)

1284942 '结94120752號申請專利範圍修正本厂~—，~~~一 十、申請專利範圍：卜，“1^正曰期:95·12·11 1. 一種分離間極快閃記憶體結構的形 提供具有一開口之一基板； 在該基板上_開口㈣閘極層，其中該第—閘極層在位於該 分祕有Γ類圓形部分與第二類圓形部分 ，且該第一 、員回形部賴該第二類圓形部分之厚度較該第_閘極層之其餘部分厚； 」X第赚層’薄化該第—麵形部分與該第二類圓形部分並移

除該其餘部分’以留下該薄化後之第—_形部分與該薄化後之第二類圓 形部分作為浮動閘極； 形成-隔離層（isdati()nlayer)，以覆蓋該浮動閑極； 形成一絕緣層於該隔離層上方；以及 移除至少一部分之該隔離層以及該絕緣層。 2·如U利範圍第1項所述之分離閘極快閃記憶體結構的形成方 法，更包括： 在形成與移除該隔離層以及該絕緣層之步驟間，形成至少一個淺溝槽 隔離結構。 3·如申請專利範圍帛1 j員所述之分離閑極快閃記憶體結構的形成方 _ 法’其中該隔離層包括複晶石夕氧化層（p〇ly0xide)。 4·如申請專利範圍第1項所述之分離閘極快閃記憶體結構的形成方 法，更包括： 在该姓刻步驟之前，沉積該第一閘極層於一介電層元件以及一氧化層 上方。 5·如申請專利範圍第1項所述之分離閘極快閃記憶體結構的形成方 法’其中該蝕刻步驟包括乾式蝕刻法。 6·如申請專利範圍第1項所述之分離閘極快閃記憶體結構的形成方 法’其中該第一閘極層包括複晶石夕（P〇lyCIyStaUine silie〇n )。 15 0503-A30301TWF l/f〇rever769 1284942'第94120752號申請專利範圍修正本 修正日期：95.12.11 法，1如巾Μ專她圍第1項所述之分離閘極快閃記憶體結構的形成方 ,，八中至^一個該浮動閘極包括一部份圓形（partial circular)側壁。 巾#專她圍第丨項所述之分賴極快閃記憶體結構的形成方 中至V 一個該浮動閘極之寬度大體上係0.18微米。 巾θ專彳】範圍第1項所述之分離閘極快閃記憶體結構的形成方 法，其中至少-個鱗_極之高度大體上係 400 埃。 10·—種分離閘極元件的形成方法，包括： 提供具有一開口之一基板； % 在絲板上與該開°内形成第一閘極層，其中該第-閘極層在位於該 開口之兩個上角落分別具有第—類圓形部分與第二類圓形部分，且該第一 類圓形部分與該第二_形部分之厚度較該第—閘極層之其餘部分厚； :蚀山亥帛卩服層’薄化該第—麵形部分與該第二類圓形部分並移 除該其餘部分，以留下該薄化後之第一類圓形部分與該薄化後之第二類圓 形部分作為浮動閘極； 形成該浮動閑極之一保護層； 形成一隔離結構於該基板内； 在形成該隔離結構之後，移除該保護層；以及 在移除該保護層之後，完成該浮動閘極元件。 11.如申請專利細第1G項所述之分離_元件的形成方法，其中該隔 離結構是一淺溝槽隔離結構。 、12.如巾請專利細第1G項所述之分離_元件的形成方法，其中該完 成該浮動閘極元件之步驟包括： 形成一隔離層以覆蓋該浮動閘極，並提供至少一個控制閘極。 13. 如申請專利範圍第1〇項所述之分離閑極元件的形成方法，該保護層 包括一隔離層以及一絕緣層，而且其中該保護層包括一平坦之上表面。 14. 如申請專利範圍第13項所述之分離閘極元件的形成方法其中該隔 16 0503-A30301TWFl/f〇rever769 1284942 ，第94120752號申請專利範圍修正本 (te,,eth^^ ,TEOSHa"：95·ΐ2·η 離層包括如專 =㈣13撕叙分賴滅件的軸雜，其中該隔 16·—種分離閘極元件，包括： 一對浮動閘極，置於—基板上方， 之保護層的餘質（remnants); ”…動补^括來自-被移除 一對控制閘極； 之間了絕緣層，置於該浮動閘極上方，以及置於該浮動閘極與該控制間極 該浮動閘極之一保護層；以及 ^隔離結構 構是一 :二專利咖-項所述之分離一一 基鄰Z r專利域第16項所述之分離閘極元件，其中該餘質包括四乙 19·-種分_極㈣峨胞的形成方法，包括·· 提供具有一開口之一基板； U板上與該開口内形成第—閘極層，其巾該第—閘極層在位於該 開口之兩個上祕分別具有第—類圓形部分與第二類圓形部分，且該第一 類圓形部分與該第二_形部分之厚度較該第__層之其餘部分厚； ▲侧A第祕層，薄化該第—類圓形部分與該第二麵形部分並移 除H卩刀卩4下㈣化後之第_類圓形部分與該薄化後之第二類圓 形部分作為浮動閘極，其中該侧步驟包括乾式侧法； -形成t蓋麵動閘極之隔離層，以避免該浮動閘極於後續的淺溝槽 隔離製程受到侵害，其中該隔離層包括複晶魏化層； 沉積第一 TEOS層於該隔離層上方； 〇503-A30301TWFl/forever769 17 1284942 修正日期：95.12.11 ,•第94丨2〇752號申請專利範圍修正本 使用化學機械研磨法研磨該第一 TE〇s層； 使用該淺溝槽隔離製程； 沉積第二TEOS層；以及 蝕刻該第二TEOS層，以形成至少一個用於該些浮動閘極之絕緣間隙 子0 20·如申請專利範圍第19項所述之分離閘極快閃記憶胞的形成方法，其 中該一或多個浮動閘極包括兩個浮動閘極。 21·如申請專利範圍第19項所述之分離閘極快閃記憶胞的形成方法，其 中該至少一個絕緣間隙子包括兩個絕緣間隙子。 、

0503-A30301TWFl/forever769 18