TWI283448B - Method for embedding a chip in a core substrate - Google Patents

Method for embedding a chip in a core substrate Download PDF

Info

Publication number
TWI283448B
TWI283448B TW093122010A TW93122010A TWI283448B TW I283448 B TWI283448 B TW I283448B TW 093122010 A TW093122010 A TW 093122010A TW 93122010 A TW93122010 A TW 93122010A TW I283448 B TWI283448 B TW I283448B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
core board
core
board
fixture
Prior art date
Application number
TW093122010A
Other languages
English (en)
Other versions
TW200605240A (en
Inventor
Zhao-Chong Zeng
Chung-Cheng Lien
Original Assignee
Phoenix Prec Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Prec Technology Corp filed Critical Phoenix Prec Technology Corp
Priority to TW093122010A priority Critical patent/TWI283448B/zh
Publication of TW200605240A publication Critical patent/TW200605240A/zh
Application granted granted Critical
Publication of TWI283448B publication Critical patent/TWI283448B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

1283448 九、發明說明: 【發明所屬之技術領域】 C. 一種於核心板中鑲嵌半導體晶片之製法,尤指一種將 半導體晶片埋設在電路板的開孔内之製造方法。 【先前技術】 隨著半導體封裝技術的演進,半導體裝置 (Semiconductor device)已開發出木同的封裝型態,其中球 柵陣列式(Ball grid array,BGA)為一種先進的半導體封裝 技術,其特點在於採用一電路板來安置半導體晶片,並利 用自動對位(Self-alignment)技術以於該電路板背面植置複 數個成柵狀陣列排列之錫球(Solder ball),使相同單位面積 之半導體晶片承載件上可以容納更多輸入/輸出連接端 (I/O connection)以符合高度集積化(Integration)之半導體 晶片所需,以藉由此些錫球將整個封裝單元銲結並電性連 接至外部之印刷電路板。 惟無論是採用打線式封裝製程亦或覆晶式封裝製程, 該電路板之製程與半導體晶片之封裝形式,均需採用不同 之製程機具與製程步驟,且其製程繁瑣,製造成本高;另 一方面,對於打線式封裝製程而言,設置於半導體晶片周 圍之線弧密度極高,極易造成金線不慎觸接產生短路 (Short),增加打線作業困難度;再者,於進行模壓封膠製 程時,係將完成佈設晶片與導線之電路板置於一封裝模具 中,俾供一環氧樹脂(Epoxy)材料注入模具中而形成用以包 覆該晶片與銲線之封裝膠體,然而,於實際製程中,該模 5 17776 1283448 具由於受限料導體封裝件之設計,故其模穴尺寸與央麗 :置勢必有所差異而造成無法緊密夾固等問題,俟注 ㈣容易導致封裝膠體溢膠至該電路板表面,非但 p爹低。亥半導體封裝件之表面平整度與美觀,同時更可能、、亏 f該電路板上後續欲植置錫球之銲墊位置,而影響該半導 ^件之f性連接品質,嚴重影響該半導體封裝件之生 產品質及產品信賴度。 般半導體裝置之製程,係首先由晶片承載件 此外 電路㈣料)生產適用於半導^裝置之曰曰曰φ' 之,,將該些晶片承载件交由半導體封裝業 =仃置曰曰、換壓、以及植球等製程,最後,方可完成客 ^所需之電子功能之半導體裝置。其間涉及不同製程業 (即包含有晶片承载件製造業者與半導因 此於實際製造過程中不僅步驟煩項且界面整合不易況 ί面=::欲:行變更功能設計時,其牽涉變⑽ :何藉由簡=====性與經濟效益。因此,_ 置之製程界面整合等可同時解決半導體* ' 題。 。寻問碭κ已成為目前亟欲解決的課 【發明内容】 鑑於前述習知技術之缺失 一種於核心板中鑲嵌半導體晶 片與日日片承載件之整合製程, 性,並簡化半導體業者製程步 ,本發明之主要目的係提供 片之製法,以進行半導體晶 藉以&供客戶端較大需求彈 驟、成本及界面整合問題。 17776 6 1283448 本發明之又-目的,即在提供一種於核心板中镶敌半 導體晶片之製法’使半導體晶片埋置在核^板内,俾可降 低半導體元件整體高度。 為達上述之目的,本發明較佳之實施步驟係包括:提 供半導體晶片以定位於—治具上;提供—預設有開孔之核 心板;將該核^板接置於該治具上,並使該治具上之半導 體晶片對應收納於該核心板之開孔中;於該核心板之開孔 ,半導體晶片間之間隙中敷設黏結膠,以使半導體晶片固 著在核心板開孔中;以及將該鑲埋有半導體晶片之核心板 :治具分離。其中’該核心板可為一般之金屬板、絕緣板 專承載板結構或各式之電路板結構。 再者,該用以將半導體晶片镶埋在核心板中的治具, 其上叹有複數個定位梢’而在核心板上設有相對的定位 孔’使該核心板藉由定位孔套接在治具的定位梢上,以將 核心板定位在治具上。另該治具承載面可藉由真空吸力方 式以有效固定該核心板。 由於該半導體晶片係埋置在核心板的開孔内,使該半 導體晶片整合在核心板上而成為—體,以利後續製程之進 行’如此即可免除半導體晶片封裝作業的麻煩, 製造成太。 + 又該半導體晶片係埋置在核心板的開孔内,使該半導 體晶片可隱入核心板’因而可降低整體的高度,以達輕薄 短小之目的。 同時本發明亦可直接提供半導體晶片與晶片承載件之 17776 7 1283448 並簡化半導體 整合製程,藉以提供客戶端較大需求彈性 業者製程步驟、成本及界面整合問題。 【實施方式】 以下係藉由特定的具體實施例說明本發明之實施方 式’熟習此技藝之人士可由本說明t所揭示之内=易地 瞭解本發明之其他優點與功效。本發明亦可藉由其他不同 的具體實施例加以施行或應用,本說明書中的各項細節亦 可基於不同觀點與應用,在不悖離本發明之精神下進行各 種修飾與變更。 請參閱帛1A至帛1Fffi,係為本發明所提供之於核心 板中鑲甘欠半導體晶片之製法流程示意圖。 如第1A圖所示,提供半導體晶片1〇以定位於一治具 20上;其中該治具2〇可為一止滑板2〇〇,以使半導體晶片 1 〇放置在冶具20上時得以藉由止滑板2〇〇以將該半導體 晶片10固定其上。另於該止滑板2〇〇上設置有複數定位梢 201。其中可提供至少一半導體晶片或複數之半導體晶片於 該治具上。 如第1B圖所示,提供一預設有開孔3〇〇之核心板3〇 ; 其中該核心板30之開孔300係對應至該治具2〇上之半導 體晶片10位置,且該核心板3〇上設有定位孔3〇1,以對 應至該治具20之定位梢201位置,俾供後續得以將核心板 30固定在治具20上。另該核心板3〇可為一般之金屬板、 絕緣板等承載板結構或各式之電路板結構,其皆可提供實 施肷裝半導體晶片之作業,並無任何困難。 8 17776 1283448 如第1 c圖所示,將該核心板3 攸接置於該治具20上, 並使該治具2G上之半導體晶心對應收納於該核心板30 之開孔300中。 ~ 如第1D圖所示,於該核心板3〇之開孔3〇〇與半導體 晶片10間之間隙中敷設黏結膠40。 =1E圖所示,進行烘烤或靜置以使半導體晶片10 固者在核心板30之開孔300中。 如第1F圖所示,將完成鑲埋有半導體晶片 板30與治具20分離。 透過前述本發明之於核心板中鑲嵌半㈣晶片之製 法,由於該半導體晶片係撣罟尤 道-"“ 在核心板的開孔内’使該半 “曰片正合在核心板上而成為—體,以利後續製程之進 如此即可免除半導體晶片封㈣業的麻煩,而可降低 衣造成本。又該半導體晶片係埋置在核心板的開孔内,使 ^丰導體晶片可隱入核心板,因而可降低整體的高度,以 盘^短小之目的。同時本發明亦可直接提供半導體晶片 ”曰曰、,,載件之整合製程,藉以提供客戶端較大需求彈 卜生ji:簡化半導體業者製程步驟、成本及界面整合問題。 、、土此W述該用以裝載、固定核心板與半導體晶片之 、么/、51 I、’亦可採用其他之承載結構,如第2圖所示,該 2〇另可為一網板2〇〇a,並在網板2〇〇a上設有複數個 ^工吸口 2〇la,且該真空吸口 201a可供連接一真空裝置 (未圖示)M卑可藉由真空吸力有效吸附後續接置其上之核 心板,而無需另外設置定位梢。 9 17776 1283448 另請參閱第3圖所示,該治具20係如前述具有複數個 真空吸口 201a之網板200a,而該真空吸口 201a可供連接 一真空裝置(未圖示),且在網板2〇〇a上設有複數個定位梢 201 ,而在該網板200a的上方另設有相對應的一壓板5〇, 於該壓板50上設有相對於定位梢2〇1的穿孔5〇],即該治 具20係有位在下方的網板2〇〇a及位在其上方的壓板 所組成,又該壓板50則可同為網板結構。如此即可在進行 電路板中鑲埋有晶片製程中之烘烤或靜置的同時,藉由壓 板50將核心板緊麼著以避免產生龜曲,俾可保持平整的狀{ 態’以防止因產生翹曲造成半導體晶片IG麟的情況,待 冷卻後即可將完成嵌裝半導體晶片H)的核心板30與該治 具20分離。
4上所述,以上僅為本發明之較佳實施例而已 用以限定本發明之實皙姑— W 内容係卢羞A + M、、叮内谷靶圍,本發明之實質技術 成之技術實體或方法,若e命丁、+、 ^ 仕仃他人兀 者係完全相同,亦或為rc申請專利範圍所定義< 此申請專利範圍中同—等效變更’均將被視為涵蓋於 【圖式簡單說明】 第1A至第1F圖係也 晶片之製法流程示意圖’:、明之於核心板中鑲嵌半導體 第2圖係為本發明夕+人, 法所應用之治具的另—實施=板^嵌半導體晶片之製 第3圖係為本發明:== = / 似败甲鍰肷+導體晶片之製 17776 10 1283448 法所應用之治具的另一實施態樣示意圖。 【主要元件符號說明】 10 半導體晶片 20 治具 200 止滑板 201 定位梢 200a 網板 201a 真空吸口 30 核心板 300 開孔 301 定位子L 40 黏結膠 50 壓板 501 穿孔

Claims (1)

1283448 十、申請專利範圍: 1. -種於核心板中鑲嵌半導體晶片之製法,係包括: 提供半導體晶片以定位於一治具上; ) 提供一預設有開孔之核心板,以將該核心板接置於 名〜具上,亚使該治具上之半導體晶片對應收納於該核 心板之開孔中; 於遠核心板之開孔與半導體晶片狀間隙中敷設 黏結膠’以使半導轉a + 干等版日日片固著在核心板開孔中;以及 將核心板與治具分離。 2·如申請專利範圍第1頊 ^、 員之於核心板中鑲嵌半導體晶片之 氣法’其中’彡亥核心板為X凰 中一者 傲為金屬板、絕緣板及電路板之其 3 ·如申請專利範圍第1項之 員之於核心板中鑲嵌半導體晶片之 製法,其中,為使該黏妹臘、 鄱、,〇膠妓固係可進行烘烤及靜置之 其中一方式。 4·如申請專利範圍第1項之 制、甘士 —a 、於核心板中鑲嵌半導體晶片戈 製法,其中,吞亥治具係兔_ ^、证上 、為止Μ板,俾可將半導 固定在治具上。 盯卞兮篮日日户 5 ·如申請專利範圍第1項之认 、 於核心板中鑲嵌半導曰 製法,其中,該治具上兮古 > 批y 入午¥肢日日片< 上設有相對的定-位孔,#诗a 向。亥核匕未 6 4由冰墓利r鬥筮1 s…乂心板定位裝‘設在治具上 6.如申“利耗圍弟i項之於 製法,其中,該治具係為—網板。H + ¥體晶P 7·如申請專利範圍第1或6項夕姑 之方;核心板中鑲嵌半導體』 17776 12 1283448 片之製法,其中,該治具上設有複數個真空吸口,俾可 藉由真空吸力以固定該核心板。 8·如申請專利範圍第1項之於核心板中鑲嵌半導體晶片之 製法,其中,在該半導體晶片與該核心板接置於該治具 上後,再於核心板上疊置一壓板,俾以將核心板夾裝在 治具與壓板之間。 ♦申明專利範圍第1項之於核心板中鑲嵌半導體晶片之 製法,其中,係提供至少一半導體晶片於該治具上。 1〇·如申請專鄉圍第1項之於核心板中鑲嵌半導體晶片 ▲去其中’係提供複數之半導體晶片於該治具上。 13 17776
TW093122010A 2004-07-23 2004-07-23 Method for embedding a chip in a core substrate TWI283448B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW093122010A TWI283448B (en) 2004-07-23 2004-07-23 Method for embedding a chip in a core substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093122010A TWI283448B (en) 2004-07-23 2004-07-23 Method for embedding a chip in a core substrate

Publications (2)

Publication Number Publication Date
TW200605240A TW200605240A (en) 2006-02-01
TWI283448B true TWI283448B (en) 2007-07-01

Family

ID=39428180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093122010A TWI283448B (en) 2004-07-23 2004-07-23 Method for embedding a chip in a core substrate

Country Status (1)

Country Link
TW (1) TWI283448B (zh)

Also Published As

Publication number Publication date
TW200605240A (en) 2006-02-01

Similar Documents

Publication Publication Date Title
TW535462B (en) Electric circuit device and method for making the same
US7091606B2 (en) Circuit device and manufacturing method of circuit device and semiconductor module
JPH0357618B2 (zh)
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
US20050189658A1 (en) Semiconductor device assembly process
US10049966B2 (en) Semiconductor device and corresponding method
JPH05267555A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
JPH07169883A (ja) プラスチックパッケージ内のヒートシンクとして機能する基台
JPH08139218A (ja) 混成集積回路装置およびその製造方法
TWI283448B (en) Method for embedding a chip in a core substrate
TW200843077A (en) Package structure of memory
JPH10125734A (ja) 半導体ユニットおよびその製造方法
TWI306217B (en) Insertion-type semiconductor device and fabrication method thereof
JP2682200B2 (ja) 半導体装置
JP3508478B2 (ja) 半導体装置の製造方法
JPH08148526A (ja) 半導体装置
US11152326B2 (en) Semiconductor die with multiple contact pads electrically coupled to a lead of a lead frame
JP2822990B2 (ja) Csp型半導体装置
TWI267973B (en) Method for embedding chip in core substrate and jig used therein
JP3773427B2 (ja) Bga型半導体装置の製造方法
TWM294086U (en) Package structure of improving the temperature cycle life of solder ball
TWI416698B (zh) 半導體封裝結構
TW582101B (en) Semiconductor package with a heat dissipating structure
JP2004172647A (ja) 半導体装置
TW488048B (en) BGA semiconductor packaged-component with embedded heat dissipation member

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees