JP3773427B2 - Ｂｇａ型半導体装置の製造方法 - Google Patents
Ｂｇａ型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3773427B2 JP3773427B2 JP2001235309A JP2001235309A JP3773427B2 JP 3773427 B2 JP3773427 B2 JP 3773427B2 JP 2001235309 A JP2001235309 A JP 2001235309A JP 2001235309 A JP2001235309 A JP 2001235309A JP 3773427 B2 JP3773427 B2 JP 3773427B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- type semiconductor
- bga type
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、より詳細にはＢＧＡ（Ball Grid Array）型の半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
携帯電話に代表される近年の機器の小型・軽量化の流れに伴って、高密度実装や多ピン化が可能な樹脂封止型のＢＧＡ型半導体装置が広く使用されつつあるが、これまでのＢＧＡ型半導体装置は配線基板上に半導体素子を実装していたため薄型化に限界があり、さらなる小型・軽量化の市場要求に充分には応えることができなかった。
【０００３】
ところで、半導体素子の配線基板への実装方法としては、半導体素子の表面電極を配線基板の電極に直接接続するフリップチップボンディング法と、半導体素子の表面電極と配線基板の電極とを金属細線で接続するワイヤボンディング法とがある。前者の方法は薄型化などには有効であるものの、配線基板の電極位置を半導体素子の表面電極位置に対応させる必要があるため、例えばチップシュリンクやメモリ増加などによって半導体素子の電極パッドのピッチが変更された場合には、配線基板の設計を改めて行う必要があった。一方、後者の方法では、電極パッドのピッチが変更された場合でも配線基板の設計を改めて行う必要はなく、ワイヤボンディング装置のボンディング位置の入力変更だけで対応できる。
【０００４】
そこでワイヤボンディング法のこのような利点を維持しつつ、半導体装置の背が高くなる、重量が重くなるといったこの方法の欠点を解消するため、例えば特開平１０−１８９６３８号公報では、ＴＡＢ（Tape Automated Bonding）技術を用いたＢＧＡ型半導体装置が提案されている。具体的には、補強材を貼り付けたＴＡＢテープに貫通孔を設け、この貫通孔に半導体素子を取り付け、ＴＡＢテープ上の電極と半導体素子の表面電極とをワイヤで接続した後これらを樹脂で封止し、そしてＴＡＢテープ上の電極に半田ボールを形成した半導体装置が提案されている。
【０００５】
【発明が解決しようとする課題】
しかし、この提案された半導体装置はＴＡＢテープに補強材が取り付けられているので、装置の薄型化という面では未だ不十分なものであった。また、補強材があるために半導体装置の積層化ができず、小型・軽量化という市場要求に充分には応えられなかった。
【０００６】
本発明はこのような従来の問題に鑑みてなされたものであり、半導体素子と配線基板とをワイヤボンディング法により接続し、しかも装置の薄型化、集積化が図れるＢＧＡ型半導体装置の製造方法を提供することをその目的とするものである。
【０００７】
【課題を解決するための手段】
上記目的を達成するため本発明の半導体装置の製造方法では、配線基板の表面にリード配線と電極パッドを形成する工程と、前記配線基板に半導体素子を収納するための貫通孔を形成する工程と、少なくとも前記貫通孔を塞ぐようにフィルムを前記配線基板に貼り付ける工程、前記フィルムと前記貫通孔とにより形成される凹部に前記半導体素子を取り付け、前記電極パッドと前記半導体素子の電極とを金属細線で接続する工程、少なくとも前記半導体素子と前記金属細線とを絶縁性樹脂で封止する工程、前記電極パッドと導通可能に半田ボールを取り付ける工程、封止処理後の前記配線基板から前記フィルムを剥がす工程を含むＢＧＡ型半導体装置の製造方法であって、前記フィルムの外側面にダイシングテープを貼着し、該ダイシングテープを固定側として前記半導体装置全体をダイシング台上に固定して、前記配線基板は完全に切断し、且つ前記フィルムは完全には切断しないようにし、ＢＧＡ型半導体装置を個々に取り出す時に前記フィルムが前記配線基板から剥がれるようにしたことを特徴とする。
【０００８】
ここで、フィルムが配線基板から一層容易に剥がれるようにする観点から、ダイシングテープの貼着力をフィルムのそれよりも大きくするようにしてもよい。
【０００９】
また、フィルムは基材上に粘着層を形成したものが好ましく、基材の厚さは２５〜１００μｍの範囲、粘着層の層厚は５〜５０μｍの範囲が好ましい。フィルムの粘着力としては３０〜２００ｇ／２５ｍｍの範囲が好ましい。なお、本明細書におけるフィルムの粘着力は、剥離速度５ｍｍ／ｓｅｃ、剥離角度１８０度の剥離条件下で半田ボール形成後において配線基板に対して測定した値である。
【００１０】
前記ダイシングテープは基材上に粘着層を形成したものが好ましく、基材の厚さは５０〜２００μｍの範囲、粘着層の層厚は５〜３０μｍの範囲が好ましい。
【００１１】
【発明の実施の形態】
以下、本発明の製造方法について図に沿って説明する。図１は、本発明の製造方法の一例を示す概略工程図である。まず、リード配線（不図示）と電極パッド（不図示）を表面に形成し、さらに半導体素子３を収納するための貫通孔１１を形成した配線基板１に、貫通孔１１を塞ぐようにフィルム２を貼着する（図１（ａ））。ここでこのフィルム２は半導体素子３を一時的に固定し、また封止用樹脂４が孔から漏洩しないようにするためのものであるから、少なくとも貫通孔１１を塞ぐように取り付ければよい。もちろん配線基板１の全面に取り付けても構わない。なお、このフィルム２の具体的内容については後述する。次に、フィルム２と貫通孔１１とで形成された凹部に、電極（不図示）が形成された面の反対側の面を取り付け面として半導体素子３を取り付ける（同図（ｂ））。そして、半導体素子３の電極（不図示）と配線基板１上の電極パッド（不図示）とをワイヤ（金属細線）Ｗで接続し（同図（ｃ））、半導体素子３およびワイヤＷを絶縁性樹脂４で覆い封止する（同図（ｄ））。封止方法としてはトランスファーモールド法や印刷封止法など従来公知の方法が用いられる。また絶縁性樹脂４としては特に限定はないが、エポキシ樹脂が好適に用いられる。
【００１２】
次に、印刷リフロー炉またはボール搭載法を用いて所定電極パッド上に半田ボール５を形成する（同図（ｅ））。
【００１３】
そして次に、ダイシングテープ６をフィルム２の下面に貼着し（同図（ｆ））、ダイシングテープ６を固定側として半導体装置全体をダイシング台Ｍ１の上に吸引固定する（同図（ｇ））。
【００１４】
ダイシングソーＤで個々の半導体装置Ｃに切断する（同図（ｈ））。このときの切断深さについては後述する。そして、各半導体装置ＣをコレットＭ２で吸引してトレイなど搬送する（同図（ｉ））。
【００１５】
ここで、配線基板の貫通孔を塞ぐために用いるフィルムとしては、基材上に粘着層を形成した構成のものが好ましい。また、ワイヤボンディング工程や樹脂封止工程、そのポストキュア工程における１５０〜２００℃程度の加熱に耐え、さらには半田ボール形成時の瞬間的ではあるが２４０〜２７０℃の高温に耐えるものが望ましい。このような粘着層の材料としては、シリコーン系やアクリル系、ポリイミド系、エポキシ系などが好適であり、層厚としては５〜５０μｍ程度が好ましい。一方、基材の材料としてはポリイミド系やポリテトラフルオロエチレン系、ポリフェニレンサルファイド系などが好適であり、基材の厚さとしては２５〜１００μｍ程度が好ましい。またフィルムは、ダイシング時に半導体装置が剥がれない粘着力を有している必要がある。この必要とされる粘着力は具体的には、剥離速度５ｍｍ／ｓｅｃ、剥離角度１８０度の剥離条件下で半田ボール形成後において配線基板に対して３０〜２００ｇ／２５ｍｍ程度である。
【００１６】
本発明で使用するダイシングテープとしては、基材上に粘着層を形成したものが好ましい。基材の材料としてはポリオレフィン系、エチレン系、ポリエステル系、塩化ビニール系などが好ましく、またその厚さとしては５０〜２００μｍの範囲が好ましい。一方、粘着層の材料としてはアクリル系が好ましく、またその厚さとしては５〜３０μｍの範囲が好ましい。
【００１７】
ダイシングソーによる配線基板の切断工程において、配線基板１は完全に切断される一方、フィルム２は完全には切断されないようにする。図２に一つの切断形態を示す。この図に示すように、ダイシングソーＤにより配線基板１は完全に切断されるが、フィルム２は完全には切断されないので、図１（ｉ）に示すように半導体装置ＣをコレットＭ２で上方向に持ち上げた際に、配線基板１とフィルム２の接着面で剥離が起こりフィルム２がダイシングテープ６側に残り、半導体装置Ｃの搬送工程と同時にフィルム２の剥がし工程を行うことができるようになる。配線基板１とフィルム２の接着面での剥離を一層容易にするには、ダイシングテープ６の粘着力をフィルム２の粘着力よりも大きくするのがよい。
【００１８】
なお、ダイシングテープ６とフィルム２との接着力を大きくするために、フィルム２のダイシングテープ６との接着面にコロナ処理を行ったり、またアンカーコート剤を塗布したり、さらには接着面の表面粗度を大きくしたりしてもよい。また配線基板１とフィルム２、又は配線基板１とダイシングテープ６との剥離を容易にするため、フィルム２又はダイシングテープ６を加熱しながら半導体装置Ｃを取り出すようにしてもよい。
【００１９】
以上の製造工程によって薄型の半導体装置が得られる。半導体装置Ｃを積層する場合には、図３に示すようにスルーホール１２を配線基板１に設け、配線基板１の上面に設けた電極パッド１３’と、配線基板１の下面に形成された半田ボール５とを導通可能とし、この半導体装置Ｃの上側に他の半導体装置を積層すればよい。
【００２０】
【発明の効果】
本発明に係るＢＧＡ型半導体装置の製造方法では、半導体素子を収納するための貫通孔を配線基板に形成し、この貫通孔を塞ぐように配線基板にフィルムを貼り付け、フィルムと貫通孔とにより形成される凹部に半導体素子をワイヤボンディング法により実装した後、絶縁性樹脂で封止し、その後の配線基板から前記フィルムを剥がすので、半導体装置にフィルムが残らず半導体装置の薄型化および集積化が図れる。
【００２１】
また、フィルムの外側面にダイシングテープを貼着し、このダイシングテープを固定側として半導体装置全体をダイシング台上に固定して切断した後、半導体装置を個々に取り出す時に前記フィルムが前記配線基板から剥がれるようにする、具体的には、配線基板を完全に切断し、且つフィルムは完全には切断しないようにすると、各半導体装置の取り出しと、フィルムの引き剥がしとを同時に行うことができるようになり、作業量を減らしながら生産性を向上させることができる。
【００２２】
ここで、ダイシングテープの貼着力をフィルムのそれよりも大きくすると、配線基板とフィルムとの接着面で剥がれが起きやすくなり、半導体装置を個々に取り出す時にフィルムが配線基板から容易に剥がれるようになる。
【図面の簡単な説明】
【図１】 本発明の製造方法の一実施態様を示す工程図である。
【図２】 ダイシング方法の一例を説明するための断面図である。
【図３】 本発明の製造方法で作製されたＢＧＡ型半導体装置の一例を示す断面図である。
【符号の説明】
１ 配線基板
２ フィルム
３ 半導体素子
４ 絶縁性樹脂
５ 半田ボール
６ ダイシングテープ
７ ソルダーレジン
Ｃ 半導体装置
Ｄ ダイシングソー
Ｗ ワイヤ（金属細線）
１１ 貫通孔
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、より詳細にはＢＧＡ（Ball Grid Array）型の半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
携帯電話に代表される近年の機器の小型・軽量化の流れに伴って、高密度実装や多ピン化が可能な樹脂封止型のＢＧＡ型半導体装置が広く使用されつつあるが、これまでのＢＧＡ型半導体装置は配線基板上に半導体素子を実装していたため薄型化に限界があり、さらなる小型・軽量化の市場要求に充分には応えることができなかった。
【０００３】
ところで、半導体素子の配線基板への実装方法としては、半導体素子の表面電極を配線基板の電極に直接接続するフリップチップボンディング法と、半導体素子の表面電極と配線基板の電極とを金属細線で接続するワイヤボンディング法とがある。前者の方法は薄型化などには有効であるものの、配線基板の電極位置を半導体素子の表面電極位置に対応させる必要があるため、例えばチップシュリンクやメモリ増加などによって半導体素子の電極パッドのピッチが変更された場合には、配線基板の設計を改めて行う必要があった。一方、後者の方法では、電極パッドのピッチが変更された場合でも配線基板の設計を改めて行う必要はなく、ワイヤボンディング装置のボンディング位置の入力変更だけで対応できる。
【０００４】
そこでワイヤボンディング法のこのような利点を維持しつつ、半導体装置の背が高くなる、重量が重くなるといったこの方法の欠点を解消するため、例えば特開平１０−１８９６３８号公報では、ＴＡＢ（Tape Automated Bonding）技術を用いたＢＧＡ型半導体装置が提案されている。具体的には、補強材を貼り付けたＴＡＢテープに貫通孔を設け、この貫通孔に半導体素子を取り付け、ＴＡＢテープ上の電極と半導体素子の表面電極とをワイヤで接続した後これらを樹脂で封止し、そしてＴＡＢテープ上の電極に半田ボールを形成した半導体装置が提案されている。
【０００５】
【発明が解決しようとする課題】
しかし、この提案された半導体装置はＴＡＢテープに補強材が取り付けられているので、装置の薄型化という面では未だ不十分なものであった。また、補強材があるために半導体装置の積層化ができず、小型・軽量化という市場要求に充分には応えられなかった。
【０００６】
本発明はこのような従来の問題に鑑みてなされたものであり、半導体素子と配線基板とをワイヤボンディング法により接続し、しかも装置の薄型化、集積化が図れるＢＧＡ型半導体装置の製造方法を提供することをその目的とするものである。
【０００７】
【課題を解決するための手段】
上記目的を達成するため本発明の半導体装置の製造方法では、配線基板の表面にリード配線と電極パッドを形成する工程と、前記配線基板に半導体素子を収納するための貫通孔を形成する工程と、少なくとも前記貫通孔を塞ぐようにフィルムを前記配線基板に貼り付ける工程、前記フィルムと前記貫通孔とにより形成される凹部に前記半導体素子を取り付け、前記電極パッドと前記半導体素子の電極とを金属細線で接続する工程、少なくとも前記半導体素子と前記金属細線とを絶縁性樹脂で封止する工程、前記電極パッドと導通可能に半田ボールを取り付ける工程、封止処理後の前記配線基板から前記フィルムを剥がす工程を含むＢＧＡ型半導体装置の製造方法であって、前記フィルムの外側面にダイシングテープを貼着し、該ダイシングテープを固定側として前記半導体装置全体をダイシング台上に固定して、前記配線基板は完全に切断し、且つ前記フィルムは完全には切断しないようにし、ＢＧＡ型半導体装置を個々に取り出す時に前記フィルムが前記配線基板から剥がれるようにしたことを特徴とする。
【０００８】
ここで、フィルムが配線基板から一層容易に剥がれるようにする観点から、ダイシングテープの貼着力をフィルムのそれよりも大きくするようにしてもよい。
【０００９】
また、フィルムは基材上に粘着層を形成したものが好ましく、基材の厚さは２５〜１００μｍの範囲、粘着層の層厚は５〜５０μｍの範囲が好ましい。フィルムの粘着力としては３０〜２００ｇ／２５ｍｍの範囲が好ましい。なお、本明細書におけるフィルムの粘着力は、剥離速度５ｍｍ／ｓｅｃ、剥離角度１８０度の剥離条件下で半田ボール形成後において配線基板に対して測定した値である。
【００１０】
前記ダイシングテープは基材上に粘着層を形成したものが好ましく、基材の厚さは５０〜２００μｍの範囲、粘着層の層厚は５〜３０μｍの範囲が好ましい。
【００１１】
【発明の実施の形態】
以下、本発明の製造方法について図に沿って説明する。図１は、本発明の製造方法の一例を示す概略工程図である。まず、リード配線（不図示）と電極パッド（不図示）を表面に形成し、さらに半導体素子３を収納するための貫通孔１１を形成した配線基板１に、貫通孔１１を塞ぐようにフィルム２を貼着する（図１（ａ））。ここでこのフィルム２は半導体素子３を一時的に固定し、また封止用樹脂４が孔から漏洩しないようにするためのものであるから、少なくとも貫通孔１１を塞ぐように取り付ければよい。もちろん配線基板１の全面に取り付けても構わない。なお、このフィルム２の具体的内容については後述する。次に、フィルム２と貫通孔１１とで形成された凹部に、電極（不図示）が形成された面の反対側の面を取り付け面として半導体素子３を取り付ける（同図（ｂ））。そして、半導体素子３の電極（不図示）と配線基板１上の電極パッド（不図示）とをワイヤ（金属細線）Ｗで接続し（同図（ｃ））、半導体素子３およびワイヤＷを絶縁性樹脂４で覆い封止する（同図（ｄ））。封止方法としてはトランスファーモールド法や印刷封止法など従来公知の方法が用いられる。また絶縁性樹脂４としては特に限定はないが、エポキシ樹脂が好適に用いられる。
【００１２】
次に、印刷リフロー炉またはボール搭載法を用いて所定電極パッド上に半田ボール５を形成する（同図（ｅ））。
【００１３】
そして次に、ダイシングテープ６をフィルム２の下面に貼着し（同図（ｆ））、ダイシングテープ６を固定側として半導体装置全体をダイシング台Ｍ１の上に吸引固定する（同図（ｇ））。
【００１４】
ダイシングソーＤで個々の半導体装置Ｃに切断する（同図（ｈ））。このときの切断深さについては後述する。そして、各半導体装置ＣをコレットＭ２で吸引してトレイなど搬送する（同図（ｉ））。
【００１５】
ここで、配線基板の貫通孔を塞ぐために用いるフィルムとしては、基材上に粘着層を形成した構成のものが好ましい。また、ワイヤボンディング工程や樹脂封止工程、そのポストキュア工程における１５０〜２００℃程度の加熱に耐え、さらには半田ボール形成時の瞬間的ではあるが２４０〜２７０℃の高温に耐えるものが望ましい。このような粘着層の材料としては、シリコーン系やアクリル系、ポリイミド系、エポキシ系などが好適であり、層厚としては５〜５０μｍ程度が好ましい。一方、基材の材料としてはポリイミド系やポリテトラフルオロエチレン系、ポリフェニレンサルファイド系などが好適であり、基材の厚さとしては２５〜１００μｍ程度が好ましい。またフィルムは、ダイシング時に半導体装置が剥がれない粘着力を有している必要がある。この必要とされる粘着力は具体的には、剥離速度５ｍｍ／ｓｅｃ、剥離角度１８０度の剥離条件下で半田ボール形成後において配線基板に対して３０〜２００ｇ／２５ｍｍ程度である。
【００１６】
本発明で使用するダイシングテープとしては、基材上に粘着層を形成したものが好ましい。基材の材料としてはポリオレフィン系、エチレン系、ポリエステル系、塩化ビニール系などが好ましく、またその厚さとしては５０〜２００μｍの範囲が好ましい。一方、粘着層の材料としてはアクリル系が好ましく、またその厚さとしては５〜３０μｍの範囲が好ましい。
【００１７】
ダイシングソーによる配線基板の切断工程において、配線基板１は完全に切断される一方、フィルム２は完全には切断されないようにする。図２に一つの切断形態を示す。この図に示すように、ダイシングソーＤにより配線基板１は完全に切断されるが、フィルム２は完全には切断されないので、図１（ｉ）に示すように半導体装置ＣをコレットＭ２で上方向に持ち上げた際に、配線基板１とフィルム２の接着面で剥離が起こりフィルム２がダイシングテープ６側に残り、半導体装置Ｃの搬送工程と同時にフィルム２の剥がし工程を行うことができるようになる。配線基板１とフィルム２の接着面での剥離を一層容易にするには、ダイシングテープ６の粘着力をフィルム２の粘着力よりも大きくするのがよい。
【００１８】
なお、ダイシングテープ６とフィルム２との接着力を大きくするために、フィルム２のダイシングテープ６との接着面にコロナ処理を行ったり、またアンカーコート剤を塗布したり、さらには接着面の表面粗度を大きくしたりしてもよい。また配線基板１とフィルム２、又は配線基板１とダイシングテープ６との剥離を容易にするため、フィルム２又はダイシングテープ６を加熱しながら半導体装置Ｃを取り出すようにしてもよい。
【００１９】
以上の製造工程によって薄型の半導体装置が得られる。半導体装置Ｃを積層する場合には、図３に示すようにスルーホール１２を配線基板１に設け、配線基板１の上面に設けた電極パッド１３’と、配線基板１の下面に形成された半田ボール５とを導通可能とし、この半導体装置Ｃの上側に他の半導体装置を積層すればよい。
【００２０】
【発明の効果】
本発明に係るＢＧＡ型半導体装置の製造方法では、半導体素子を収納するための貫通孔を配線基板に形成し、この貫通孔を塞ぐように配線基板にフィルムを貼り付け、フィルムと貫通孔とにより形成される凹部に半導体素子をワイヤボンディング法により実装した後、絶縁性樹脂で封止し、その後の配線基板から前記フィルムを剥がすので、半導体装置にフィルムが残らず半導体装置の薄型化および集積化が図れる。
【００２１】
また、フィルムの外側面にダイシングテープを貼着し、このダイシングテープを固定側として半導体装置全体をダイシング台上に固定して切断した後、半導体装置を個々に取り出す時に前記フィルムが前記配線基板から剥がれるようにする、具体的には、配線基板を完全に切断し、且つフィルムは完全には切断しないようにすると、各半導体装置の取り出しと、フィルムの引き剥がしとを同時に行うことができるようになり、作業量を減らしながら生産性を向上させることができる。
【００２２】
ここで、ダイシングテープの貼着力をフィルムのそれよりも大きくすると、配線基板とフィルムとの接着面で剥がれが起きやすくなり、半導体装置を個々に取り出す時にフィルムが配線基板から容易に剥がれるようになる。
【図面の簡単な説明】
【図１】 本発明の製造方法の一実施態様を示す工程図である。
【図２】 ダイシング方法の一例を説明するための断面図である。
【図３】 本発明の製造方法で作製されたＢＧＡ型半導体装置の一例を示す断面図である。
【符号の説明】
１ 配線基板
２ フィルム
３ 半導体素子
４ 絶縁性樹脂
５ 半田ボール
６ ダイシングテープ
７ ソルダーレジン
Ｃ 半導体装置
Ｄ ダイシングソー
Ｗ ワイヤ（金属細線）
１１ 貫通孔
Claims (5)
- 配線基板の表面にリード配線と電極パッドを形成する工程と、前記配線基板に半導体素子を収納するための貫通孔を形成する工程と、少なくとも前記貫通孔を塞ぐようにフィルムを前記配線基板に貼り付ける工程、前記フィルムと前記貫通孔とにより形成される凹部に前記半導体素子を取り付け、前記電極パッドと前記半導体素子の電極とを金属細線で接続する工程、少なくとも前記半導体素子と前記金属細線とを絶縁性樹脂で封止する工程、前記電極パッドと導通可能に半田ボールを取り付ける工程、封止処理後の前記配線基板から前記フィルムを剥がす工程を含むＢＧＡ型半導体装置の製造方法であって、
前記フィルムの外側面にダイシングテープを貼着し、該ダイシングテープを固定側として前記半導体装置全体をダイシング台上に固定して、前記配線基板は完全に切断し、且つ前記フィルムは完全には切断しないようにし、ＢＧＡ型半導体装置を個々に取り出す時に前記フィルムが前記配線基板から剥がれるようにしたことを特徴とするＢＧＡ型半導体装置の製造方法。 - 前記ダイシングテープの貼着力を前記フィルムのそれよりも大きくして、前記配線基板と前記フィルムとの接着面で剥がれを起こすようにした請求項１記載のＢＧＡ型半導体装置の製造方法。
- 前記フィルムは基材上に粘着層を形成してなり、前記基材の厚さは２５〜１００μｍの範囲であり、粘着層の層厚は５〜５０μｍの範囲である請求項１又は２記載のＢＧＡ型半導体装置の製造方法。
- 前記フィルムの粘着力が３０〜２００ｇ／２５ｍｍである請求項１〜３のいずれかに記載のＢＧＡ型半導体装置の製造方法。
- 前記ダイシングテープは基材上に粘着層を形成してなり、前記基材の厚さは５０〜２００μｍの範囲であり、粘着層の層厚は５〜３０μｍの範囲である請求項１〜４のいずれかに記載のＢＧＡ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001235309A JP3773427B2 (ja) | 2001-08-02 | 2001-08-02 | Ｂｇａ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001235309A JP3773427B2 (ja) | 2001-08-02 | 2001-08-02 | Ｂｇａ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046031A JP2003046031A (ja) | 2003-02-14 |
| JP3773427B2 true JP3773427B2 (ja) | 2006-05-10 |
Family
ID=19066776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001235309A Expired - Fee Related JP3773427B2 (ja) | 2001-08-02 | 2001-08-02 | Ｂｇａ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3773427B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5551516B2 (ja) * | 2010-05-24 | 2014-07-16 | 旭化成エレクトロニクス株式会社 | 樹脂封止パッケージ |
-
2001
- 2001-08-02 JP JP2001235309A patent/JP3773427B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003046031A (ja) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100401020B1 (ko) | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 | |
| US6124637A (en) | Carrier strip and molded flex circuit ball grid array and method of making | |
| US6919627B2 (en) | Multichip module | |
| US7176569B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20040245652A1 (en) | Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device | |
| JP2007088453A (ja) | スタックダイパッケージを製造する方法 | |
| US6989291B2 (en) | Method for manufacturing circuit devices | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| JPH10178145A (ja) | 半導体装置及びその製造方法並びに半導体装置用絶縁基板 | |
| JPH1154552A (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| TW200522231A (en) | Method of manufacturing a semiconductor device | |
| JP2010010174A (ja) | 半導体装置の製造方法 | |
| US5888849A (en) | Method for fabricating an electronic package | |
| JPH10214921A (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
| US6821813B2 (en) | Process for bonding solder bumps to a substrate | |
| JP3392992B2 (ja) | 半導体パッケージ | |
| JP3476383B2 (ja) | 半導体積層パッケージ | |
| JP2004119730A (ja) | 回路装置の製造方法 | |
| JP3773427B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| KR20000061035A (ko) | 반도체 칩과 그의 제조 방법과 그 반도체 칩을 이용한 적층 칩패키지 및 그 적층 칩 패키지의 제조 방법 | |
| JP3508478B2 (ja) | 半導体装置の製造方法 | |
| TWI283048B (en) | New package system for discrete devices | |
| JPH11224912A (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JP4168494B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |