TWI283407B - Accessing phase change memories - Google Patents

Accessing phase change memories Download PDF

Info

Publication number
TWI283407B
TWI283407B TW094121406A TW94121406A TWI283407B TW I283407 B TWI283407 B TW I283407B TW 094121406 A TW094121406 A TW 094121406A TW 94121406 A TW94121406 A TW 94121406A TW I283407 B TWI283407 B TW I283407B
Authority
TW
Taiwan
Prior art keywords
selection device
voltage
selection
memory
threshold voltage
Prior art date
Application number
TW094121406A
Other languages
English (en)
Other versions
TW200617968A (en
Inventor
Ward Parkinson
Charles Dennison
Stephen Hudgens
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200617968A publication Critical patent/TW200617968A/zh
Application granted granted Critical
Publication of TWI283407B publication Critical patent/TWI283407B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Circuits Of Receivers In General (AREA)

Description

1283407
1 I 九、發明說明： 【韻^明所屬技彳軒領域^ 本發明一般有關於一種相變記憶體技術，尤其是有關 於一種相變記憶體裝置。 5 前冬奸】 發明背景 相變記憶體裝置使用相記憶體材料，即此材料其可以 在一般非晶與一般結晶狀態之間電性切換，而用於電子記 • 憶體應用。此使用相變材料之一種記憶體元件在一種應用 10中’可以在一般非晶結構狀態與一般結晶局部等級之結構 狀態間電性切換，或在此完全非晶與完全結晶狀態間跨此 整個範圍之局部等級之可偵測不同狀態之間電性切換。此 相變材料之狀態亦為非依電性，因為當在代表電阻值之結 晶、半結晶、非晶、或半非晶狀態中設定時，此值會保留 15 一直至由另一規劃事件將其改變為止，因為該值代表此材 料之相或實體狀態（結晶或非晶）。此狀態並不會由於將電功 響率去除而影響。 電晶體或二極體可以連接至相變材料，以及可以作為 選擇裝置而在規劃或讀取操作期間存取此相變材料。電晶 20體或二極體典型地形成於單晶矽基板中或其頂表面上。此 4電晶體會佔用記憶體晶片相當大之部份，因而可能會增 加記憶體晶胞大小。因此，不利地影響此記憶體晶片之記 憶容量與成本/位元。 【發明内容】 3407 _依本發明之一實施例，係提出一種裴置，其包含有： 相支δ己憶體元件；一串聯之第一選擇裝置；以及一串聯 ^ 一選擇裝置，具有較該第一選擇裝置更高電阻與更大 臨界電壓。 j下亦將揭示本發明之其他實施例。 圖式簡單說明 第1圖為概要圖其說明根據本發明實施例之記憶體； 第2圖說明存取裝置之電流-電壓特徵； 第3圖說明組合式存取裝置之電流-電壓特徵； 第4圖為；^截面圖其說明根據本發明實施例之第1圖中 5己憶體之一部份；以及 第5圖為方塊圖說明根據本發明實施例之系統之一部 份。 I：實施冷式】 15 較佳實施例之詳細說明 請爹考第1圖，其說明記憶體1〇〇之實施例。記憶體1〇〇 可以包括記憶體晶胞111-119之3χ3陣列，其中記憶體晶胞 111-119各包括：選擇裝置120、選擇裝置125、以及記憶體 元件130雖然，在第1圖中說明3χ3陣列，但本發明之範圍 20並不文限於此。記憶體100可以具有記憶體晶胞之較大陣 列。 在$ &例中，兄憶體元件130可以包括相變材料。在 此實施例中，記憶體100可以稱為相變記憶體。相變材料可 以為一種材料，其電氣特性(例如：電阻、電容等）可以藉由 -1283407 I f 施加能量像是例如：熱、光、電壓、或電流而改變。此等 相變材料之例可以包括硫族化合物材料。 - 此硫族化合物合金可以使用於記憶體元件或電子開關 _ 中。此硫族化合物材料可以為一種材料其包括：週期表之 - 5第VI行之至少一元素，或可以為一種材料其包括：一或多 • 個硫族元素，例如：碲、硫、或硒中之任何元素。 圮憶體100可以包括行線141-143與列線151-153，而在 寫入或讀取操作期間選擇此陣列之特定記憶體晶胞。行線 ® I41-143與列線151-153亦可以稱為定址線，因為在規劃與讀 10取期間可以使用此等線將記憶體晶胞^]^”定址。行線 141-143亦可稱為位元線，列線151_153亦可以稱為字元線。 記憶體元件130可以經由選擇裝置120、125連接至列線 15Μ53 ’以及可以連接至行線141-143。雖然只說明兩個裝 置120、125，可以使用更多個選擇裝置。因此，當選擇特 15定之記憶體晶胞(例如：記憶體晶胞115)時，可以將電位施 加至·此§己憶體晶胞有關之行線(例如：142)與列線(例如： ® 152)，而跨此記憶體晶胞施加電壓。 在記憶體元件130之規劃或讀取期間可以使用串聯之 選擇裝置120、125以存取記憶體元件130。此選擇裝置可以 20為由硫族化合物合金所製成之雙向開關半導體元件(ov〇nic) 臨界開關，其並不顯示由非晶至結晶狀態之相變，且其導 電性經受快速電場所啟始之改變，其只持續此維持電壓所 存在長之時間。此等選擇裝置120、125可以操作為開關， 其取決於下列因素而“切斷，，或“導通，，：跨此記憶體晶胞所 7 (§) 1283407 施加之電壓大小’以及更尤其是否此流經選擇裝置之雷、. =壓超過其臨界電流或電壓，其然_發此裝置為^ 恶。此切斷狀態可以為實質上不導電狀態，且 =可以為實質土導電狀態，而具有較切斷狀態為小之電 且在導通狀悲中，此跨選擇裝置之電壓 v——為來自VH之動態電阻。、维持電£
15
例如，選擇裝置120、125可以具有臨界電壓、而如果 此跨選擇裝置120、125所施加之電壓小於選擇裝置跡⑵ 之臨界電壓，則此選擇裝置120、125至少之一是保持在“切 斷”狀態、献在相當高之電阻狀態中，以致於很少或沒有 電流流經記憶體晶胞，且此從所選擇列至所選擇行之電壓 降是跨此選職置之電壓降。料代方式，如果此跨選擇 裝置120、125所施加之電壓大於選擇裝置12〇、125之臨界 電壓，則此兩個選擇裝置12〇、125均“導通”，即在非常低 之電阻狀態中操作，以致於電流流經此記憶體晶胞。換句 話說，如果此跨選擇裝置120、125所施加之電壓小於此預 先設定之電壓、例如臨界電壓，則此選擇裝置12〇、125可 以在貫質上不導電狀態中。如果此跨選擇裝置120、125所 施加之電壓大於此預先設定之電壓，則此選擇裝置12〇、125 可以在貫質上導電狀態中。此選擇裝置120、125亦可以稱 為:存取裝置、隔離裝置、或者開關。 在一實施例中，各選擇裝置120、125可以包括切換材 料像是，例如：硫族化合物合金，以及可以稱為：雙向開 關半導體元件(ovonic)臨界開關，或僅稱為雙向開關半導體 20 1283407 元件(ovonic)開關。此等選擇裝置12〇、125之切換材料可以 為設置在兩電極之間實質上非晶狀態中之材料，其可以藉 由施加預先確定之電流或電壓、而在較高電阻“切斷，“ (例如，大於大約十個⑽歐姆)與相當低電阻“導通，，狀態（例 5如，與Vh之串聯之大約1〇3歐姆）間，重覆且可逆地切換。 在此實施例中，各選擇裝置12〇、125可以為兩終端裝置， 其可以具有類似於在非晶狀態中相變記憶體元件之電流_ • 電壓（I-V)特徵。然而，不同於此相變記憶體元件，此等選 擇裝置120、125之切換材料不能改變相。這即是，此等選 1〇擇裝置120、125之切換材料不是可規劃材料，以及因此， 此等選擇裝置12G、125並不是能夠餘存資訊之記憶體裝 置。例如，選擇裝置120、125之切換材料可以永久地保持 非晶，以及在其整個操作壽命期間，此特徵可以保持相 同。在第2與3圖中顯示：選擇裝置12〇、125之l-V特徵之代 15表例。 _ 參考第2圖，在低電壓或低電場模式中，即當此跨選擇 裳置120所施加電壓小於臨界電壓（標示為Vth)時，此選擇 襞置120可以為“切斷，，或非導電，且顯示相當高之電阻、例 如大於大約1〇6歐姆。此選擇裝置120可以保持在切斷狀態 〇 直至施加足夠電壓例如Vth或足夠之電流ITH為止，其可 以將此選擇裝置12〇切換至導電相當低電阻之導通狀態。在 5選擇裝置120施加大於大約VTH之電壓後，此跨選擇裝置 120之電壓可以降低(“突返”)(snapback)至標示為vH之維持 電壓。此突返可以稱為選擇裝置VTH與VH間之電壓差。 !2834〇7 在導通狀態中，當流經此選擇裝置120之電流增加時， 則跨此選擇裝置12〇之電壓可以保持接近維持電壓％。選擇 裝置12G可簡持在導通狀態—直至流經此選擇裝置⑽之 電流降低至標示為Ih之維持電流以下為止。在此值之下， 此選擇裝置120可以切斷且回至相當高之電阻不導電之切 斷狀態，-直至再度超過Vth與&為止。 在只施例中，選擇裝置120(第2圖）可以具有較裝置 U5為高之電阻與較高之臨界電壓(VTH)(第3圖）。此裝置120 亦可以具有較高之活性能量。裝置125之臨界電壓與維持電 壓可以貫質上相等，且在一實施例十，此突返電壓小於 0.25V。裝置125可以具有較裝置12〇為高之漏電，且其Vth 貫貝上小於或等於VH。如果νΤΗ小於γΗ，則將突返電壓最 小化。裝置125之維持電壓VH較佳大於裝置120之突返電 壓。當此兩個裝置120與125均導通時，此串聯之兩個裝置 15 <Vh等於··當此兩個裝置均導通時，跨各裝置維持電壓之 和。此經組合裝置120、125所具有之VH可以與裝置120之突 返電壓相比較。然後，藉由調整裝置120之臨界電流相當小 於裝置125之臨界電流，可以在觸發裝置120時將跨裝置125 之電壓最小化，其將突返電壓最小化。如果裝置125之VH 20 大於裝置120之突返電壓，且大約等於裝置125之臨界電 壓’則當所施加之電流大於此對(pair)中之較高臨界電流 時、其在一些實施例中可以為裝置125之臨界電流、而此組 合從切斷切換至導通時，則裝置120與125可以小的突返電 壓一起操作。在一實施例中，在裝置120被切換導通時，裝 10 1283407
1 I ι ' 置12〇之電阻可以為裝置125電阻之十倍，因此大部份之電 壓降為跨裴置120之電壓降。 請參考第4圖，其為在本發明—實施例中、配置成垂直 堆疊之記憶體刚之記憶體晶胞(例如：115)之實施例。然 5而，亦可使用其他之結構，其包括此等結構，其中此等裝 Ϊ之順錢變，且包減料構其具有繞料聯之兩或二 個離散堆疊。記憶體晶胞115可以包括：基板、覆蓋基 板240之絕緣材料鳩、以及覆蓋絕緣材料細之導電材料 # 謂。導電材料270為定址線(例如：列線152)。在導電材料 Π) 270之上，可以在絕緣材料之部份之間形成電極謂。在 電極340上可以沉積由以下材料所構成之序列層以形成垂 直之記憶體晶胞結構：記憶體材料35〇 ;電極材料·;切 換材料920、例如不可規劃之硫族化合物、其具有相對其％ 較低之臨界電流與較高之臨界電壓；電極材料㈣；切換材 15料940,例如不可規劃之硫族化合物，其具有較高臨界電流 與大約等於Vh之較低臨界電壓；電極材料950;以及導電材 料98〇。導電材料980為定址線(例如··行線142)。 基板240可以例如為半導體基板(例如··石夕基板），雖然， 本發明之範圍並不受限於此。其他適當基板可以使用但並 2〇不文限於：陶兗材料、有機材料、或玻璃材料之基板。 在基板240上可以形成一層絕緣材料26〇且與其接觸。 絕緣材料260可以為介電材料其可以為熱性及/或電性絕緣 材料，像疋例如二氧化矽，雖然本發明之範圍並不受限於 此。絶緣材料260之厚度可以從大約3〇〇人至大約1〇 〇〇〇a， 11 ⑧ 1283407
秦 I I ' 雖然本發明之範圍並不受限於此。可以使用化學或化學機 械拋光(CMP)技術將絕緣材料260平坦化。 可以使用例如物理氣相沉積(PVD)製程以形成：覆蓋此 絕緣材料260之導電材料270之薄膜。可以使用微影術與钱 5刻技術將導電材料270圖案化，而在y-方向（垂直於第4圖中 所顯示之圖）中形成小的寬度。導電材料270之膜厚度可以 從大20人至大約2000A。在一實施例中，導電材料27〇之厚 度可以從大200A至大約ιοοοΑ。在另一實施例中，導電材 # 料270之厚度可以大約為5〇〇入。 10 導電材料270可以為記憶體1〇〇之定址線（例如：列線 151、152、或153)。導電材料270可以例如為：鎢薄膜、捧 雜多晶矽薄膜、鈦薄膜、氮化鈦薄膜、鎢化鈦薄膜、叙薄 膜、銅薄膜、或此等薄膜之一些組合。在一實施例中，導 電材料270可以為多晶矽薄膜，其具有在其頂部表面上之耐 15 火矽化物之電阻降低之條片，雖然本發明之範圍並不受限 於此。 籲 可以使用例如“電漿增強化學氣相沉積，，(PECVD)製 程、高密度電漿(HDP)製程、或旋塗與膠烤製程，形成絕緣 材料280以覆蓋導電材料270。絕緣材料28〇可以為介電材 20 料，其可以為熱性及/或電性絕緣材料，像是例如二氧化 矽’雖然本發明之範圍並不受限於此。絕緣材料280之厚度 可以從大100A至大約4000A，雖然本發明之範圍並不受限 於此。在一實施例中，絕緣材料280之厚度可以從大5〇〇入 至大約2500人。在另一貝施例中，絕緣材料mo之厚度可以 ⑧ 12 1283407 • « . * 大約為1200A。 雖然本發明之範圍並不受限於此，可以使用化學或 CMP技術將絕緣材料280平坦化。絕緣材料28〇所產生之厚 度可以從大20A至大約4000人。在一實施例中，在絕緣材： 5 280平坦化之後，此絕緣材料280之厚度可以從大約2〇〇人至 大約2〇〇〇A。在另一實施例中，絕緣材料28〇之厚度可以大 約為900入。 記憶體材料350可以為相變可程式材料，其可以藉由以 • 下方式而規劃成至少兩種記憶體狀態之一：施加電流至記 10憶體材料350以改變而將此記憶體材料35〇之相在實質上結 晶狀恶與實質上非晶狀態間改變；其中此記憶體材料35〇在 貫質上非晶狀態中之電阻大於：此記憶體材料35〇在實質上 結晶狀態中之電阻。 規劃此記憶體材料350以改變此材料之狀態或相，其可 15以藉由將電壓施加至導電材料340與980而達成，因此產生 跨選擇裝置120、125與記憶體元件13〇之電壓。當此電壓大 • 於選擇裝置120、125與記憶體元件13〇之臨界電壓時，則電 流會流經記憶體材料350，以響應所施加之電壓，且會導致 記憶體材料350之變熱。 20 此變熱會改變記憶體材料350之記憶體狀態或相。改變 此記憶體材料350之相或狀態會改變：此記憶體材料350之 電氣特性，例如，此材料之電阻可以藉由改變此記憶體材 料350之相而改變。記憶體材料350亦可稱為：可規劃電阻材 料0 13 (§) 1283407 在“重設”狀態中，此記憶體材料350可以在非晶或半_ 非晶狀態中，以及在“設定，，狀態中，此記憶體材料35〇可以 . 在結晶或半-結晶狀態中。此在非晶或半-非晶狀態中記憶體 • 材料350之電阻大於：在結晶或半-結晶狀態中記憶體材料 5 350之電阻。應瞭解此重設與設定對非晶與結晶狀態之關聯 • 各為一種常軌慣例（convention)，其可以採用至少一相反之 常執慣例。 使用電流可以將§己丨思體材料3 5 〇加熱至相當高之溫 • 度’而將記憶體材料350“非晶化”，且將記憶體材料35〇“重 10 新設定”(例如：規劃此記憶體材料350至邏輯“〇，，之值）。將 記憶體材料350之體積加熱至相當低之結晶溫度，且將記憶 體材料350“設定”(例如：規劃此記憶體材料350至邏輯“1，， 之值）。可以藉由改變流經此記憶體材料35〇之體積之電流 數篁與期間，以達成記憶體材料350之各種電阻以儲存資 訊。 _ 如同於第4圖中所示，選擇裝置125可以包括底部電極 - 360、與覆蓋此底部電極360之切換材料920。換句話說，切 換材料920可以形成於底部電極360之上且與其接觸。此 外，選擇裝置125可以包括：覆蓋此切換材料920之頂部電 20 極930 〇 雖然本發明之範圍並不受限於此，此底部電極360可以 為薄膜材料其薄膜厚度為：從大約2〇A至大約2000A。在一 實施例中，此電極360之厚度可以為從大約ιοοΑ至大約 WOOA。在另一實施例中，此電極360之厚度可以大約為 14 (§) 1283407
1 I 30〇A。此用於底部電極360之適當材料可以包括由以下材料 所構成之薄膜··鈦(Ti)、氮化鈦(TiN)、鎢化鈦(Tiw)、碳(c)、 碳化石夕（SiC)、鈦銘氮化物(TiAIN)、鈦石夕氮化物(TiSiN)、多 晶矽、氮化鈕(TaN)，此等薄膜之一些組合，或與切換材料 5 940相容之其他適當導體或電阻導體。 雖然本發明之範圍並不受限於此，此切換材料920可以 為一種薄膜材料，其厚度為從大約2〇A至大約2〇〇〇人。在一 實施例中，此切換材料920之厚度可以為從大約2〇〇A至大約 ® 10⑻人。在另一實施例中，此切換材料920之厚度可以大約 !〇 為 500A。 可以使用薄膜沉積技術像是例如：化學氣相沉積(CVD) 製程或物理氣相沉積(PVD)製程，形成此覆蓋底部電極36〇 之切換材料920。切換材料920可以為：在實質上非晶狀態 中之硫族化合物材料或雙向開關半導體材料之薄膜，其可 15以藉由施加預先設定電流或電壓，而在較高電阻“切斷狀 態”與較低電阻“導通，，狀態之間重覆地且可逆地切換。切換 材料920可以為非可規劃材料。 雖然本發明之範圍並不受限於此，在一例中，切換材 料920之成份可以包括：大約14%Si濃度、大約39%Te濃度、 20大約37%As濃度、大約9%Ge濃度、以及大約1%ΐη濃度。在 另一例中，切換材料940之成份可以包括：大約14%Si濃度、 大約39%Te濃度、大約37%As濃度、大約9%Ge濃度、以及 大約1%P濃度。在此等例中，此等比例為在構成元素之總 原子100%中之原子百分比。 15 12834.07 在另一實施例中，此切換材料920之成份可以包括以下 元素之合金：砷(As)、碲(Te)、硫(S)、鍺(Ge)、硒(Se)、以 及錄(Sb)，而其各原子百分比為：1〇%、21%、2%、15%、 50%、以及2%。 5 雖然本發明之範圍並不受限於此，在其他實施例中， 此切換材料920可以包括：矽(si)、碲(Te)、砷(As)、鍺(Ge)、 硫(S)、以及硒(Se)。作為例子，此切換材料94〇之成份可以 包括以下元素··大約5%Si濃度、大約34%Te濃度、大約 28%As濃度、大約ll%Ge濃度、大約21%S濃度、以及大約 1〇 l%Se 濃度。 頂部電極930可以為薄膜材料其厚度為大約2〇a至大約 2〇ooA。在一實施例中，電極93〇之厚度可以為從大約1〇〇A 至大約1000A。在另一實施例中，電極93〇之厚度可以大約 為300入。此用於頂部電極23〇之適當材料可以包括由以下材 15料所構成之薄膜：鈦(Ti)、氮化鈦(TiN)、鎢化鈦(TiW)、碳 (C)、碳化矽（Sic)、鈦鋁氮化物（TiAiN)、鈦矽氮化物 (TiSiN)、多晶矽、氮化鈕(TaN)，此等薄膜之一些組合，或 與切換材料920相容之其他適當導體或電阻導體。 在一實施例中，此頂部電極與底部電極可以包括碳， 20且可以具有大約500 A之厚度。此頂部電極930可以稱為上 W电極’且此底部電極360可以稱為下部電極。在此實施例 中選擇裝置125可以稱為垂直結構，因為電流可以垂直地 流經頂部電極930與底部電極36〇間之切換材料92〇。如果使 用薄膜用於切換材料92〇與電極93〇以及36〇，則選擇裝置 16 1283407 , ·
> I 125可以稱為薄膜選擇裝置。 選擇裝置125之臨界電流(ITH)可以小於：設定於高電阻 非晶狀態中用於雙向開關半導體元件記憶體裝置之臨界電 流。在此等選擇裝置切換導通時，選擇裝置120、125之電 5 阻可以較記憶體元件130之電阻大許多、例如大十倍，以致 於當選擇裝置120或125切換導通時’跨此選擇裝置電壓之 大部份將此選擇裝置切換時電壓中之變化最小化。選擇裝 置125之臨界電壓（VTH)可以藉由改變製程變數而改變，其 • 例如為：切換材料920之厚度或合金成份、以及接觸電極之 10活性面積。例如，增加切換材料920之厚度，則可以選擇裝 置125之臨界電壓，其結果為如果此裝置之乂“呆持相同，則 其突返電壓增加。選擇裝置125之維持電壓(Vh)可以藉由以 下方式改變或設定：藉由對切換裝置之接觸之型式，例如， 電極360與930之組合可以決定選擇裝置125之維持電壓。 15 切換材料940以及電極930與950可以形成選擇裝置 ⑽。可以使賴似但*同材料以形成切換材料940,以及 #彳以使賴似但不同製造技術以形成在此所說明之切換材 料920。切換材料92_4〇可以由不同材料所構成。例如， 在-實施例中，切換材料92()可以由硫族化合物材料所構 20成，而切換材料_可以由不同之硫族化合物材 選擇裝置⑽或125之臨界電壓可以由雙向開關半導體 元件開關之切換材料之厚度或合金成份所決定，以及此錐 向開關半導體元件開關之維持但壓藉由接觸此雙向^ 導體元件開關之切換材料之電極之成份而決定。因此，在 17 12834.07 一實施例中，裝置125之突返電壓可以藉由··減少切換材料 之厚度與使用特殊型式之電極而降低。 在一實施例中，此切換材料920之厚度可以薄於切換材 料940之厚度以減少漏電。以替代方式，材料920可以由較 5低漏電合金製成，例如允許具有較高半導體能帶間隙之合 金其範圍為0.8ev至l.〇ev，其例如為具有2〇%至40%鍺之 砷、硒、鍺合金。一種合適之合金包括（以原子之百分比）·· 10%神、21%碲、2%硫、15%鍺、50%硒、以及2%銻，而 • *有大約〇.—能帶間隙。作為另-例，此切換元件920可 K)以具有在水平方向中所測量較小面積以減少漏電。 此裝置125可以使用不同合金作為切換材料9顿例 如：碲39%、砰37%、石夕17%、鍺7%)製成，而在一實施例 中具有10至20%添加之石夕。此用於材料姆之合金可以為較 大漏電之合金。 15 20 在此實施财，此選擇裝置12G之臨界電壓可以大約為 3V，以及選擇裝置12G之維持電壓可以大約yv。此選擇 裝置I25之臨界電壓相A料小於或等於ι ιν，以及選擇 裝置125之_電壓可以A_v。装置脱臨界電壓可 以小於裝置⑽與125串聯組合之突返電壓，以致於當此選 擇裝置突返時並不會超過記憶體裝置13〇之VTH。為了進-步降低突返電壓可以將—或多個像是裝置125之裝置與裝 m。作為另一項選擇，裝置⑽可以由具有較大活 性:=材料製成。在某些實施例中，裝置⑽可以由具有 較尚玻璃轉換溫度之硫族化合物所形成。 18 €> 1283407
p t I 此外，裝置120之漏電與臨界電流可以小於裝置125與 。己隐體兀件130之漏電電流，以致於一直至裝置觸發為 止（田其電壓超過其臨界電壓時），可以將跨裝置與元件 Π0之電壓最小化至相當小之電壓，以及當去除選擇時，將 5此進入Jt串聯組合之漏電最小化。在一實施例中，此跨裝 置130之電壓會小於此跨裝置之電壓之㈣，一直至其 被觸發為止。勤，此料Μ5與元件請之電阻可以小 於此跨裝置12G之電阻十倍，—直至此對裝置⑽施加之電 壓超過其臣品界電壓而被觸發為止。此對於此裝置之組合串 ίο，、、且臨界電摩之增加為··跨裝置12〇之電阻器分割器。這即 疋此跨裝置12〇電壓之增加是、相對於跨此所選擇列與行 之總電壓’是與跨裝置125與元件130之電壓降成正比Ϊ其 可以精由下财式減少··在裝置刀換導通時，增加裝置 125相對於裝置12G之漏電與減少其電阻。可以在此兩裝置 5句刀換導通後維持其電流大於&，㈣保將此串聯裝置⑽ ，、125維持在％導通狀齡，以及可以調整選擇裝置⑽與 125之維持電流與臨界電流(h)至小於記憶體元件130之電 流 ΙτΗ。 20 例如，如果裝置120在此跨選擇裝置120與125以及記情 體元件m之μ·發至lv之轉電壓，這訂2 3寧 餘裝置125與記㈣元件13G之2·3ν電壓。此2欺電麼足 以觸«置125，且此裝置125與元細之相對電阻為如 此，以致於其電壓之大部衫跨裝置125，因此只有它被切 換，而留下記憶體元件m未被切換，而具有跨其之電壓平 (§) 19 1283407 • . 1 * 衡（裝置120上述之電壓+裝置125之VH)，以致於將裳置125 之維持電壓加至裝置120之維持電壓，而具有跨記憶體元件 130之電壓平衡。此裝置120與130之組合所產生之突返電壓 為：3.3V減去裝置12〇之VH、再減去裝置125之VH、再減去 5 跨元件之電壓例如1.3V。此電壓更可藉由以下方式進一 步降低：增加任何此等裝置之維持電壓、降低裝置120或125 之任何之臨界電壓、或藉由將裝置125添加至此串聯組合。 在將裝置120與125觸發後，此在列線即位元線上所發 _ 展之電壓平衡然後可以跨此記憶體元件130。當此行線由電 10流源驅動時此電壓增加，當元件130被重新設定時可讀取此 電壓為1 ’因為此行線電壓保持增加且超過感測器或參考電 壓。如果在合理之時間期間之後，此行線之電壓並未超過 其參考電壓，則設定此位元且在較低電阻狀態中。 對於不具突返之組合式選擇裝置與記憶體元件，當增 15加之電流強迫進入此對時，此跨組合裝置120與125之總電 壓增加。如果裝置120之臨界電壓等於：裝置12〇之維持電 壓加上裝置125之維持電壓，且裝置125之臨界電壓等於裝 置125之維持電壓，則此裝置120之突返電壓被吸收於跨此 裝置125電壓之增加中，而裝置130不會產生臨界動作，然 後此等串聯之選擇裝置顯得不具有組合之突返電壓。為 了吸收第—I置之突返電壓，此裝置12G之臨界電壓、減去 衣置120之維持電壓，必須小於裝置125之臨界電壓，其較 佳小於裝置125之維持電壓。 作為例子，如果裝置125之臨界電壓等於裝置125之維 20 ⑧ 1283407 持電壓、其在此例中為L5V，則裝⑽之臨界電壓為， 而具有ι.5ν之維持電壓，則在袭置n〇臨界時跨裝置⑵之 電壓為0.4V。在臨界電流流經裳置12〇時之裝置之電阻 為:在臨界電壓之裝置120電阻之大約1〇%。因此，在裝置12〇 5產生臨界動作立即之前，此跨裝置12〇之電壓為26v，此跨 裝置125之電壓為〇·3ν，且跨此兩裝置之總電壓為2 — 在此裝置UG產生臨界動作之後，此跨裝置⑽之電壓 等於裝置12G之維持電壓或L5V，而此跨裝置125之電壓為 籲 L4V，其仍然低於記憶體元件之臨界電壓與維持電壓。此 H)總電壓為2.9V而不會產生突返，因為在其突返之前必須跨 裝置125施加額外之〇.IV。 作為還有另一個例子，此裝置125之臨界電壓可以等於 其維持電壓而為1.5V，且裝置120之臨界電壓為2·6ν而具有 維持電壓1.5V。然後，在裝置12〇產生臨界動作之立即之 15前，裝置120具有跨其之2.6V、裝置125具有跨其之〇·7ν， • 而產生跨此兩裝置之總3.3V，以及記憶體元件13〇具有跨其 之0.2V，而產生列線與行線間總共3.5V。在裝置120產生臨 界動作之後，裝置120具有1.5V之維持電壓(Vh)，裝置125 具有1.5V之維持電壓（VH)，記憶體元件13〇之維持電壓增加 20至〇.5V，因此會有0.2V之突返電壓，因此記憶體元件13〇現 在可以察覺跨其之電壓增加、而沒有從列至行電壓之增加。 因此，跨此記憶體元件130用以切換之電壓亦決定此突 返電壓之數量，且此藉由當裝置120切換時之相對電阻而決 定。然而，即使較厚之裝置可以被視為具有較大之電阻， (§) 21 1283407 =及因此大雜之電壓降、在此裝置產生臨界動作立即之 則之時刻’其具有跨其之完整臨界電壓，而裝置⑵僅具有 跨其電壓之-部份。此組合裝置12_25之突返電壓數量 然後跨元件13〇發展，且導致電流其可以超過裝l耻125 5之維持電流，以致於當在元件13〇中電流增加時，可以建立 與維持穩定電壓。 因此，在—些實施例中，在裝置120中較佳有低漏電。 此由裝置12〇所造成增加之突返電壓由裝置125對其產生相 反作用。在-些實施例中，當將此串聯組合使用作為用於 10記憶體元件130之選擇裝置時，裝置12〇與125之組合造成： 較低之漏電與較少之突返。 現在參考第5®，其說明根據本發明實施㈣統_之 一部份。系統_可以使祕無線裝置，例如：個人數位助 理(PDA)、具有無線能力之膝上型或可攜式電腦、網路數位 U板、無線電話、呼叫器、立即訊息裝置、數位音樂播放機、 數=照相機、或其他震置其可以適用於無線地傳送及/或接 收資訊。系統860可以使用於任何以下系統中 :無線區域網 路(WLAN)系統、無線個人區域網路(wpAN)系、统、蜂巢網 路，雖然本發明之範圍並不受限於此。 系統860可以包括：控制器、輸入/輸出（ι/⑺裝置87〇 (例如：鍵盤、_ +盟、 ”、、貝不為）、屺憶體875、以及經由匯流排885 連接至各其他|置之無線介面_。應注意本發明之範圍並 不受限於具有任何或所有此等元件之實施例。 控制益865可以包括例如：一或多個微處理器、數位信 22 12.83407 * , 號處理器、微控制器等。可以使用記憶體875以儲存傳輸至 系統860或由其傳輸之訊息。亦可以選擇地使用§己憶體875 以儲存：在系統860操作期間由控制器865所執行之指令， 以及可以被使用以儲存使用者資料。記憶體875可以由一或 5多個不同型式記憶體所提供。例如，記憶體875可以包括下 列任何型式：隨機存取記憶體；依電性記憶體；非依電性 記憶體、例如快閃式記憶體及/或記憶體例如在此所討論之 記憶體1〇〇。 # 使用者可以使用輸入/輸出（I/O)裝置870以產生訊息。 10系統860可以使用無線介面880以射頻(rF)信號，去/來無線 通信網路以傳送與接收訊息。此無線介面880之例可以包 括：天線或無線接收發射器，雖然，本發明之範圍並不受 限於此。 雖然以上說明與描述本發明之某些特性，但對熟習此 15技術人士為明顯可以對其作許多修正、替代、改變、以及 #效設计。因此’應瞭解所附之申請專利範圍之用意為包 含符合本發明真實精神之所有此等修JL與改變。 【圖式簡單說明】 第1圖為概要圖其說明根據本發明實施例之記憶體； 20第2圖說明存取裝置之電流-電壓特徵； 第3圖况明組合式存取裳置之電流-電壓特徵，· * β為t、戴面圖其說明根據本發明實施例之第i圖中 記憶體之一部份，·以及 第5圖為方塊圖說明根據本發明實施例之系統之一部 23 1283407 * . 份。 【主要元件符號說明】 100…記憶體 111-119···記憶體晶胞 120…選擇裝置 125…選擇裝置 130…記憶體元件 141-143…位元線 151-153…字元線 240…絲 260…絕緣材料 270…導電材料 280…絕緣材料 340…電極 350···記憶體材料 360…電極材料 860…系統 865…控制器 870…輸入/輸出裝置 875…記憶體 880…無線介面 885…匯流排 920…切換材料 930…電極材料 940…切換材料 950…電極材料 980…導電材料

Claims (1)

  1. i1283407 十、申請專利範圍： 第94121406號申請案申請專利範圍修正本 96.01.24. 1. 一種記憶體裝置，包含： 一相變記憶體元件； 5 10 15 20 一串聯之第一選擇裝置；以及 一串聯之第二選擇裝置，具有較該第一選擇裝置更 高電阻與更大臨界電壓。 2. 如申請專利範圍第1項之裝置，其中該第一選擇裝置之 維持電壓與臨界電壓實質上相等。 3. 如申請專利範圍第1項之裝置，其中該第一選擇裝置之 突返(snapback)電壓小於0.25伏特。 4. 如申請專利範圍第1項之裝置，其中該第二選擇裝置具 有較該第一選擇裝置更高之致動能量。 5. 如申請專利範圍第1項之裝置，其中該元件與該等選擇 裝置係配置成一垂直堆疊。 6. 如申請專利範圍第5項之裝置，其中該等選擇裝置與該 元件包括一種硫族化合物。 7. 如申請專利範圍第6項之裝置，其中該第二選擇裝置較 該第一選擇裝置具有較大之突返電壓。 8. 如申請專利範圍第6項之裝置，其中該等第一與第二選 擇裝置中之該硫族化合物為不可規劃材料。 9. 一種形成記憶體之方法，包含以下步驟： 將一第一選擇裝置與一第二選擇裝置和一相變記 憶體元件串聯耦接，以使得該第一選擇裝置較該第二選 25 (1283407 Γ
    10 15
    20 擇裝置具有較高電阻與較大臨界電壓。 10. 如申請專利範圍第9項之方法，更包括耦接具有實質上 相等之一維持電壓與一臨界電壓的一第二選擇裝置。 11. 如申請專利範圍第9項之方法，更包括耦接具有小於0.25 伏特之突返電壓的一第一選擇裝置。 12. 如申請專利範圍第9項之方法，更包括使用具有較該第 二選擇裝置更高之致動能量的一第一選擇裝置。 13. 如申請專利範圍第9項之方法，更包括將該記憶體元 件、該第一選擇裝置與該第一選擇裝置堆疊成一垂直堆 疊。 14. 如申請專利範圍第13項之方法，更包括以硫族化合物形 成該等選擇裝置。 15. 如申請專利範圍第14項之方法，更包括對該第一選擇裝 置提供較該第二選擇裝置為大之突返作用。 16. 如申請專利範圍第15項之方法，更包括在該等第一與第 二選擇裝置中使用不可規劃之硫族化合物。 17. 如申請專利範圍第9項之方法，更包括使用該第二選擇 裝置以減少由該第一選擇裝置所提供之突返作用。 18. 如申請專利範圍第17項之方法，更包括使用該第一選擇 裝置以減少該等串聯之選擇裝置與記憶體元件之洩漏。 19. 一種無線資訊處理系統，包含： 一處理器； 耦接至該處理器之一無線介面；以及 耦接至該處理器之一記憶體，該記憶體包括： 26
    J283407 一相變記憶體元件； 一串聯之第一選擇裝置； 一串聯之第二選擇裝置，其具有較該第一選擇裝 置更高之電阻與最大的臨界電壓。 20. 如申請專利範圍第19項之系統，其中該第一選擇裝置之 維持電壓與臨界電壓實質上相等。
    10 15
    21. 如申請專利範圍第19項之系統，其中該第一選擇裝置之 突返電壓小於0.25伏特。 22. 如申請專利範圍第19項之系統，其中該第二選擇裝置具 有較該第一選擇裝置更高之致動能量。 23. 如申請專利範圍第19項之系統，其中該元件與該等選擇 裝置係配置成一垂直堆疊。 24. 如申請專利範圍第23項之系統，其中該等選擇裝置與該 元件包括一種硫族化合物。 25. 如申請專利範圍第24項之系統，其中該第二選擇裝置較 該第一選擇裝置具有較大之突返電壓。 26. 如申請專利範圍第24項之系統，其中該等第一與第二選 擇裝置中之該硫族化合物為不可規劃材料。 27
TW094121406A 2004-06-30 2005-06-27 Accessing phase change memories TWI283407B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/882,860 US6990017B1 (en) 2004-06-30 2004-06-30 Accessing phase change memories

Publications (2)

Publication Number Publication Date
TW200617968A TW200617968A (en) 2006-06-01
TWI283407B true TWI283407B (en) 2007-07-01

Family

ID=35160099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094121406A TWI283407B (en) 2004-06-30 2005-06-27 Accessing phase change memories

Country Status (8)

Country Link
US (1) US6990017B1 (zh)
EP (1) EP1771861B1 (zh)
KR (1) KR100851843B1 (zh)
CN (1) CN100492540C (zh)
AT (1) ATE377830T1 (zh)
DE (1) DE602005003232T2 (zh)
TW (1) TWI283407B (zh)
WO (1) WO2006004677A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153960B2 (en) 2004-01-15 2015-10-06 Comarco Wireless Technologies, Inc. Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices
EP1624459A1 (en) * 2004-08-03 2006-02-08 STMicroelectronics S.r.l. Nonvolatile phase change memory device and biasing method therefor
TWI260764B (en) * 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
US7381981B2 (en) * 2005-07-29 2008-06-03 International Business Machines Corporation Phase-change TaN resistor based triple-state/multi-state read only memory
US20070227878A1 (en) * 2006-03-29 2007-10-04 Roger Hamamjy Forming ovonic threshold switches with reduced deposition chamber gas pressure
US7663900B2 (en) 2007-12-31 2010-02-16 Hitachi Global Storage Technologies Netherlands B.V. Tree-structure memory device
US8223580B2 (en) * 2008-06-17 2012-07-17 Ovonyx, Inc. Method and apparatus for decoding memory
US7944728B2 (en) * 2008-12-19 2011-05-17 Sandisk 3D Llc Programming a memory cell with a diode in series by applying reverse bias
US8014185B2 (en) * 2008-07-09 2011-09-06 Sandisk 3D Llc Multiple series passive element matrix cell for three-dimensional arrays
US7733685B2 (en) * 2008-07-09 2010-06-08 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
US7923812B2 (en) * 2008-12-19 2011-04-12 Sandisk 3D Llc Quad memory cell and method of making same
US7910407B2 (en) * 2008-12-19 2011-03-22 Sandisk 3D Llc Quad memory cell and method of making same
WO2011064801A1 (en) * 2009-11-30 2011-06-03 Andrea Redaelli Memory including a low thermal budget selector switch on a variable resistance memory cell
US8384429B2 (en) 2010-04-16 2013-02-26 Infineon Technologies Ag Integrated circuit and method for manufacturing same
CN102231283A (zh) * 2011-04-07 2011-11-02 清华大学 一种不挥发存储器的无线接口
US8767482B2 (en) * 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
US9245926B2 (en) * 2012-05-07 2016-01-26 Micron Technology, Inc. Apparatuses and methods including memory access in cross point memory
US8675423B2 (en) 2012-05-07 2014-03-18 Micron Technology, Inc. Apparatuses and methods including supply current in memory
US9153777B2 (en) * 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US20160005965A1 (en) * 2014-07-01 2016-01-07 Micron Technology, Inc. Memory cells having a first selecting chalcogenide material and a second selecting chalcogenide material and methods therof
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US10403680B2 (en) * 2015-03-31 2019-09-03 Sony Semiconductor Solutions Corporation Switch device and storage unit
US9406881B1 (en) 2015-04-24 2016-08-02 Micron Technology, Inc. Memory cells having a heater electrode formed between a first storage material and a second storage material and methods of forming the same
US10192616B2 (en) * 2016-06-28 2019-01-29 Western Digital Technologies, Inc. Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
KR102594412B1 (ko) * 2016-08-03 2023-10-30 삼성전자주식회사 임계 스위칭 소자를 갖는 반도체 소자 형성 방법
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
KR102295524B1 (ko) 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자
US11031072B2 (en) * 2017-09-28 2021-06-08 Intel Corporation Dynamic random access memory including threshold switch
US10381101B2 (en) * 2017-12-20 2019-08-13 Micron Technology, Inc. Non-contact measurement of memory cell threshold voltage
US10403359B2 (en) * 2017-12-20 2019-09-03 Micron Technology, Inc. Non-contact electron beam probing techniques and related structures
JP2019169219A (ja) * 2018-03-23 2019-10-03 東芝メモリ株式会社 半導体記憶装置
US10374009B1 (en) * 2018-07-17 2019-08-06 Macronix International Co., Ltd. Te-free AsSeGe chalcogenides for selector devices and memory devices using same
KR102144537B1 (ko) * 2018-11-08 2020-08-12 한양대학교 산학협력단 Ots의 스냅 백 현상을 개선하는 회로 소자 및 이를 포함하는 상변화 메모리 소자
FR3095894B1 (fr) * 2019-05-10 2022-05-20 Commissariat Energie Atomique Sélecteur de mémoire
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array
US11818899B2 (en) * 2020-11-03 2023-11-14 Samsung Electronics Co., Ltd. Semiconductor device including layers with different chalcogen compounds and semiconductor apparatus including the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414271A (en) * 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
US6275411B1 (en) * 1993-07-23 2001-08-14 Nonvolatile Electronics, Incorporated Spin dependent tunneling memory
US6072454A (en) * 1996-03-01 2000-06-06 Kabushiki Kaisha Toshiba Liquid crystal display device
US6147900A (en) * 1997-11-06 2000-11-14 Nonvolatile Electronics, Incorporated Spin dependent tunneling memory
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US7989789B2 (en) * 2002-04-04 2011-08-02 Kabushiki Kaisha Toshiba Phase-change memory device that stores information in a non-volatile manner by changing states of a memory material
CN100481259C (zh) * 2002-11-01 2009-04-22 松下电器产业株式会社 使用变阻元件的非易失性双稳态多谐振荡器电路的驱动方法
US6795338B2 (en) * 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide

Also Published As

Publication number Publication date
WO2006004677A1 (en) 2006-01-12
KR100851843B1 (ko) 2008-08-13
EP1771861A1 (en) 2007-04-11
DE602005003232T2 (de) 2008-08-28
EP1771861B1 (en) 2007-11-07
US20060002173A1 (en) 2006-01-05
TW200617968A (en) 2006-06-01
KR20070024672A (ko) 2007-03-02
CN1961378A (zh) 2007-05-09
US6990017B1 (en) 2006-01-24
CN100492540C (zh) 2009-05-27
ATE377830T1 (de) 2007-11-15
DE602005003232D1 (de) 2007-12-20

Similar Documents

Publication Publication Date Title
TWI283407B (en) Accessing phase change memories
US7709822B2 (en) Phase change memory and manufacturing method thereof
US7135696B2 (en) Phase change memory with damascene memory element
US7649191B2 (en) Forming a carbon layer between phase change layers of a phase change memory
EP2204851B1 (en) Ovonic threshold switch film composition for TSLAGS material
KR101486984B1 (ko) 가변 저항 메모리 소자 및 그 형성방법
US7880123B2 (en) Dual resistance heater for phase change devices and manufacturing method thereof
US20060278900A1 (en) Phase change memory device having an adhesion layer and manufacturing process thereof
US7910904B2 (en) Multi-level phase change memory
US8178385B2 (en) Phase change memory that switches between crystalline phases
US20120294076A1 (en) Forming Sublithographic Heaters for Phase Change Memories
US20160211017A1 (en) Heating phase change material
US7105408B2 (en) Phase change memory with a select device having a breakdown layer
US20060255328A1 (en) Using conductive oxidation for phase change memory electrodes

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees