TWI275254B - Digital data slicing circuit and slicing method - Google Patents
Digital data slicing circuit and slicing method Download PDFInfo
- Publication number
- TWI275254B TWI275254B TW094115864A TW94115864A TWI275254B TW I275254 B TWI275254 B TW I275254B TW 094115864 A TW094115864 A TW 094115864A TW 94115864 A TW94115864 A TW 94115864A TW I275254 B TWI275254 B TW I275254B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- digital
- cutting
- jitter
- phase
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/005—Reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
- G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
1275254 16421twf.doc/g 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種數位資料切割電路與切割方法, 且特別是有關於一種在抖動總值上對數位資料作切割之數 、 位資料切割電路與切割方法。 ° 、 【先前技術】 在數位^號的儲存上,為了減少傳輪時的直流成份, 傷有許多種編碼方式,例如光碟標準之紅皮書(Red B〇〇k, IEC-908)等之理論根據,皆是在確保資料之編碼後,使得 新碼之數位總值變化趨近於零的設計。 一般而έ,在通訊系統上係大多使用較高的運行長度 有限(Run-Lenth-Limited,簡稱RLL)調變碼比例來限制 通道頻覓。例如,光碟(Compact Disc,簡稱CD)係為使 用八至十四位元加三合併位元調變系統,而多樣化數位光 碟(Digital Versatile Disc,簡稱DVD)係為使用八至十六 位元的調變系統。不像其他的調變系統(例如是雙相調變, 1 這些運行長度有限調變惡化了具有累積數位總值(Digital Sum Value,簡稱DSV)之二進位數位資料,其中,係取 決於搜尋用於切割位準來使數位總值為零之切割架構上。 而如美國專利公告號第5974088號與第5548284號所述, 其係為累積數位總值,然後修改切割位準以擺脫其影響。 另外,如美國專利公告號第6169716號所述,其係為偵測 在抽出(extracted)時脈與切割值之間的相位差異來擺脫 其影響,以及以具有傳統數位總值切割器之多路傳輸來達 1275254 16421twf.doc/g 到更穩定的切割。 從傳輸通道來的二進位射頻(RF) 欠光予儲存媒體的頻寬限制傳輸通道,對於降低每 記憶體單元成本來說較高的運行長 $低f 通訊㈣將、“ J 長度有限調變碼比例之 ί二簡單的方法就是不理會數位總值的飄: Ϊ值為零來修正切割位準。如果切割位準速 又° 通遏速度變化太多,此切割結果將會接近於 -般應用的飽和。但是,如果通道特性惡化(例 士的黑點或表面到痕)_,慢反應的切 ^ 給予非常高調變數位總值導致不正確的結^人為圖案將 而且如習知之美國專利公告號第5974〇88 =6的:=單Γ對數位總值作補償或取得獨二數 、、心值的則位錢測器。*在習知之技術中,其係 用於切4’Η蹲比例上精準的數位總值如 产 時,補償料造更乡的錯誤。 確的 【發明内容】 y本毛月的目的就是在提供一種數位資料切割電路,盆 ,可在切#彳數位資料時,不會受到數位總值之影響 得到更高的頻寬。 ㈢ 本發明的再一目的是提供一種數位資料切割方法,其 1275254 16421twf.doc/g 美!專利公告號第6169716號中直流偏移之η 通,而且亦不會受到鎖相迴路之相位錯誤的影變。移之問 干本發明提出-種數位資料切割電路,此數^ =包括切割器、鎖相迴路、資料抖動電路與 ,上述之鎖相迴路係為接收及根據數位言 日寸脈。上述之資料抖動電路係為接收及出鎖相 時脈作比較而得到抖動作妒, 备 l唬與鎖相 及數位信號作抖動計算,;輸出比虎與鎖相時脈 號。上述之位準計曾哭到之抖動錯誤信 輸出切割位準係為接收抖動錯誤信號,以調整及 位類實:=?述之切割器包括數 作切割,而輸出數位信號。’、、、艮據則位準對射頻信號 依照本發明的較佳實施例 比數位轉換器、比較器。上,处之切割器包括類 頻信號,以對射頻信號作教頌比數位轉換器係接收射 較^正輸入端係為^收二輸出彳述之比 幸父為之負輪入端則接收切割位準二=m信號,比 备明的較佳實施例所述,上述之數位資料切割 7 上275254 16421twf.doc/g % 電路更包括位準產生器盥多工哭甘士 生固定位準。而多工‘二位準產生器係產 位準計算器。 、]根據拉式^號切換位準產生器與 測及J擇該^施例所述’上述之抖動計算係量 數位信祕至數位信號之零交又的週期或 先為ΐ:;: 資料切割方法,此方法包括首 信號。其次,鎖相、回=射頻信號與切割位準而輸出數位 時脈。然後,資料接收及根據數位信號而輸出鎖相 作比較而路接收及對數位信號與鎖相時脈 位信號作抖動計瞀,二=此抖動信號與鎖相時脈及數 算器則接二誤:::;+=號。接著,位準計 依照本發明的健= 整及輸出切割位準。 頻信號與切割位準而及根據射 轉換器接收切割位準,並對切驟包括由數位類比 出。接著,由比較__^位準作數位類比轉換後輸 輸出數位信號。據切糾位準對射頻信號作切割,而 轉換器接收射頻信號,並驟包括由類比數位 出,,-較器根據
堉爹照圖1 1275254 16421twf.doc/g 輪出數位信號。 本發明因採用在抖動總值上對數位資料作切割,因 此,在切割數位資料時,將不會受到數位總值之影響,還 可得到更高的頻寬。另外,也不會有錢偏移之問題,而 且亦不會受到鎖相迴路之相位錯誤的影響。 為讓本發明之上述和其他目的、特徵和伽能更明顯 懂,下文特舉較佳實施例,並配合所附圖式,細說 明如下。 【實施方式】 叙A一,丨 .......曰/丨、队π个资明一較佳實施例的一種 t貧料切割電路的電路方塊圖。在本實施例中,此數位 負料切割電路10係包括士宝丨% 係已括切剎态100、鎖相迴路110、資料 1 2、位準計算器114、位準產生器116與多工器 。而在严。1所示之切割器100係為類比式切割器。 102。,!刀心_包括數位類比轉換器、104與比較器 2〇此數位類比轉換哭 口口 10δ:;Γ/': ^ 102 其中,數仿米 /、夕工态108形成一負回授系統。 割位準,並104為接收多工器,所輸出之切 接收類比的;;頻(RF=端。而比較器102之正輪入端 比較,亦即以_位準並雌齡號與切割位準作 農名, ^ /、貝枓抖動電路112 〇 …人,在鎖相迴路110( Phase Locked Loop,簡稱PLL ) 1275254 16421twf.doc/g :則對數位錢進行時脈抽出 至 資料抖動電路U2。 乍’並輸出鎖相時脈 資料抖動電路112為雷 f 102 ’並根據鎖相時脈量戦位110與比較 再以抖動信號顧㈣脈及 ^叫序抖動信號, 出比較所得到之-抖動錯誤信號。5破作抖動計算’而輸 接著,位準計算界π 112’並接收抖動錯誤^號整料抖動電路 118。而多工器118為根準至多工器 114或位準產生器116 1仏虎切換由位準計算器 信號可在當鎖相迴路110 : ^吾位準。其中’模式選擇 其穩定區域時將其他位準斗:總仙 器。從另-觀點來看,者:刀換為抖動總值切割 系統穩態時,模式選擇^虎亦;或回授 位準產生器116。 7將抖動總值切—切換為 請繼續參照圖2,J:係給⑽丄々 另-種數位㈣μ : 照本發明—較佳實施例的 ,數位貝抖則電路的電路方塊圖。圖2盘圖 ^於圖1之切割器⑽係為類比切割器,圖2之切3 器200則為數位切割器。 口 2之切副 拖1貝广例中,圖2之切割器200為包括類比數值轉 =綱與比較器2〇2。其,,類比數位轉換器2〇4: :紙喊、,亚對射頻信號作類比數位轉換後輪出。而比 父裔2〇2係為具有正輸入端與負輸入端,此正輸入端係為 接收數位類比轉換後之射頻信號,負輸入端則接收切割位 1275254 16421twf.doc/g 準。此比較器202係為根據切割位準對射頻信號作切 而輸出數位信號。 σ 請同時參照圖3與圖4,纟分別输示依照本發明 實施例的一種信號波形示意圖,以及數位資料 二二 驟流程圖。 、。仏㈣步 在本實施例中,對數位資料進行切割之方法為首 以例如是由切割器2G0接收及根據射頻信號(如圖 與切割位準(如圖3所示)而輸出數位信號(S4〇2 =割器⑽接收及根據射頻信颇㈣】位準而輸出數位 七號(如圖3所示)(S404 )。 在步驟S402巾,切割器·之類比數位轉換器綱 為接收射頻信號,並對射頻^ 、 頊1σ琥作類比數位轉換後輸出 jS406)。其次,崎器2〇2則為根據 杰m所傳來)對類比數位轉換 再輸出數位信號⑽8)。 則。麟切副後’ 在步驟S404中,切宝,丨哭彳⑽ 也 為接丨^ /1# °° 之數位類比轉換器104 马接收切告彳位準(由多工器118所 ;=口號:輸出至比較器1〇2之_二準 後㈣咖號作切割 週期其1本=位準降低時,切割信號將會擴大其正 比射L’*係為使用切割準位sl將原始的類 耵肩彳δ號RF切割成數位信號切。 接著’鎖相迴路U〇則接收及根據數位信號而輸出鎖 1275254 16421twf.doc/g 相時脈(如圖3所示)(S414)。其次, 接收及對數位信號與鎖相時脈作比較而得到抖^ 112 與鎖相時脈及數位信號作抖動計=輸: 接著,位準計算器112為以鎖相時脈 :?比,m動信號JT。注意,圖斗動= 不疋一個真實的信號。如果,較高頻率時脈存在^ t 以此時脈量_介於時脈至時脈間、ζ二將可 DI零交叉至時脈的週期 DI I父又與 ㈣錯誤信號“將由位 鳴衝的後面時,資料抖動是正的。4週 可以,動總值⑽一-,簡稱二 位準二开^準=器114為將資料抖動信號轉換為切割 得知切判位ί: 士回授系統。因此’如果藉由Jsv偵測 割位準準計算器114將輸出—較低的切 將保持切料算器114 )位準计#為114亦可計算低通、 1275254 16421twf.doc/g 圖案特性或其他如負回授信號在抖動總值上的 紅上所述,在本發明之數位資料切 中,因為是在在抖動總值上對數位資料作切割了“,^ 更同的頻見。另外,也不會有直流偏移之問題,而 會受到鎖相迴路之相位錯誤的影響。 雖然本發明已以較佳實施例揭露如上 限f本發明,任何熟習此技藝者,衫麟本發明 ^耗圍内’當可作些許之更動與潤飾,因此本發明之保講 範圍當視後附之申請專利範圍所界定者為準。 ’、 【圖式簡單說明】 圖1緣示健本發明-較佳實施例的—種數 電路的電路方塊圖。 貝了十刀^ 圖2 _細本發明-較佳實施·另—纖位 剎電路的電路方塊圖。 、 圖。圖3繪示依照本發明一較佳實施例的一種信號波形示意 圖憎7F依照本發明—較佳實施綱—種數位資料 方法的步驟流程圖。 ^ 【主要元件符號說明】 10、20 :數位資料切割電路 100、200 :切割器 102、202 :比較器 1275254 16421twf.doc/g 104 ··數位類比轉換器 110 :鎖相迴路 112 :資料抖動電路 114 :位準計算器 116 :位準產生器 118 :多工器 204 :類比數位轉換器 302〜312 :資料抖動區 s402〜s418 :各個步驟流程
14
Claims (1)
1275254 16421twf.doc/g 十、申請專利範圍: 位資料_魏^切割^,偏纽—_信號,該數 出一係接收該射頻信號與—_位準,用以輸 該數位仲性祕至該蝴11,用以接收及根據 数位1 口旎而輸出一鎖相時脈; 路,,電性減至如邮與該鎖相迴 抖動信2,並:if健號與該鎖相時脈作比較而得到--抖信號與該鎖相時脈及該數位信號作 及心心輪出比較所得到之—抖動錯誤信號;以 該抖器用電性祕至該資料抖動電路,並接收 其中該切割^刪1输之數__電路, -數_比轉換器,係接 位準作數位^匕轉換後輸出;以及。亚對物副 準,/ 虎而^亥負輸入端則接收該切割位 而輪出該號根據該洲位準對該射頻信號作切割, 其中=^專=㈣丨摘述之數位資料切割電路, 15 1275254 1642ltwf.doc/g 一類比數位轉換器,係接收該射頻信號,用以對該射 頻仏號作類比數位轉換後輸出;以及 山^、比車乂态,具有一正輸入端與一負輸入端,該正輸入 端係為接收數位類比轉換後之該射頻信號,該負輸入端則 接收該切割位準,該比較器係為根據該切割 、信聽錢岭触錢。 射頻 更包^ 如中請專利範圍第1項所述之數位資料切割電路, ,準t生益,用以產生一固定位準;以及 ^ m夕工為,電性耦接至該位準產生器與該位準舛曾 I用以根據-模式信號切換該位準產生器與該 其中當該抖項所述f數位資料切割電路, 期時,則輪出該抖動信號。;兩個相鄰之鎖相時脈的-半週 _ 6•如申請專利範圍第b 物崎動計算係量測該鎖相 =切割電路, (zer〇-cross)的週期。 孩數位诒號之零交叉 入如申請專利範圍第6 f中該抖動計算係更量測該= 立資料切割電路, (_-_s)至該鎖相時脈的週期。位h號之零交又 :· -種數位資料切割方法,包括. V文及根據一射頻信號與 唬, 準而輪出-數位信 16 1275254 16421twf.doc/g 接收及根據該數位信號而輸出一鎖相時脈; 接收及對該數位信號與該鎖相時 抖動δ十异,而輸出一抖動錯誤信號;以及 儿 接收祕動錯誤信絲罐及輪㈣切割位 且中8項賴之數位㈣_方法, 號之步驟包:號與該切割位準而輸出該數位信 信號根據該_位準對該㈣信號作_,而輸出該數位 10. 如申請專利範圍第8項所述之數位資料 信號根據該_鱗_義信號作_,而輸出該數位 11. 如中請專利範圍第8項所述之數位資料切 丰日:其I ΐΐ抖動計算得知小於兩個相鄰之鎖相時脈的- 半日守,則輸出該抖動信號。 、、12·如中請專利範圍第u項所述之數位資料切 去’其巾雜動計算係制貞相時脈雜數位信號之愛 17 1275254 16421twf.doc/g 交叉(zero-cross)的週期。 13·如申請專利範圍第12項所述之數位資料切割方 法,其中該抖動計算係更量測該數位信號之零交叉 (zero-cross)至該鎖相時脈的週期。
18
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094115864A TWI275254B (en) | 2005-05-17 | 2005-05-17 | Digital data slicing circuit and slicing method |
US11/162,326 US20060262686A1 (en) | 2005-05-17 | 2005-09-07 | Digital data slicing circuit and slicing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094115864A TWI275254B (en) | 2005-05-17 | 2005-05-17 | Digital data slicing circuit and slicing method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200642299A TW200642299A (en) | 2006-12-01 |
TWI275254B true TWI275254B (en) | 2007-03-01 |
Family
ID=37448199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094115864A TWI275254B (en) | 2005-05-17 | 2005-05-17 | Digital data slicing circuit and slicing method |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060262686A1 (zh) |
TW (1) | TWI275254B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4973169B2 (ja) * | 2006-12-13 | 2012-07-11 | ソニー株式会社 | 映像機器及びジッタ/ワンダの測定方法 |
US8054873B2 (en) * | 2007-03-15 | 2011-11-08 | Netlogic Microsystems, Inc. | Joint phased training of equalizer and echo canceller |
US8064510B1 (en) * | 2007-03-15 | 2011-11-22 | Netlogic Microsystems, Inc. | Analog encoder based slicer |
US8040943B1 (en) | 2007-03-15 | 2011-10-18 | Netlogic Microsystems, Inc. | Least mean square (LMS) engine for multilevel signal |
US8619897B2 (en) * | 2008-12-09 | 2013-12-31 | Netlogic Microsystems, Inc. | Method and apparatus of frequency domain echo canceller |
TWI390506B (zh) * | 2009-05-20 | 2013-03-21 | Novatek Microelectronics Corp | 資料復原之校正電路與方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69025667T2 (de) * | 1989-08-02 | 1996-08-22 | Sharp Kk | Vorrichtung zum Aufnehmen/Wiedergeben eines Videosignals |
JPH06187737A (ja) * | 1992-12-16 | 1994-07-08 | Canon Inc | 情報記録再生装置 |
TW341415U (en) * | 1997-04-08 | 1998-09-21 | United Microelectronics Corp | A digital data cutting circuit |
DE19715274A1 (de) * | 1997-04-12 | 1998-10-15 | Thomson Brandt Gmbh | Gerät zum Lesen und/oder Beschreiben optischer Aufzeichnungsträger |
JP2002015528A (ja) * | 2000-06-29 | 2002-01-18 | Fujitsu Ltd | データ再生装置 |
CN1252687C (zh) * | 2001-02-05 | 2006-04-19 | 雅马哈株式会社 | 调节记录速度和激光功率的光盘装置 |
US6782353B2 (en) * | 2001-02-23 | 2004-08-24 | Anritsu Corporation | Instrument for measuring characteristic of data transmission system with high accuracy and clock reproducing circuit used therefor |
US7035187B2 (en) * | 2002-12-13 | 2006-04-25 | Via Technologies, Inc. | Apparatus and method for generating RFZC signal for optical systems |
-
2005
- 2005-05-17 TW TW094115864A patent/TWI275254B/zh not_active IP Right Cessation
- 2005-09-07 US US11/162,326 patent/US20060262686A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20060262686A1 (en) | 2006-11-23 |
TW200642299A (en) | 2006-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI275254B (en) | Digital data slicing circuit and slicing method | |
TWI275078B (en) | Frequency and phase control apparatus and maximum likelihood decoder | |
TW214585B (en) | Digital serializer and time delay regulator | |
TWI320263B (en) | Jitter detection device | |
JP5202115B2 (ja) | 伝送システム、受信装置および伝送方法 | |
CN101176156B (zh) | 定时抽取装置和图像显示装置 | |
TWI263408B (en) | Digital frequency/phase recovery circuit | |
JPH07193564A (ja) | クロック再生装置および再生方法 | |
TWI312149B (en) | Methods for tuning write strategy parameters utilizing data-to-clock edge deviations, and systems thereof | |
TWI271711B (en) | Decoding apparatus and method of optical information reproducing system | |
TWI360292B (en) | Phase detection circuit and method thereof and clo | |
WO2016024439A1 (ja) | アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法 | |
EP0343670B1 (en) | Data demodulation apparatus | |
JP4732887B2 (ja) | 情報再生処理装置 | |
TW200939635A (en) | Phase lock loop apparatus | |
JP5182070B2 (ja) | デジタルpll回路及びデジタルpll動作方法 | |
CN101908357B (zh) | 数据恢复的校正电路与方法 | |
TW200426787A (en) | Decode apparatus | |
Fan et al. | A noncoherent coded modulation for 16QAM | |
JP2001160832A (ja) | シリアルデータ受信回路およびシリアルデータ処理装置 | |
JP2560045B2 (ja) | ライトデータ取込み回路 | |
CN101567207B (zh) | 一种用于红光多阶光存储装置的游长受限调制编码方法 | |
TWI260862B (en) | System and method for enhancing data correction capability using error information obtained from demodulation procedures | |
JPS59152512A (ja) | デジタルデ−タ生成装置 | |
JP2009158080A (ja) | 光ディスク再生装置及びフェイズロックループ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |