TWI273601B - Method and apparatus for changing operating conditions of nonvolatile memory - Google Patents
Method and apparatus for changing operating conditions of nonvolatile memory Download PDFInfo
- Publication number
- TWI273601B TWI273601B TW094117308A TW94117308A TWI273601B TW I273601 B TWI273601 B TW I273601B TW 094117308 A TW094117308 A TW 094117308A TW 94117308 A TW94117308 A TW 94117308A TW I273601 B TWI273601 B TW I273601B
- Authority
- TW
- Taiwan
- Prior art keywords
- biasing
- memory cells
- program
- memory
- volatile memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
Description
1273601 九、發明說明: 【發明所屬之技術領域】 本發明係關於非揮發性記憶體與包含這種記憶體之積體電 路,尤有關在非揮發性記憶體之使用上能支援資料儲存之這種 裝置之架構。 【先前技術】
例如快閃記憶體與電荷陷阱記憶體之電性可程式化與可抹 除非揮發性記憶體技術具有許多應用。基於浮動閘(像是 _ EEPROM)之技術以及局部化電荷陷阱結構(像是以諸如SONOS 單元與NROM之各種不同的架構存在之氧化物-氮化物-氧化物 記憶體單元之技術通常可被程式化與抹除許多次。 非揮發性記憶體單元之操作特徵會隨著非揮發性記憶體單 元之壽命期間改變。當非揮發性記憶體單元經歷逐漸增加的程 式化與抹除循環次數時,非揮發性記憶體單元之操作特徵會改 變。此種實施樣態之非揮發性記憶體技術是有問題的,其乃因 為吾人期望不管非揮發性記憶體單元經歷過任何特定之程式化 與抹除循環次數,非揮發性記憶體單元能在它們的期望壽命期 籲 間如所預料地操作。 由於程式化與抹除循環次數之增加而改變非揮發性記憶體單元 之作用情形的一種方法,係完全地倚賴於從開頭所決定之適當 裕度,俾能在即使非揮發性記憶體單元之操作特徵隨著程式化 與抹除循環次數之增加而改變時,操作裕度在非揮發性記憶體 單元之特定壽命之内仍考慮非揮發性記憶體單元之任何期望的 變化行為。然而,完全倚賴於適當決定之裕度可能使非揮發性 記憶體單元在它們的部分壽命期間蒙受不必要的極端操作條 件。這種操作裕度不言而喻地是比在一非揮發性記憶體單元之 1273601 = Ξ = 命?間所?要的來得更嚴苛。在某些非揮發 有缩^非捏=a種°卩分之壽命期間’不必要的極端操作條件 有縮短非揮發性記憶體單元之壽命之趨勢。 單元抹除循環次數之增加而改變非揮發性記憶體 單元·^定m =方法’係完全地倚#於為非揮發性記憶體 :兀,=的哥命。雖然指定較短的壽命是簡單的解決方 換非揮發性記㈣^ 者在後來必須更頻繁地置 到〜 '兀,此乃因為非揮發性記憶體單元所遭遇 罢U ”抹除循環次數之增加會接近較短的壽命。如果僅 僅置換非揮發性記侉I#罝;θ a 禾僅 包含非揮發性二Γ:不際或沒有成本效益的,則 車毛U IS體早I之整個產品會被捨棄或置換掉。 口此U疋可提供在非揮發性記憶體單元之壽命週期 =用=評,隨著程式化與抹除循環次數之增加而改變之非揮發 性纪憶體單兀之操作特徵之設備與方法。 【發明内容】 -種實施樣n係為用以調整—龍電路上之 體之操作條件之方法。料體電路上之記憶體單元中已建= 1除閾值狀態大約數次之資料係被維持於譬如與記憶體單 的一計數記憶體中。供記憶體單元用之偏壓程序係基於此資 枓(譬如糟由查閱表示供記憶體單元所經歷之特定次數之抹除操 作用之適當偏壓程序的對照表(1GGkuptable))而決定。然後,將 偏壓程序施加至記憶體單元。 其他實施樣怨係為具有計數記憶體之非揮發性記 與製造方法。 两 於某些實施例中’當在一群組之記憶體單元中已建立抹除 閾值狀態達到另H欠數時,—記憶體會被更新。舉例而言 1273601 每虽抹除閾值狀態已被建立於此群組之記憶體單元,一第一組 記憶體將被更新,而在抹除閾值狀態已被建立達到另一預 =次數之後,第一組計數記憶體會被重置,而一第二組計數記 體會被更新以表示在記憶體單元中已建立抹除閾值狀態達到 另一預定次數。此種第二計數記憶體可以是單寫入之記憶 體,俾能使功率停止供應或其他錯誤將不會導致計數記憶體中 之大錯誤。 ~ 在許多實施例中,偏壓程序係為程式化程序、抹除程序、 包含確認之程式化程序、包含確認之抹除程序。 ^ 決定偏壓程序之其他例子包含調整施加於記憶體單元之偏 壓程序之偏壓配置之順序,調整施加於記憶體單元之偏壓程序 之偏壓配置之時序,調整施加於記憶體單元之偏壓程序之至少 一偏壓配置之期間,調整施加於記憶體單元之偏壓程序之至少 一偏壓配置之波形形狀,調整施加於記憶體單元之偏壓程序之 至少一偏壓配置之偏壓大小,添加施加於記憶體單元之偏壓程 序之至少一偏壓配置,以及移除施加於記憶體單元之偏壓程序 之至少一偏壓配置。 • 【實施方式】 第1圖顯示非揮發性記憶體陣列10〇之一實施例。非揮發 性記憶體陣列100係被分成複數個非揮發性記憶體區段,例2 非揮發性記憶體區段1 101、非揮發性記憶體區段N丨〇2、非揮 發性ό己憶體區段Μ 103以及非揮發性記憶體區段mn 1 〇4。每個 非揮發性記憶體區段係與一計數記憶體相關。舉例而言,非揮 發性記憶體區段1 101係與計數記憶體丨lu相關,非揮發性記 [思體區段N 102係與什數記憶體N 112相關,非揮發性記憶體區 段Μ 103係與計數記憶體μ 113相關,而非揮發性記憶體區段 1273601 ‘ MN 104係與計數記憶體MN 114相關。每次抹除一特定非揮發 性d憶體區段,就更新與非揮發性記憶體區段相關的計數記憶 體。儲存於計數記憶體中之這種資料係用以調整非揮發性記憶 體之操作條件。 於第2圖中,一積體電路記憶體係設有一快閃陣列2〇〇。此 陣列包含複數個區段,如圖所示之區段〇_N。如圖所示,複數個 區段係與複數個計數記憶體CM0-CMN相關。複數個位址係於 線201上被提供至一位址緩衝器與閂鎖器2〇2。位址緩衝器與閂 鎖裔202於線203上提供位址信號至包含邏輯定址之一 X解碼 .器204,以及一 γ解碼器205。γ解碼器係連接至供複數條位元 線用之複數個傳輸閘(pass gate)2〇6。傳輸閘使陣列200中之位 元線連接至感測放大器207,並連接至程式資料高電壓電路 208。這些程式資料高電壓電路2〇8係連接至一程式資料閂鎖器 209 ’其依序連接至輸入/輸出1/〇緩衝器21〇。又,感測放大器 207係連接至I/O緩衝器210。輸入與輸出資料係設置於線211 上。I/O緩衝210亦連接至一命令控制方塊212,其解譯於ϊ/〇 緩衝器210所接收之命令。命令控制方塊212係連接至寫入狀 態機213。寫入狀恶機213依序與控制邏輯214連接,而控制邏 Φ 輯214分別於線21 5、216與217上接收輸出致能、晶片致能與 寫入致能信號。又,寫入狀態機213控制程式化與抹除高電壓 電路218,其係連接至陣列以及X解碼器2〇4中之字元線驅動 器。 第3圖係為積體電路之簡化方塊圖。積體電路35〇包含在 一種半導體基板上藉由使用區域化電荷陷阱記憶體單元而實施 之一種記憶體陣列300。此記憶體陣列3〇〇包含計數記憶體 370。一個列解碼器301係連接至沿著記憶體陣列3〇〇中之複數 個列排列之複數條字元線302。一個行解碼器3〇3係連接至沿著 1273601 記憶體陣列300中之複數個行排列之複數條位元線3〇4。複數個 位址係在匯流排3 05上被提供至行解碼器303與列解碼器301。 方塊306中之感測放大器與資料輸入結構係經由資料匯流排3〇7 而連接至行解碼器303。資料係經由資料輸入線311而從積體電 路350上之輸入/輸出埠,或從積體電路35〇内部或外部的其他 資料源提供至方塊306中之資料輸入結構。資料係經由資料輸 出線312而從方塊306中之感測放大器提供至積體電路35〇上 之輸入/輸出埠,或提供至積體電路35〇内部或外部之其他資料 目標。一偏壓配置狀態機309譬如為了程式、抹除、抹除確認
與程式確認電壓以及計數記憶體37"之更新資料,而控制偏 壓配置電源電壓308之施加。 第2圖之寫入狀態機213與命令控制方塊212以及第3圖 之偏壓配置狀態機309,係基於在一記憶體區段中已建立之一抹 除閾,狀態之次數來蚊偏壓程序或寫人、讀取及/或抹除。在 某些貫施财,此確認程序可基於這個次數而調整。其他調整 係為調整偏壓配置之順序、偏壓配置之時序、至少一偏壓配置 之期間、至少-偏μ配置之波形形狀、至少_賴配置之偏麼 2小,添加在,程序期間所施加之偏屋配置,及/或移除在 期間所施加之偏壓配置。f 2圖之寫入狀態機213 2,控,方塊212亦更新關於陣列2⑽之特定區段㈣已被 =記憶體資料1 3圖之偏壓配置狀態機3〇9更新 = 細m段_已被抹除多少次之記憶體 於弟4圖中,一 怀咪桎序係由一抹除命令(方 於此啟發點’-索引η係被設成零以供抹除程序使 °本 ==广』_於本項技術中之-般供快閃記二 衣置用之種㈣區段抹除操作。為因應抹除命令,開始-偏 1273601 _壓=序。於一實施例中,偏壓程序中之第一操作係用以施加一 偏壓配置,其在記憶體單元之區段中生成熱電洞注入(方塊 〇1)舉例而&,此區段中之字元線係被偏壓大約_3至伏特, 連接至記憶體單元之汲極之位元線係被偏壓大約+3至+7伏特, 、及連接至此區段中之記憶體單元之源極之電源線係被偏壓至 接地端,而其中形成有記憶體單元通道之基板區域係接地。這 會使區段中之記憶體單元中,鄰近汲極端之電荷陷阱結構旁之 =、電洞/主入被抹除。抹除程序期間所施加之特定偏壓程序係基 、;對“、、表。對照表係以記憶體單元所經歷的抹除操作之次數 Φ 為索引這個次數係儲存於與記憶體單元相關的記憶體中,且 係在兄憶體單元之壽命期間被更新以反映記憶體單元所經歷的 抹除操作之增加次數。 —在施加熱電洞注入偏壓配置之後,一狀態機或其他邏輯決 疋抹除操作是否藉由執行一抹除確認操作而對區段中之每個單 一而。已、、二疋成功的。所施加的特定電壓係基於以記憶體單元 所經歷的抹除操作之次數為索引之一對照表。因此,^下一個 步驟中,演算法決定記憶體單元是否通過確認操作(方塊4〇2)。 如果此單元並未通過確認,則增加索引η(方塊403),且演算法 • 4〇4)〇 士果已執行表大重試次數而沒有通過綠認,則程序失敗(方塊 405)。如果於方塊4〇4並未執行最大重試次數,則程序回復至方 塊402以再次嘗試熱電洞注入偏壓配置。如果記憶體單元於方 塊402通過確認,則演算法通過,且以增加的循環次數來更新 ^數圮憶體(方塊407),並完成抹除程序(方塊4〇8)。增加的循 環次數,於記憶體單元之區段上執行下一次區段抹除操作時被 取用。每次執行抹除操作之後,儲存於計數記憶體中之資料係 用以調整抹除偏壓條件。這是處理抹除速度隨著記憶體區段之 1273601 使用次數的增加而減少 後,儲存於計數記憶體中之資料用又’每次執行確認操作之 關鍵所在 _又之使用次數的增加而導致之裕度損失之 之一程序’或其他程序係適合於建立記憶體單元中 ^私式閾值狀態,如第5闰私-( τ 於其中此單元首先被偏壓0不二程序包含再填補操作, 充電平衡脈衝,其易於藉二:::;=狀態,然後施加- 阱排出來降低閾值,然後,萨二7何陷阱結構中之淺陷 電荷陷胖結構,以使電子、、主二t二脈衝而以負電荷,,再填補" 一 e ^人至電荷_結構。於第5圖中, t 5〇〇)ρ^ ° * - 設成,程式再嘗試程序使用,且-索引m係被 令ί廡使用°在某些實施實例中之程式命 ㈣::’纟、技術中之—般供快閃記憶體裝置用之-種位元 偏】:序令’開始一偏壓程序。於-實施例中, 算來感應遭辣式_作之電職於抹除計 红Ό 电于/主入汜憶體早兀(方塊501)。舉 中二舍ΐ道開始之二次電子注入係被生成於一第—偏壓配置 使電子注人於被程式化之單元中之電荷_結構之一 ^在施加,子,人偏壓配置之後,—狀態機或其他邏輯決 匕才呆作是否藉由使用一程式續認操作而對每個單元而言 -a f力的α此’在τ —個步驟中,演算法決定記憶體單 =疋否基於抹除計算而通過確認操作(方塊5〇2)。如果此單元並 未通過確認’則增加索引η(方塊5〇3),且演算法決定索引是否 已,到預先指定之最大重試次數]^(方塊5〇4)。如果已執行最大 重試次數*沒有通過確認,貞彳程序线(^塊奶)。如果於方塊 504亚未執仃最大重試次數,則程序回復至方塊jo〗以再次嘗試 1273601 電子注入偏壓配置。如果於方塊502,記憶體單元通過確認,則 演异法通過,如方塊509所示。每次執行程式化操作之後,儲 存於計數記憶體中之資料係用以調整程式偏壓條件。這是處理 程式化速度隨著記憶體區段之使用次數的增加而減少之關鍵所 在。又,每次執行確認操作之後,儲存於計數記憶體中之資料 係用以調整確認偏壓條件。這是處理隨著記憶體區段之使用次 數增加的而導致之裕度損失之關鍵所在。 此種技術之實施例包含在實際抹除程序之前、之後或期間 之種更新抹除计异。又,此種技術之實施例包含每隔一個抹 除操作,或以比每個抹除操作較不頻繁之某種有規則或不規則 的間隔,就以每個抹除操作更新抹除計算。 计數忆憶體之另一個實施例係顯示於第6圖中。於第6圖 中,计數圮憶體600包含複數個可重新寫入的計數記憶體6〇2, 其在圖中以重新程式化的計數記憶體〇_N顯示。計數記憶體6〇〇 亦包含複數嗰單次編程計數記憶體〇_N6〇4。單次編程計數記憶 體考量與計數記憶體相關的非揮發性記龍是隨著增加之使用 讀而不可逆地改變作用情形之事實。儲存於計數記憶體中之 貧料可被無意地抹除或遺失,譬如由於電力損失。尤其如果此 種事件產生數次,則-特定狀態已被建立之次數之資料將不再 正確地反映特定狀態已被建立之實際次數。藉由使用單次編程 計數記憶體6G4可處理這種錯誤。舉例而言,在儲存於可重新 寫入的計數記憶體6G2之資料增加至特定值m之後,單次編程 吞十數5己t思體6 0 4係被增加以々^ 1于、裉〜加以σ己錄與可重新寫入的計數記憶體6〇2 相關的記憶體已經達到另—Μ次之特定狀態,而可重新寫入的 計數記憶體602重置。 12 1273601 综上所述,雖然本發明已以一較佳實施例揭露如上,缺豆 亚非用以限定本發明,任何熟習此技藝者,在不脫離本發明之 精神和範圍内,當可作各種之更動與潤飾,因此本發明之保諜 乾圍當視後附之申睛專利範圍所界定者為準。
13 1273601 【圖式簡單說明】 第1圖顯示具有複數個非揮發性記憶體區段以及與每個非 Μ生錢體區段相_的計婁丈記憶體之一非揮發性記憶體陣
苐2圖顯示包含具有計數記憶體之一非揮發性記憶體陣 之一積體電路。 J 第3 W顯示包含具有計數記憶體之—非揮發性記憶體 <另一種積體電路。
發 第4圖赫在非揮發性記憶體场行確狀抹除操作之啟 第5圖顯*在轉發性記憶體域行確狀程式化操作之 第6圖顯示具有單次編程記憶體之一 々也_ > 计數兄憶體,且計數 5己k、體母次儲存一特定值就會被更新。 【主要元件符號說明】 CM0-CMN〜計數記憶體 100〜非揮發性記憶體陣列 101〜非揮發性記憶體區段1 102〜非揮發性記憶體區段n 103〜非揮發性記憶體區段μ 104〜非揮發性記憶體區段ΜΝ 111〜計數記憶體1 112〜計數記憶體Ν 113〜計數記憶體μ 114〜計數記憶體ΜΝ 200〜快閃陣列 14 1273601 \ 201〜線 202〜位址緩衝器與閂鎖器 203〜線 204〜X解碼器 205〜Y解碼器 206〜傳輸閘 207〜感測放大器 208〜程式資料高電壓電路 209〜程式資料問鎖器 > 210〜I/O緩衝器 211〜線 212〜命令控制方塊 213〜寫入狀態機 214〜控制邏輯 215、216、217〜線 21 8〜程式化與抹除高電壓電路 3 00〜記憶體陣列 301〜列解碼器 • 302〜字元線 303〜行解碼器 3 04〜位元線 305〜匯流排 306〜感測放大器與資料輸入結構 307〜資料匯流排 308〜偏壓配置電源電壓 309〜偏壓配置狀態機 311〜資料輸入線 15 1273601 V 312〜資料輸出線 350〜積體電路 3 70〜計數記憶體 400〜方塊(抹除程序之步驟) 4 01〜方塊(抹除程序之步驟) 402〜方塊(抹除程序之步驟) 403〜方塊(抹除程序之步驟) 404〜方塊(抹除程序之步驟) 405〜方塊(抹除程序之步驟) > 4 0 7〜方塊(抹除程序之步驟) 408〜方塊(抹除程序之步驟) 500〜方塊(程式化程序之步驟) 5 01〜方塊(程式化程序之步驟) 502〜方塊(程式化程序之步驟) 503〜方塊(程式化程序之步驟) 504〜方塊(程式化程序之步驟) 5 0 5〜方塊(程式化程序之步驟) 5 0 9〜方塊(程式化程序之步驟) • 600〜計數記憶體 602〜計數記憶體 604〜單次編程計數記憶體 16
Claims (1)
1273601 十、申請專利範圍:
之方法 一種用以調整積體電 ,包含以下步驟: 非揮發性記憶體之操作條件 體單 維持關於一抹除閾值狀態已被建 元中之次數之資料; 立在複數個非揮發性記憶 基於關於該抹除闕值狀態已被建立在該複數個非揮發 憶體單元中之該次數之該資料,決定 X ° 抑一 、 、疋5亥複數個非揮發性記憶體 早70之一偏壓程序;以及 將該偏壓程序施加至該複數個非揮發性記憶體單元。
2.如申請專利範圍第丨項所述之方法,更包含以下步驟: 決定該抹除閾值狀態已被建立在該複數個記憶體單元中達 到另一預定次數;以及 ^該積體電路上之-個單次寫人記憶體以表示該抹除間 —、怨已被建立於該複數個非揮發性記憶體單元中達到另一預 定次數。 、 3·如申請專利範圍第i項所述之方法,其中該偏壓程序建 立在該複數個非揮發性記憶體單元中之該程式閾值狀態。 、4·如申請專利範圍第1項所述之方法,其中該偏壓程序係 為私式化私序,其包含用以測量在該複數個記憶體單元中之 複數個閾值電壓之一確認偏壓程序。 、5·如申請專利範圍第1項所述之方法,其中該偏壓程序係 為抹除知序’其包含用以測量在該複數個記憶體單元中之複 數個閾值電壓之一確認偏壓程序。 人6·如申請專利範圍第1項所述之方法,其中該決定步驟包 3·调整施加至該複數個非揮發性記憶體單元之該偏壓程序以 建立該複數個非揮發性記憶體單元中之該抹除閾值狀態。 7·如申請專利範圍第1項所述之方法,其中該決定步驟包 17 1273601 含··調整施加於該複數個非揮發性記憶體單元之該偏壓程序中 之複數個偏壓配置之一順序。 8·如申請專利範圍第丨項所述之方法,其中該決定步驟包 含:調整施加於該複數個非揮發性記憶體單元之該偏壓程序中 之複數個偏壓配置之一時序。 入9.如申請專利範圍第1項所述之方法,其中該決定步驟包 含:調整施加於該複數個非揮發性記憶體單元之該偏壓程序^ 之至少一偏壓配置之一期間。
八10:如申請專利範圍第1項所述之方法,其中該決定步驟 包含··調整施加於該複數個非揮發性記憶體單元之該偏壓程序 中之至少一偏壓配置之一波形形狀。 王 其中讀決定步驟包 元之该偏壓程序中 11·如申請專利範圍第1項所述之方法, 含:調整施加於該複數個非揮發性記憶體單 之至少一偏壓配置之一偏壓大小。 ,其中該決定步驟 單元之該偏壓程序 12·如申請專利範圍第i項所述之方法 包含:添加施加於該複數個非揮發性記憶體 中之至少一偏壓配置。 Ιό 如申請專利範圍第1項所述之方法,其中該決 包含:移除施加於該複數個非揮發性記憶 '^驟 中之至少-偏壓配置。 (该偏壓程序 1—4.二申請專利範圍第"貞所述之方法’更包含以下步驟. 憶體母^該資料已被更新至-特定值時就更新_單次編程記 • 乂丨明f们軍巳囷罘!孭所迷之方法,更 每次當該資料已被更新至一特定值時就更 % ^ 憶體,並將該資料重置成零。 斫早-人編牙 16. —種用以調整積體電路上之非 私丨王s己憶體之操子 18 口736〇1 祌之設備,包含: 一非揮發性記憶體陣列,其包含·· 複數個第-記憶體單元,其儲存一 程式閾值狀態之至少一者;及 rJ二第二記憶體單元’其儲存該抹除閾值狀態與該 值,之至少一者,其中該複數個第二記憶體單元儲 存未除間值狀態已被建立在該複數個第-記憶體單 兀中之次數之資料;及 控制包路’其連接至非揮發性記憶體陣列,該控制電路 導致· 、—Ϊ?:數:固弟二記憶體單元中維持關於該抹除閾值狀態已 被建立在該複數個第—記憶體單元中之次數之資料;及 一 關Γί除閑值狀態已被建立在該複數個第-記憶體 r兀a <貝料.,施加—偏壓程序至該複數個第-記憶體 單兀。 =•如中請專利範圍第16項所述之設備,更包含: 電路ΐ數個第三記憶體單元,位於連接至該控制電路之該積體 控制電路從該資料決定該抹除閾值狀態已被建立在 谷亥複數個弟一記情、辦| & 士、本 個第三記憶體單r、I 到另—狀次數,並更新該複數 鬼j早几以表不該抹除閾值狀態已被建立在該複數個 第一故料以相另-預定次數。 建立專利㈣第16項所述之設備’其中該偏壓程序 。複數個記憶體單元中之該程式閾值狀態。 似二。如巾st專利範11第16項所述之設備,其中該偏壓程序 r,弋化私序,其包含用以測量在該複數個第一記憶體單 疋中之複數個閾值電壓之—確認偏壓程序。 19 J273601 r\ λ •如申請專利範圍第16項所述之設備,其中該偏壓程序 ’、.、、、抹除程序,其包含用以測量在該複數個第一記憶體單元 中之複數個閾值電壓之一確認偏壓程序。 21 Jj •如申晴專利範圍第16項所述之設備,其中該控制電路 基於该資料調整施加至該複數個第一記憶體單元之該偏壓程序 以建立該複數個第一記憶體單元中之該抹除閾值狀態。 22·<如申請專利範圍第16項所述之設備,其中該控制電路 基於該身料調整施加於該複數個第一記憶體單元之該偏壓程序 中之複數個偏壓配置之一順序。
如申研專利範圍第丨6項所述之設備,該控制電路基於 該資料調整施加於該複數個第—記憶體單元之該偏壓程序中之 複數個偏壓配置之一時序。 24.一如巾請專利範圍第16項所述之^備,其中該控制電路 基於該貧料調整施加於該複數個第—記憶體單元之該偏壓程序 中之至少一偏壓配置之一期間。 申明專利範圍第16項所述之設備,其中該控制電路 :於該資料調整施加於該複數個第_記憶體單元之該偏壓程序 中之至少一偏壓配置之一波形形狀。 欠二\如/請專利範圍第16項所述之設備,其中該該控制1 ^於“貝料調整施加於該複數個第—記憶體單元之該偏動 序中之至少一偏壓配置之一偏壓大小。 其二請專利範圍第16項所述之設備,其中該控制❹ J於r料添加施加於該複數個第—記憶體單元之該偏细 中之至少一偏壓配置。 28·如申請專利範圍第16瑁自^、+、 他 ^ t 負所边之設備,其中該控制雷 基於該負料移除施加於該複數個 ,^ ^ /b伯广 设數個罘—記憶體單元之該偏壓程 中之至少一偏壓配置。 〃 20 1273601 29· —種用來調整積體電路上之非揮發性記憶體之操作條 件之設備之製造方法,包含以下步驟: 提供一個半導體基板; 於該半導體基板上形成一非揮發性記憶體陣列,該非揮發 性記憶體陣列包含: 複數個第一記憶體單70,其儲存一抹除閾值狀態與一 程式閾值狀態之至少一者;及 複數個第二記憶體單元,其儲存該抹除閑值狀態與該 程式閾值狀態之至少-者,其中該複數個第二記憶體單元儲 存關於該抹除閾值狀態已被建立在該複數個第一記憶體單 元中之次數之資料;及 於連接至該非揮發性記憶體陣列之該半導體基板形成一控 制電路,該控制電路導致: 在,複數個第二記憶體單元中維持關於該抹除閾值狀態已 被建立在該複數個第一記憶體單元中之次數之資料;及 =於關:該抹除閾值狀態已被建立在該複數個第一記憶體 單=中之讀之資料,施加—偏壓程序至該複數個第一記憶體 21
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/043,550 US7149121B2 (en) | 2005-01-26 | 2005-01-26 | Method and apparatus for changing operating conditions of nonvolatile memory |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200627455A TW200627455A (en) | 2006-08-01 |
TWI273601B true TWI273601B (en) | 2007-02-11 |
Family
ID=36696578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094117308A TWI273601B (en) | 2005-01-26 | 2005-05-26 | Method and apparatus for changing operating conditions of nonvolatile memory |
Country Status (3)
Country | Link |
---|---|
US (1) | US7149121B2 (zh) |
CN (1) | CN100495571C (zh) |
TW (1) | TWI273601B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI502592B (zh) * | 2007-10-17 | 2015-10-01 | Micron Technology Inc | 記憶體裝置程式窗調整 |
TWI509621B (zh) * | 2012-06-18 | 2015-11-21 | Toshiba Kk | Nonvolatile semiconductor memory device |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7502254B2 (en) * | 2006-04-11 | 2009-03-10 | Sandisk Il Ltd | Method for generating soft bits in flash memories |
US20080049512A1 (en) * | 2006-08-23 | 2008-02-28 | Konrad Seidel | Nonvolatile memory device and method of programming the same |
US7916543B2 (en) * | 2007-10-22 | 2011-03-29 | Micron Technology, Inc. | Memory cell operation |
US20090187701A1 (en) * | 2008-01-22 | 2009-07-23 | Jin-Ki Kim | Nand flash memory access with relaxed timing constraints |
US7924623B2 (en) | 2008-05-27 | 2011-04-12 | Micron Technology, Inc. | Method for memory cell erasure with a programming monitor of reference cells |
IE20100614A1 (en) * | 2009-09-23 | 2011-03-30 | Conor Maurice Ryan | A flash memory device and control method |
US8170925B1 (en) | 2011-07-18 | 2012-05-01 | Nor1, Inc. | Computer-implemented methods and systems for automatic merchandising |
US9142298B2 (en) | 2013-02-11 | 2015-09-22 | Sandisk Technologies Inc. | Efficient smart verify method for programming 3D non-volatile memory |
US8891308B1 (en) | 2013-09-11 | 2014-11-18 | Sandisk Technologies Inc. | Dynamic erase voltage step size selection for 3D non-volatile memory |
US8982637B1 (en) | 2013-09-12 | 2015-03-17 | Sandisk Technologies Inc. | Vread bias allocation on word lines for read disturb reduction in 3D non-volatile memory |
FR3017981B1 (fr) | 2014-02-27 | 2017-07-21 | St Microelectronics Rousset | Programmation d'une memoire eeprom |
CN105513637B (zh) * | 2014-09-26 | 2019-11-12 | 北京兆易创新科技股份有限公司 | 一种编程监控的方法 |
US9728278B2 (en) | 2014-10-24 | 2017-08-08 | Micron Technology, Inc. | Threshold voltage margin analysis |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
JP3672435B2 (ja) * | 1998-04-22 | 2005-07-20 | 富士通株式会社 | 不揮発性メモリ装置 |
JP2003242787A (ja) * | 2002-02-14 | 2003-08-29 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US6643177B1 (en) * | 2003-01-21 | 2003-11-04 | Advanced Micro Devices, Inc. | Method for improving read margin in a flash memory device |
-
2005
- 2005-01-26 US US11/043,550 patent/US7149121B2/en active Active
- 2005-05-26 TW TW094117308A patent/TWI273601B/zh active
- 2005-07-05 CN CNB2005100833162A patent/CN100495571C/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI502592B (zh) * | 2007-10-17 | 2015-10-01 | Micron Technology Inc | 記憶體裝置程式窗調整 |
TWI509621B (zh) * | 2012-06-18 | 2015-11-21 | Toshiba Kk | Nonvolatile semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
TW200627455A (en) | 2006-08-01 |
US7149121B2 (en) | 2006-12-12 |
US20060164887A1 (en) | 2006-07-27 |
CN100495571C (zh) | 2009-06-03 |
CN1811989A (zh) | 2006-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI273601B (en) | Method and apparatus for changing operating conditions of nonvolatile memory | |
US7085161B2 (en) | Non-volatile semiconductor memory with large erase blocks storing cycle counts | |
JP5583185B2 (ja) | 不揮発性半導体メモリ | |
JP4663094B2 (ja) | 半導体装置 | |
US8339864B2 (en) | Method of programming nonvolatile memory device | |
US8902658B1 (en) | Three-dimensional NAND memory with adaptive erase | |
US8374036B2 (en) | Method of operating nonvolatile memory device | |
US20150332759A1 (en) | Systems and Methods for Lower Page Writes | |
US20070091694A1 (en) | Flash memory device capable of improving reliability | |
US8023330B2 (en) | Method of erasing a nonvolatile memory device | |
JP2005506653A (ja) | メモリセルを消去するための方法 | |
JP2022519866A (ja) | フラッシュメモリデバイス | |
JP2009266356A (ja) | Nand型フラッシュメモリ | |
US7746715B2 (en) | Erase and read schemes for charge trapping non-volatile memories | |
TWI549134B (zh) | Nand型快閃記憶體及其程式化方法 | |
EP4026126B1 (en) | Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program | |
JP2007318138A (ja) | 不揮発性記憶装置の動作方法 | |
JP4106028B2 (ja) | メモリ装置におけるソフトプログラム検証のための方法および装置 | |
JP2008097705A (ja) | 半導体記憶装置 | |
US8767474B2 (en) | Nonvolatile memory device and method for controlling the same | |
US7570514B2 (en) | Method of operating multi-level cell and integrate circuit for using multi-level cell to store data | |
JP2009080884A (ja) | 不揮発性半導体記憶装置 | |
US8000154B2 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
JP2005044454A (ja) | 半導体記憶装置、半導体記憶装置の駆動制御方法 | |
KR101161393B1 (ko) | 플래쉬 메모리 장치의 소거 방법 |