TWI272887B - Printed circuit board and manufacturing method thereof - Google Patents

Printed circuit board and manufacturing method thereof Download PDF

Info

Publication number
TWI272887B
TWI272887B TW094143706A TW94143706A TWI272887B TW I272887 B TWI272887 B TW I272887B TW 094143706 A TW094143706 A TW 094143706A TW 94143706 A TW94143706 A TW 94143706A TW I272887 B TWI272887 B TW I272887B
Authority
TW
Taiwan
Prior art keywords
layer
core
build
conductive
substrate
Prior art date
Application number
TW094143706A
Other languages
English (en)
Other versions
TW200723989A (en
Inventor
Chin-Wei Ho
Original Assignee
High Tech Comp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by High Tech Comp Corp filed Critical High Tech Comp Corp
Priority to TW094143706A priority Critical patent/TWI272887B/zh
Priority to US11/564,955 priority patent/US20070133184A1/en
Application granted granted Critical
Publication of TWI272887B publication Critical patent/TWI272887B/zh
Publication of TW200723989A publication Critical patent/TW200723989A/zh
Priority to US12/878,658 priority patent/US20110005071A1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

1272887 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種印刷電路板及其製造方法,且特 別是有關於一種具有可共用導電墊之多層印刷電路板及其 製造方法。 々 【先前技術】 印刷電路板(printed circuit board ; PCB)是依電路設計 將連接電路零件的電子佈線製成圖形(pattern),再經過特定 的機械加工、處理等製程,於絕緣體上使電子導體重現所 構成之電路板,主要目的是藉由電路板上的電路讓配置於 電路板上的電子零件發揮功能。 在現有多層印刷電路板製程中,對於導通孔的處理有 不同的方法,例如以機械鑽孔一次鑽通PCB各層,也就是 連同樹知層例如紛駿樹脂或環氧樹脂與銅箔層一起鑽通而 成孔。如第1A圖所示即為使用傳統機械鑽頭一次鑽通pcB 各層的結構剖面圖,圖中層間導通連結是先經過多個層板 之堆疊壓合,再於預定位置進行全穿孔形成導通孔 (a)l〇2’ 又稱為鍍通孔(plated through hole; PTH)。之後 以電錄形成導電薄膜104於導通孔1〇2之孔壁,層間係藉 由導電墊(pad)106與導電銅薄膜1〇4導通。亦即傳統多層 板疋採單次壓合後再進行鑽孔、鍍孔及線路蝕刻,而達到 整體連通。 立如第1B圖所示,另外有一種習知之增層製程,係先對 内4各基層120使用傳統機械鑽孔之一次成孔方式形成基 1272887 層導通孔126,對最外部即上、下兩增層122之增層導通孔 124則採用雷射鑽孔形成,再將之壓合於基層12〇,形成一 具有非全穿孔之多層板結構。然其對於内部基層而言,仍 無法避免非必要通孔之產生。上述二種傳統製程中皆使用 機械鑽孔,其所形成的孔徑較大,將造成須配置的導電墊 尺寸也隨之無法避免地佔據層板較多的面積。 、隨著產品微小化的趨勢,有效運用層板有限的面積成 為一重要的技術上議題。若孔徑無法減小將限制板上可佈 線之空間,而且以一次鑽通方式將多層堆疊之板全部形成 一通孔後,在導電墊的配置上也成為一成本上的負擔,因 為每一層板都必須設置一導電墊,以使所欲連接之層與層 間互通。然而當只有幾層需要互連時,全穿孔方式不僅造 成他層線路空間的浪費,在訊號干擾上也產生不好的影響。 【發明内容】 g i因此本發明之一目的就是在提供一種印刷電路板及其 製造方法’用以獲得相較於習知機械鑽孔更小之導電塾尺
有效節省佈局與 本發明的另一目的是在提供 方法’用以避免不必要的鑽孔,
本發明的又一目的是在提供一種印 方法,達到導電墊設計檔案資料的共用 根據本發明之上述目的,提出一 法,包含提供配置於一絕緣層上沾一 一種印刷電路板製造方 絕緣層上的一導體層。圖案化導體 1272887 層,並形成至少一導體層開口。於導體層開口處鑽孔穿透 絕緣層並形成一導通孔。將一導電材料填滿於導通孔中。 利用上述步驟形成複數個層板,並將複數個層板依設計壓 合。至少一導體層開口處位置在一板厚方向上不垂直於其 相鄰導體層開口處位置。 依照本發明一較佳實施例,使用銅箔基板(c〇pper ciad laminate; CCL)作為各層之材料,芯層基板包含一絕緣層以 及位於上下兩側之二銅箔層。先對芯層基板與一增層基板 之銅箔層定義出電路圖案,並於預設之導通孔位置形成一 銅箔開口,使用二氧化碳雷射鑽孔於銅箔開口處對絕緣層 鑽孔,形成一導通孔。最後再將芯層基板與增層基板壓合 在一起,視需要重覆製作其餘增層基板,逐次壓合。 本發明另一實施態樣係為一種印刷電路板結構。包含 一芯層基板與至少一增層基板,芯層基板具有一芯層絕緣 層連接一芯層導電層,芯層絕緣層具有一芯層導通孔。增 層基板具有一增層絕緣層與一增層導電層,增層絕緣層夾 置於芯層導電層與增層導電層間,並具有一增層導通孔, 其中芯層導通孔與增層導通孔中填滿導電材料,且芯層導 通孔之一軸線與增層導通孔之一軸線係間隔一預定距離, 並藉由增層導電層與導電材料而電性導通。 本發明再一實施態樣係為一種可攜式電子裝置,電子 裝置包括顯示單元、控制單元及輸入單元,其中控制單元 包括本發明之任意導通孔電路板結構,係將本發明之電路 板應用於一可攜式電子裝置,如一手機。 依照本發明所提供之印刷電路板製造方法,僅需利用 7 1272887 現有之製程與設備即可製作出多層結構中任意位置之導通 孔,其不須使用額外的特殊製程,因此不僅減少了非必要 通孔之形成,因而增加了可用之佈線面積。同時也使電路 佈局設計人員避免了在習知技術之基礎上,必須針對不同 製程產出不同之檀案資料之情形,取而代之以_種具有權 案資料共用性之設計,亦即不同印刷電路板製程可共用 PCB線路佈局檔案資料與佈局檔案資料格式,以滿足現有 複雜及多製程之電子線路設計需求。 【實施方式】 本發明係揭露一種印刷電路板及其製造方法,其共用 式導電墊設計適用於不同的多層電路板製程,藉由逐層鐵 孔壓合之方式達到多層結構内任意之通孔設置,減少了層 板内部不必要的通孔所造成之面積浪費。 曰 弟2圖,其綠示依照本發明之印刷電路板製造方
中。利用上述步驟形成複數個基板,並將複數個基板依設 計之排列壓合。至少—導體層開口處位置在—板厚方向上 法-較佳實施例的流程圖。本發明之印刷電路板製造方法 主要包括:提供配置於一絕緣層上的一導體層。圖案化導 體層’並形成至少一導體層開口。於導體層開口處鑽孔穿 透絕緣層並形成一導通孔。將一導電材料填滿於導通孔 不垂直其相鄰導體層開口處位置。 於實施例中,每-層板可使用一習知之銅落基板 (copper dad laminate ; CCL),即一絕緣層上之單面或雙面 已覆蓋㈣層,此㈣係為用以圖案化之導體層,絕緣層 1272887 脂或環氧㈣,稱為樹脂基犲。於步驟搬中, 一芯:絕緣層與一芯層銅荡層,芯層銅綱為 導體層,且與芯層絕緣層係預先屡合。 於/驟2G4中’對芯層鋼f|層定義出所欲之電路圖案, 亦即依據電路設計圖對芯層鋼箔層施 八 必要之線路結構,其中圖荦化心::、㈣’形成 — 口系化匕括形成至少一芯層銅箔開 口’芯層鋼㈣口是後_孔步射形成 之依據。 1 1 ;Y驟206中’於形成之芯層銅落開口處鑽孔穿透芯 層絕緣層,以形成至少一啵声莫 y 心層今通孔,其中所用之鑽孔方 工例如為傳統機械賴孔,錢用雷射鑽孔形成較小孔徑 之開口,雷射鑽孔方式又例如是二氧化碳雷射鑽孔。接著 再以化予電鍍方式將導電材料,較佳為銅,填滿於芯層導 通孔中,用以連結層與層間導通。 “步驟208中,填滿導電材料於芯層導通孔,以達到導 電性連接,最後得到―芯層基板,例如用電鍍或其它沉積 方式幵y成。於步驟210,再依上述相同步驟2〇2〜2〇8製作出 第一増層基板。於步驟212,再將第一增層基板壓合於芯 層基板。 本例中,弟一增層與芯層間之導通線路之配合,同樣 地,係事先規劃設計,於製作芯層基板時依據設計之電路 圖案,將其圖案化於芯層銅箔層上。依此,視設計需求製 作其餘增層基板(步驟210),並以芯層基板為中心,依次向 外擴增壓合,製作出所欲之多層印刷電路板(步驟212)。 上述以逐次壓合各層基板為例說明,但將各層基板先 1272887 行製作出再一次壓合,亦可達到相同目的,並不限於實施 例所述者。另外,上述之製造程序雖僅敘及包含一芯層基 板與一增層基板之結構,但依據設計之不同需求,芯^ 板亦可以疋已壓合多層基板之結構,而直接以機械鑽孔方 式形成導通孔並電鍍,接而復以本發明之製造方法製作個 別之增層基板,再將之壓合於該多層基板結構,並非限定 由芯層基板起之每一層基板皆必須以雷射鑽孔、個別形成 導通孔後經電鍍再壓合,此為熟知此項技術者於參照本實 施例說明後可輕易思及之變化。 同時參考第3Α與3Β圖,其分別繪示依照本發明之印 刷電路板一較佳實施例中各層基板壓合前與壓合後之部分 結構剖面之示意圖。本發明的另一態樣係為一種印刷電路 板結構,於此結構中,包含一芯層基板3〇〇與至少一增層 基板310。芯層基板300包含一芯層絕緣層3〇2連接一芯層 導電層304b,該芯層絕緣層302具有一芯層導通孔3〇6。 增層基板320包含一增層絕緣層322與一增層導電層 324,增層絕緣層322夾置於芯層導電層3〇4b與增層導電 層324間,且增層絕緣層322具有一增層導通孔326。芯層 導通孔306與增層導通孔326中充填有導電材料33〇,且芯 層導通孔之軸線308與增層導通孔之軸線328係間隔一預 定距離P,並藉由芯層導電層3〇4b與導電材料33〇而電性 導通。 於一較佳實施例中,所形成之電路板為具有八層電路 t構之多層印刷電路板,其中包含一芯層基板結構與六增 層基板結構。第3A或3B圖清楚顯示,於壓合前,芯層基 1272887 板300結構包含一芯層絕緣層,以及分置於芯層絕緣層上 下兩面、且事先壓合之二芯層導電層。每一增層基板結構 如3 10與320則包含一增層絕緣層與一增層導電層。本例 中導電層使用銅箔材料。 心層基板300包含怒層絕緣層302、第一怒層導電層 304a與苐一芯層導電層304b,第一芯層導電層3〇4a接合 於心層絕緣層302之下側,第二芯層導電層3〇仆接合於芯 層絕緣層302之上側,芯層絕緣層3〇2中形成有一芯層導 通孔306,而二導電層已形成有預定之電路圖案。 若以雷射鑽孔方式形成各導通孔,其上之導電墊350 尺寸可小至約10密耳(mil)或更小。每一導通孔中皆填滿 以電鍍方式所形成之電鍍銅330,以達到導電性連接之目 的,導通孔内之導電材料330亦可由其它沉積方式而形成。 於第一 Ά層導電層304a下方接合第一增層31〇。第一 增層310包含第一增層絕緣層312與第一增層導電層314, 其中第一增層絕緣層312位於第一芯層導電層3〇4a與第一 增層導電層3 14之間,並具有一第一增層導通孔316。 第一增層導通孔316與芯層導通孔306在板厚方向τ 上係位於約略相同或相同之位置,也就是說,第一增層導 通孔軸線318與芯層導通孔軸線3〇8大致共軸。因此本例 中若孔徑需求上不嚴格,針對芯層基板3〇〇與第一增層基 板310可以採用先壓合,再以傳統機械鑽孔方式一次鑽通, 而不一定要在二板壓合之前分別以雷射鑽孔。 第二芯層導電層304b上方則接合第二增層基板32〇。 第二增層基板320包含第二增層絕緣層322與第二增層導 11 1272887 電層324,其中第二增層絕緣層322位於第二芯層導電層 獅與第二增層導電層324之間,並具有—第二增層導通 孔326。第一增層導通孔326與芯層導通孔则在板厚方向 T上係位於不同之位置,也就是說,第二增層導通孔轴線 328與芯層導通孔軸線3〇8相隔一預定距離p。 上述母導電層係先經過圖案化,且圖示已將實際電 路板結❹以簡化,圖中僅顯示出每—絕緣層具有一導通 孔。而且每一導電層只顯示出導電墊及相關連線圖案,其 僅用以強調說明本發明之導通設計不須如f知技術,於每 一層基板之㈣位置皆鑽孔透通,而是依設計需求開孔於 必要,特^層數即可,因此增加了各層板的可佈線面積。 第4圖為應用本發明之印刷電路板於一可攜式電子裝 置之不意圖。圖中顯示將本發明之電路板應用於一可攜式 電子裝置,如一手機。電子裝置包括顯示單元43〇、控制單 疋420及輸入單元,其中控制單元42〇包括本發明之任意 導通孔電路板結構400,例如第3Β圖之電路板結構。心 輸入單元410例如為一按鍵組,用以輸入一輸入訊號。 輸入訊號經由電路板結構傳遞,且透過控制單元42〇上之 兀件如晶片(未繪示於圖)處理輸入訊號。顯示單元43〇例如 為一液晶顯示面板,則回應輸入訊號顯示一對應之晝面。 唯須特別注意的是,此任意導通孔電路板4〇〇之電路佈局 及其上插置之元件未呈現出,以強調出本發明任意位置導 通孔之特徵。 由上述本發明較佳實施例可知,應用本發明具有下列 優點本發明之印刷電路板藉由預先規劃設計電路圖案, 12 1272887 並在鐵孔各層板之前事先將㈣圖案化出鋼口 =鑽孔位置之依據,因此可直接以雷射鑽孔方式在2 s形成導通孔’獲得了雷射鑽孔所帶來的鑽孔孔徑小之 優點,進而減少導電塾尺寸與成本。 本發明另具有於層内可任意選擇導通孔位置,不再受 限於習知必須—次鑽通全部基板之優點,亦增加了可佈線 面積’減少不必要的面積浪費,在高集積度與微型化的技 術發展上為一突破之途徑。 另外在現今各式各樣多層板製程中,每一製程使用 的導電墊圖案大小不_,電路佈局者必須針對不同製程產 出不同的貧料㈣,例如現今常用的佈局㈣格式,本發 明不須利用額外特殊的製程,僅需利用既有之製程步驟即 可實施,可利於軟^、硬式及軟硬結合切刷電路板。 且藉由共通的㈣資料,電路板上導電墊之設計對於不同 製程具有共用的特性,達_案資料的共用性,滿足不同 印刷電路板製程需求’並且有效節省佈局及佈線時間,在 人力、物力的應用上達到有效率的使用’也因此降低了成 本。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限^本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、優點與實施例 13 1272887 能更明顯易懂,所附圖式之詳細說明如下·· 第1A圖係繪示利用傳統機械鑽孔所形成之電路板結 構剖面示意圖; 第1B圖係繪示利用習知增層法所形成之電路板結構 剖面示意圖; 第2圖係繪示依照本發明之印刷電路板製造方法一較 佳實施例的流程圖; 第3A圖係繪示依照本發明之印刷電路板一較佳實施 例中各層基板壓合前,部分結構剖面之示意圖; 第3B圖係繪示依照本發明之印刷電路板一較佳實施 例中各層基板壓合後,部分結構剖面之示意圖; 第4圖係繪示應用本發明之印刷電路板於一可攜式電 子裝置之示意圖。 【主要元件符號說明】 102 :導通孔 104 : 導電薄膜 106 :導電墊 120 : 基層 122 :增層 124 : 增層導通孔 126 :基層導通孔 202〜212 ··步驟 3 0 0 ·芯層基板 302 : 芯層絕緣層 3〇4a :第一芯層導電層 304b :第二芯層導電層 306 :芯層導通孔 308 : 芯層導通孔軸線 310 :第一增層基板 312 : 第一增層絕緣層 1272887 314:第一增層導電層 3 18 :第一增層導通孔轴線 322 :第二增層絕緣層 326 ··第二增層導通孔 330 :導電材料 P :預定距離 4 0 0 :任意導通孔電路板 420 ··控制單元 316:第一增層導通孔 320 :第二增層 324 :第二增層導電層 328 :第二增層導通孔軸線 350 :導電墊 T :板厚方向 410 :輸入單元 430 :顯示單元
15

Claims (1)

  1. !272887 係利用二氧化碳雷射鑽孔。 7·如申請專利範圍第1頊所述 係利用機械鑽孔。法,其中鑽孔步驟 材料8包如含申銅請專利編1項所述之方法,其中導體層的 置於增層 至小=如巾請專利範圍帛1項所述之方法,其中複數基板 基2含一芯層基板與二增層基板’芯層基板夾 ,其中配置於絕 ’其中將一導電 式形成。 1〇·如申請專利範圍第1項所述之方法 、 上的導體層係以壓合的方式形成。
    、U·如申請專利範圍第1項所述之方法 材料填滿於導通孔中係以電鍍或沉積的方 12· —種印刷電路板,至少包含: 芯層導電層 ^ β層基板,包含一芯層絕緣層連接一 “層絕緣層具有一芯層導通孔;以及 増層導電層,增 間,並具有一增 —増層基板,具有一增層絕緣層與一 層、、邑緣層失置於芯層導電層與增層導電層 層導通孔; 其中’芯層導通孔與增層導通孔中填滿導電材料, 17 1272887 芯層導通孔的一軸線與增層增層導通孔的一軸線係間隔一 預定距離’並藉芯層導電層與導電材料而電性導通。 13·如申請專利範圍第12項所述之印刷電路板,其中 芯層基板係包含多層基板結構。 14·如申請專利範圍第12項所述之印刷電路板,其中 芯層基板及/或增層基板包含銅箔基板。 15·如申請專利範圍第12項所述之印刷電路板,其中 導電材料包含銅D 16_如申請專利範圍第12項所述之印刷電路板,其中 絕緣層材料包含酚醛樹脂或環氧樹脂。 17·如申請專利範圍第12項所述之印刷電路板,其 中導電材料填滿於芯層導通孔及/或增層導通孔中係以電 鍍或沉積的方式形成。 18· —種多層印刷電路板,至少包含: -芯層基板,具有-芯層導通孔的一芯層絕緣層,芯 層絕緣層係、失置於—第_芯層導電層與n、層導電層 之間; 一第—増層基板,具有-第—增層導通孔的一第一增 層絕緣層,第-增層絕緣層係失置於第—芯層導電層與第 18 1272887 一增層導電層之間;以及 一第二增層基板,具有—第二增層導通孔的—第二辦 層絕=第二增層絕緣層係爽置於第二芯層導電層:; 二增層導電層之間; 一弟 其中’芯'層導通孔與增層導通孔中填滿導㈣ 層導通孔之-芯層導通孔的一軸線於一板厚方向上: 增層導通孔之-第二增層導通孔軸線係間隔—預定距離了 而於板厚方向上與第—增層導通孔的-第-增層導通孔軸 線共轴,芯層導通孔與增層導通孔之間藉由 導電材料而電性導通。 〃 19.如申請專利範圍第18項所述之印刷電路板,其中 芯層基板係包含多層基板結構。 2〇·如申請專利範圍第18項所述之印刷電路板,其中 芯層基板及/或增層基板包含銅箔基板。 21·如申請專利範圍第18項所述之印刷電路板,其中 導電材料包含銅。 22·如申請專利範圍第18項所述之印刷電路板,其中 絕緣層材料包含酚醛樹脂或環氧樹脂。 23·如申請專利範圍第μ項所述之印刷電路板,其申 19 1272887 導電材料填滿於導通孔中係以電鍍或沉積的方式形成。 24. —種可攜式電子裝置,至少包含: 一輸入單元,用以輸入一輸入訊號; 一控制單元,包含: 一芯層基板,包含一芯層絕緣層連接一芯層導電 層,芯層絕緣層具有一芯層導通孔;以及 一增層基板,具有一增層絕緣層與一增層導電層, 增層絕緣層夾置於芯層導電層與增層導電層間,並I 有一增層導通孔; 其中,芯層導通孔與增層導通孔中填滿導電材料, 且芯層導通孔的一軸線與增層增層導通孔的一軸線係 間隔一預定距離,並藉芯層導電層與導電材料而電性 導通,該輸入訊號傳遞於基板間;以及 一顯示單元,回應輸入訊號顯示一對應之畫面。
TW094143706A 2005-12-09 2005-12-09 Printed circuit board and manufacturing method thereof TWI272887B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW094143706A TWI272887B (en) 2005-12-09 2005-12-09 Printed circuit board and manufacturing method thereof
US11/564,955 US20070133184A1 (en) 2005-12-09 2006-11-30 Printed Circuit Board and Manufacturing Method Thereof
US12/878,658 US20110005071A1 (en) 2005-12-09 2010-09-09 Printed Circuit Board and Manufacturing Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094143706A TWI272887B (en) 2005-12-09 2005-12-09 Printed circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TWI272887B true TWI272887B (en) 2007-02-01
TW200723989A TW200723989A (en) 2007-06-16

Family

ID=38179838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094143706A TWI272887B (en) 2005-12-09 2005-12-09 Printed circuit board and manufacturing method thereof

Country Status (2)

Country Link
US (2) US20070133184A1 (zh)
TW (1) TWI272887B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072764B2 (en) 2009-03-09 2011-12-06 Apple Inc. Multi-part substrate assemblies for low profile portable electronic devices
JP5492808B2 (ja) * 2010-03-30 2014-05-14 日本特殊陶業株式会社 電気検査用治具、及び配線基板の製造方法
WO2016200558A1 (en) * 2015-06-07 2016-12-15 Apple Inc. Graphics engine and environment for efficient real time rendering of graphics that are not pre-known
CN112911834B (zh) * 2020-12-15 2022-12-13 惠州美锐电子科技有限公司 一种软硬结合pcb板的生产方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル&インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
JP3760771B2 (ja) * 2001-01-16 2006-03-29 松下電器産業株式会社 回路形成基板および回路形成基板の製造方法
TW536926B (en) * 2001-03-23 2003-06-11 Fujikura Ltd Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP3826731B2 (ja) * 2001-05-07 2006-09-27 ソニー株式会社 多層プリント配線基板及び多層プリント配線基板の製造方法
US6810583B2 (en) * 2001-08-07 2004-11-02 International Business Machines Corporation Coupling of conductive vias to complex power-signal substructures
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
US7087988B2 (en) * 2002-07-30 2006-08-08 Kabushiki Kaisha Toshiba Semiconductor packaging apparatus
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
EP1467450A1 (de) * 2003-04-09 2004-10-13 Hirschmann Electronics GmbH & Co. KG Stecker einer koaxialen Steckverbindung
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
TW200935572A (en) * 2008-02-01 2009-08-16 Yu-Nung Shen Semiconductor chip packaging body and its packaging method

Also Published As

Publication number Publication date
US20070133184A1 (en) 2007-06-14
US20110005071A1 (en) 2011-01-13
TW200723989A (en) 2007-06-16

Similar Documents

Publication Publication Date Title
TWI272887B (en) Printed circuit board and manufacturing method thereof
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
JP2006287007A (ja) 多層プリント配線板とその製造方法
KR100744994B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP4485975B2 (ja) 多層フレキシブル回路配線基板の製造方法
JPS59175796A (ja) 多層印刷配線板の製造方法
JPH05327227A (ja) ブラインドホール及びその形成方法
JP3165617B2 (ja) 多層プリント配線基板及びその製造方法
JP2003332745A (ja) 多層プリント配線板とその製造方法
JPH06204664A (ja) 多層化基板
JPH08162766A (ja) 多層プリント配線板およびその製造方法
JPH05121860A (ja) 印刷配線板およびその製造方法
JPH05211386A (ja) 印刷配線板およびその製造方法
JPH07221460A (ja) 多層プリント配線板の製造方法
JPH0590762A (ja) 多層プリント配線板の製造方法
JP2002016332A (ja) スルーホールを有する積層板およびその製造方法
JPH0818228A (ja) 多層プリント配線板の製造方法
JP3593957B2 (ja) 多層配線板およびその製造方法
JPH05251868A (ja) ブラインド・バイア・ホールを有する多層プリント配線板
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JPH07118583B2 (ja) 非貫通スルーホールを有するプリント配線板およびその製造方法
JP2003188532A (ja) プリント配線板の製造方法およびそれを用いて製造されたプリント配線板
JP2001308532A (ja) プリント配線板およびプリント配線板の製造方法
JP2001332855A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees