TWI270973B - Output circuit - Google Patents

Output circuit Download PDF

Info

Publication number
TWI270973B
TWI270973B TW094123119A TW94123119A TWI270973B TW I270973 B TWI270973 B TW I270973B TW 094123119 A TW094123119 A TW 094123119A TW 94123119 A TW94123119 A TW 94123119A TW I270973 B TWI270973 B TW I270973B
Authority
TW
Taiwan
Prior art keywords
amplifier
output
circuit
transistor
pad
Prior art date
Application number
TW094123119A
Other languages
English (en)
Other versions
TW200625600A (en
Inventor
Kazumasa Akai
Yukio Kin
Tomoko Ishizuka
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Publication of TW200625600A publication Critical patent/TW200625600A/zh
Application granted granted Critical
Publication of TWI270973B publication Critical patent/TWI270973B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022CMOS common source output SEPP amplifiers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70Charge amplifiers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1270973 九、發明說明: 【發明所屬之技術領域】 放二=關於輸出電路,尤其是關於包含第1及第2 放大态的輸出電路。 【先前技術】 ^^ -r>M0S(Metal Oxide Semiconduct〇r : 汽=半‘ )电日曰體在被施加有由外來雜訊引起的過大電 Γ產生靜電放電破壞(Electr〇static…〜狀: 力了夂^尤其對於連接在輸出入端子之職電晶體施 口:種的保護措施。在第8圖所示的輸出電路m p〜IVA第)2放大器2的各輸出係連接在1個輸出塾 第=大ϋ由來自内部電路3的信號…〇驅動。 使第〗姑: 第2放大器2為大的驅動能力,藉由 的方4 /一 大的2的任一方或雙方產生動作 式進仃控制,可使放大器的驅動能力為可變。 身塾Pimr千大器1的高電壓側電源端子ηι係接受電源 麼卿,在其低電厂堅側電源端子_ 墊P3供給的接地電㈣S。同樣地,在第2放大 VDD,在其低電壓側電源端?L2係接受接地塾㈣ 給的接地電壓VSS 〇 ’、 第1放大器1與第2放大器2係例如包含:由P通道 =’電晶體與N通道型M0S電晶體組成的CMOS反相哭。 弟1放大器1的M〇S電晶體相較於第2放大器的廳 317235 6 1270973 了晶體以低電阻進行導通,故將第丄放大器i的M〇s電 晶體之電晶體尺寸(閘寬GW)設計為較大。 ..者為了防止刀別知加在電源塾P1、輸出塾p2及 妾也塾P3的外來雜訊所引起的前述電晶體之靜電玫電 破壞,而對於第1放大器1與第2放大器2雙方’將直^ 在各個墊的職電晶體之接點(⑽㈣)尺寸、接點與 、”門的距離、間極長度及反向間極與源極/沒極間的 麝刀別。又计成k最小設計規範為相當大的尺寸。(對應 •的設計規範) r [專利文獻1]日本特開平5_ 335493號公報 【發明内容】 (發明所欲解決的課題) J而若如上述對於第1放大器1與第2放大哭9擁 方係根據對應ESD的” °° 又 等的M()S電晶體^ ;:十^加以設計時,則存在構成該 f(用以解決課題之手尺^大’且⑶的晶片尺寸變大之問題。 出電路係有鑑於上述問題點而研創者,且 備.包3有弟i電晶體的第i 、 - 體且具有較前述第〗放大哭 〇〇匕3有第2電晶 而前述第2電晶體係根據 刀之弟2放大益, 寸的設計規範加以設計康並:二”體相比為較小尺 個連接有保護電阻元件為電源端子”的至少- (發明之效果) 317235 1270973 饭遽本發明,係根據較前述 +日轉 設計規範設計前述第2電日邮 电日日脰為小的尺寸之 ^ 矛z包日日體,同時卄技仅 接在前述第2放大器的輸出端子、:::保瘦電阻元件連 電壓側電源端子之中的至少_ 電源端子及低 的尺寸,並能充份確保該靜電:::而可縮小第2放大器 【實施方式】 放電破壞之防護強度。 接著,參照第!圖說明本發明的實 幹出 包路。該輸出電路的第i放大哭、rt #之輸出 π連接到一個輸出塾ρ 口輸 36ΗΜ^ι /9 (幸則出糕子),並由來自内部電路 口琥0 1、0 2驅動。箆]妨丄_ ^ 器2大之m動& Λ 、一 放大态1係具有較第2放大 父㈣“,亚稭由控制成使第! 力成為可變。動作’即可使放大器的驅動能 弟1放大器1的高電壓側電源端子们係接受來自 P係接受來自接地塾P3W二:在其低電s側電源端子 ,此,在第2放大二二=請的供給。相對於 保噌千 °。2的呵电壓側電源端子H2係經由第工 :躞::元件rl接受來自電源墊?1的電源 給,在其低電塵側電源端子鋼 :、 r2接受來自接祕埶pq AA从 乐/保口又电阻tl件
μ接又采自接地墊?3的接地電塵vss的供給。再者 弟2放大器2的輸出血輪屮妒工D RR _ U出^子P 2之間連接有第3保講雷 兀件r3。該等的第丨至第3保護電阻元件小 ^如後述以金屬配線形成,且該等的電阻值最好在_左 317235 8 .1270973 外來雜訊係有可能施加在電 地㈣的任何一個。第丨仵二:墊…輸出墊P2、接 :::加在電源㈣時用以限制雜訊電流二:,v來 保缦電阻元件r2係具有當外來 用弟2 以限制雜訊電流的作用,第3^ :知加在接地㈣時用 來雜訊施加在輸出塾P2時用元件山系具有當外 放大器的作用。因此,雖^由^:雜訊電流’而保護第2 蜜9千 措由插入第1保護電阻元件rl、 件Γ第3保護電阻元件_-個, 策,還是以插的外來雜訊採取靜電放電破壞對 疋以插入所有的保護電阻元件為佳。 大哭^第2H2圖就本發明的第1實施形態之第1放 叩1弟2放大荔2的具體電踗错、 圖(翁1放大器1的電路圖輪乂 放大器2的電路圖輸出部。 Θ係第2 .通道=出/係由,s反相器構成,在ρ 壓的供給,而在;:::來自電源墊Pi之電源電 自接地墊P 3之接/ 電晶體M 2的源極接受來 電曰s的供給。再者,p通道型廳 電日日組Ml的汲極與N通道 卿 、孓 其連接點(亦即,第〗访士 3電日日肢M2的汲極連接, 連接。再者,?通道型的輸出端子)係與輸出塾p2 電晶體M2的閑極於/右$曰曰體M1的閉極及~通道型職 ]閘極苑加有信號0 1。 在1^、^1放大器2的輸出部亦由CM0S反相器構成, 〜、土 _電晶體M3的源極係經由帛ι保護電阻元件 3]7235 9 -1270973 r、l接受來自電源墊P1之電源電壓VDD的供給,而在n通 迢型M0S電晶體M4的源極係經由第2保護電阻元件接 叉來自。接地墊P3之接地電壓vss的供給。再者,於該⑶卯 反相器的輸出與輸出墊P2之間連接有第3保護電阻元件 r3 〇 接著,參照第3圖就構成第丨放大器丨的前述Ν通道 型M0S電晶體Μ2,以及構成第2放大器2的前述ν M0S電晶體Μ4之圖案加以說明。第3圖⑷係Ν通道型_ 電晶體Μ2的平面圖,第3圖⑻係Ν通道型M0S電晶體Μ4 的平面圖。 在Ν通道型M0S電晶體M2中,於源極u及汲極12 上分別配置有接觸端子13S、13D。源極u係透過接觸端 子13S與金屬配線14電性連接,沒極12係透過接觸端子 13D與金屬配線15電性連接。在此,、通道型_電晶體 M2係依據對應ESD的設計規範進行設計,而將閘極的 _閘長GL1 (例如’ 1. 2 # m)、閛極1〇與接觸端子1 %、_ 之=隔EX1、接觸端子的寬度C1分別形成較大。而且,為 使第1放大裔1具有驅動能力,係將N通道型觀電晶體 M2的尺寸(閘寬GW)例如設計成大至像乃⑽以出。 又在構成第2放大器2的N通道型M0S電晶體M4中, 係於源極21及汲極22上分別配置接觸端子2%、23卜源 極21係經由接觸端子23S與金屬配線24電性連接,汲極 22係經由接觸端子23D與金屬配線25電性連接。在此,n 通道型應電晶體^並非根據對應咖規範來設計,而是 3]7235 1270973 根據比其還小的尺寸設計規範來設計,最好是根據最小設 口十規範來计,閘極2〇的閘長gl(例如為〇· 8 # m)、而將 閘極20與接觸端子23S、23D的間隔£X2、接觸端子的寬 度C2分別形成較細。而且,為使第2放大器2的驅動能力 比弟1放大器1小,故將N通道型M0S電晶體M4的尺寸(閘 寬GW)設計成例如2〇至3〇# m般的小。 再者對於構成第1放大器1的前述p通道型電 晶體Μί γ與構成第2放大器2的前述p通道型m〇s電晶體 M3之關係也疋一樣。然後,如第4圖所示,連接在n通道 型M0S電晶體M4的源極之金屬配線24係延伸在半導體晶 片上亚形成由曲折的線路圓案形狀構成的第2保護電阻 兀件射、第!保護電阻元件η及第3保護電阻元件 妍弟2保邊電阻兀件r2 一樣,將金屬配線設成曲 線路,而形成有效利用LSI晶片内的金屬配線之閒置 空間為佳。 依據本實施形熊,斟
+ 〜對於弟1放大器1因係以對應ESD ,故對靜電放電破壞的保護佳,又對於 Γ來目❹㈣應ESD的設計規範為小的設計規 :二;’故因其之小而可縮小圖案面積,而且 電产,以敕二r 能夠限制外來雜訊引起的雜訊 包/爪’以整體輸出電路而+ D,可確保足夠的靜電放電破壞 之保瘦強度。此外,因筮 汊仏 I- ^ ^ 1 ^ t 大為2的驅動能力小,故相 季乂於弟1放大器1,料认 ;插入保護電阻元件所引起的+ 阻抗之影響很小。 "w芡的翻出 317235 1270973 接者’蒼照第5圖說明本發明的第2實施形態之輪出 包。讀出電路係在第2放大器2的低電㈣ L:經:第2保護電阻元件編有第丨放大器心
VSS^ri^^ 2 ^ A 11 2 ^ ^ ^ ^ ^ # VDD 換間的振幅,則該第2放大器2為將該 換成在VDD與第i放大器i的輸 之 又 位準偏移aevelshlft)電路。,當9 間的振幅之 入到内部電路3。ΓΓ] 大器2的輸出係輪 /、他的構造’則與第1實施形綠一挎 電路圖說明本發明的第3實施形態之心 ::::予以昇壓之電路,而透過放大器7、8分二:: =6輪出_,之電壓。放大器7、8係具: \ Ί弟2貫施形態的第丨放大器i之構成。 4係第1位準偏移電路,盆輪 内的“ ^ Μ 0 S ϋ ^ + : 電泵電路6 經由伴H '日日粗之切換。第1位準偏移電路4係 件:6、:7分別接受_、 5 、 1及弟2貫施形態的第2放大器2之構成。 内的另1^位準偏移電路’其輸出健制充電泵電路6 路、係經晶4體^ 供給,五 羞电阻兀件r4、r5分別接受3VDD、2VDD之 之構成:具有相當於第1及第2實施形態的第2放大器2 電路其:電,參:第7圖說明本發明的第4實嶋 兔^兒路1 〇係接受來自接地墊P7的接地電位vss 317235 -1270973
=給’並產生負電壓之電路,且經由放大器、^將—觸 f褕出f輸出墊P8。放大器11係具有相當於第1A I二二㈣㈣第1放大111的構成。12係位準偏移電路, 換充電泵電路10内的電荷傳輸_電晶體之切 換。5玄位+偏移電路i 2 #經由保護電阻元件dr 9 接受VSS、-VDD之供給’為具有相當施 態的第2放大器2之構成。弟及弟 …再者’於上述的實施形態中,對於構成第i放大器工 ’及第2放大器2的M〇s電晶體(例如,Mi、M2、M3、M4k 種類,在ESD的對策上以設成以下的組合中之任—種為 佳。第1種組合係皆以低耐壓M0S電晶體構成第mm 1及第2放大器2的M〇s電晶體;第2種組合係皆以高财 壓M0S電晶體構成第!放大器i及第2放大器2的廳電 晶體’第3種組合係以低耐壓職電晶體構成第i放大器 1的M0S電晶體,以高耐壓腳電晶體構成第2放大器f M0S電晶體。 口0 【圖式簡單說明】 第1圖係本發明第丨實施耗之輸出電路的電路圖。 第2圖(a)及(b)係本發明第!實施形態之第}放大器 及第2放大器的電路圖。 第3圖(a)及(b)係構成第}放大器的N通道型m〇s電 晶體及構成第2放大器㈣通道型廳電晶體之圖案圖。 第4圖係構成本發明第2放大器的N通道型m〇s電晶 體及第3保護電阻元件之圖案圖。 曰 317235 1270973 第 第 第 第 5圖係本發明第2實施形態之輪 6圖係本發明第3實施形態之輪 7圖係本發明f 4#施形態之松 8圖係習知例之電路圖。 出電路的電 出電路的電 出電路的電 路圖。 路圖。 【主要元件符號說明】
第1放大器 第2放大器 内部電路 苐1位準偏移電路 第2位準偏移電路 充電泵電路 7、8、11 放大器 10、 20 閘極 11、 21 源極 12、 22 汲極 φ12 位準偏移電路 13D、13S、23D、23S 接觸端子 14、15、2 4、2 5金屬配線 Η1、Η 2 咼電壓側電源端子 LI、L2 低電壓側電源端子
Ml P通道型M0S電晶體 M2 N通道型M0S電晶體 M3 P通道型M0S電晶體 M4 N通道型M0S電晶體 317235 14 1270973 Ρ1· 電源墊(端子) P2、 P8 輸出墊(端子) P3、 P7 接地墊(端子) r 1 第1保護電阻元件 r2 第2保護電阻元件 r3 第3保護電阻元件 VDD 電源電壓 VSS 接地電壓 Φ 1 、Φ2 信號 ]5 317235

Claims (1)

  1. • 1270973 十’、申請專利範圍·· 】· 一種輪出電路,係具備: 包含第1電晶體之第1放大器;及 包3第2电晶體,且具有較前述第】放大器小的驅 動能力之第2放大器, ^ , 姐伯权聆丽述第1電茄媸係很1
    2· 3· :::二::設計規範進行設計,同時並在前述第2放 =:=:高電壓側電源端子、及爾側電 ::::中的至少—個連接有保護電 如申凊專利範圍第1項之輸出電路.^ 放大器及第2放大器的輪出係二其中’前述第」 如申請專利範圍第i項之輪 ^輪出端子。 放大器的輪出係供給至半導 二其中,前述第2 路。 私積肢電路内之内部電
    如申凊專利範圍第3 放大裔為位準偏移電 項之輸出電路 路。 其中 前述第2 317235 16
TW094123119A 2004-07-13 2005-07-08 Output circuit TWI270973B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004206129A JP4568046B2 (ja) 2004-07-13 2004-07-13 出力回路

Publications (2)

Publication Number Publication Date
TW200625600A TW200625600A (en) 2006-07-16
TWI270973B true TWI270973B (en) 2007-01-11

Family

ID=35598853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094123119A TWI270973B (en) 2004-07-13 2005-07-08 Output circuit

Country Status (5)

Country Link
US (1) US7391267B2 (zh)
JP (1) JP4568046B2 (zh)
KR (1) KR100732578B1 (zh)
CN (1) CN100468732C (zh)
TW (1) TWI270973B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948520B1 (ko) 2006-08-30 2010-03-23 삼성전자주식회사 정전기 특성을 개선한 증폭기
JP5272576B2 (ja) * 2008-08-21 2013-08-28 株式会社リコー 出力回路
JP2014103282A (ja) * 2012-11-20 2014-06-05 Toshiba Corp 半導体装置
JP5548284B2 (ja) * 2013-02-11 2014-07-16 ルネサスエレクトロニクス株式会社 半導体集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5065343U (zh) * 1973-10-16 1975-06-12
JPS55104109A (en) * 1979-02-05 1980-08-09 Toshiba Corp Differential amplifier
JP2839624B2 (ja) * 1990-02-28 1998-12-16 富士通株式会社 半導体集積回路
JPH04122119A (ja) * 1990-09-13 1992-04-22 Mitsubishi Electric Corp Mos系パワートランジスタの駆動回路
JP3118472B2 (ja) * 1991-08-09 2000-12-18 富士通株式会社 出力回路
JPH05335493A (ja) 1992-05-28 1993-12-17 Sanyo Electric Co Ltd 入力保護回路
JPH09135159A (ja) * 1995-11-07 1997-05-20 Oki Data:Kk 駆動能力切替機能付き出力バッファ装置
EP1115203B1 (en) * 1999-06-18 2006-11-08 Matsushita Electric Industrial Co., Ltd. Output controller
JP4620282B2 (ja) * 2001-04-24 2011-01-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2004172634A (ja) 2004-02-06 2004-06-17 Oki Electric Ind Co Ltd 半導体装置の静電破壊防止保護回路

Also Published As

Publication number Publication date
KR100732578B1 (ko) 2007-06-27
CN100468732C (zh) 2009-03-11
US7391267B2 (en) 2008-06-24
TW200625600A (en) 2006-07-16
JP4568046B2 (ja) 2010-10-27
KR20060050113A (ko) 2006-05-19
US20060012436A1 (en) 2006-01-19
JP2006033175A (ja) 2006-02-02
CN1722434A (zh) 2006-01-18

Similar Documents

Publication Publication Date Title
JP5612128B2 (ja) Rfic用の高電圧、高周波数esd保護回路
TW541793B (en) Semiconductor integrated circuit
TWI270973B (en) Output circuit
TW200905846A (en) ESD protection circuit with active triggering
TW595062B (en) Adjustable trigger voltage circuit for sub-micrometer silicon IC ESD protection
TWI241771B (en) Input buffer structure with single gate oxide field of the invention
US8350626B2 (en) Amplifier circuit
US10090829B2 (en) Semiconductor integrated circuit device
TW529128B (en) Semiconductor integrated circuit device
TWI220312B (en) Electrostatic discharge protection circuit
TW200409335A (en) ESD protection circuit for use in RF CMOS IC design
JPH03136376A (ja) 半導体集積回路
TWI221662B (en) Semiconductor device having a protective circuit
TW200816878A (en) Electrostatic discharge (ESD) protection device
JP2011096897A (ja) 半導体装置及び電子機器
TW201115913A (en) Amplifier circuit with overshoot suppression
JPS60223161A (ja) 電荷転送素子の出力回路
TW201212548A (en) Multi-state indicator
TW201103256A (en) Isolation circuit
TW201244047A (en) Electrostatic discharge protection circuit
JP2602974B2 (ja) Cmos半導体集積回路装置
TWI355064B (en) Esd avoiding circuits and related esd protection c
JP2525450Y2 (ja) 逆接保護回路
TW201007417A (en) Electrostatic discharge protection circuit
TWI295099B (en) An electrostatic discharge mechanism for electrostatic protection by package technology

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees