TWI250504B - Pixel structure of a liquid crystal display and driving method thereof - Google Patents

Description

1250504 九、發明說明 【發明所屬之技術領域】 本發明與一種驅動電路有關，特別是與一種液晶顯示 器之驅動電路有關。 【先前技術】 由於多媒體的迅速發展，使得使用者對週邊之聲光設 備要求愈來愈高。以往常用的陰極射線管或稱影像管 (Cathode Ray Tube ; CRT)類型的顯示器，由於體積過於 龐大，在現今標榜輕、薄、短、小的時代中，已漸不敷需 求。因此，近年來有許多平面顯示器（Flat Panel Display) 技術相繼被開發出來，如液晶顯示器（Liquid Crystal Display，LCD) ’已漸漸‘成為未來顯示器之主流。 傳統之液晶顯示器，當背光源之入射光通過偏極片、 液晶及配向膜後，輸出光便具備了一特定的方向特性，也 就是說，大多數從螢幕射出的光具備了垂直方向。假如從 一個非常斜的角度觀看一备全亩的畫面^我料可能會看到 黑色或是色彩失真之現象。爾兜，一値甴富士通研發的書 素分割垂直配向（Multi_Domain Vertical Alignment， MVA)方法被提出。在MVA中，Μ代表“Multi-domain” 多象限，是在一個畫素中以突出物來形成多象限。VA代 表“Vertical Alignment”垂直配向，MVA就是利用突出 物使液晶靜止時並非傳統的直立式，而是偏向某一個角度 靜止，當施加電壓瓖液晶分子改變成水平以讓背光通過則 1250504 更為快速，這樣便可以大幅度縮短顯示時間’也因為突出 物改變液晶分子傾倒方向’讓視角更為寬廣’然而此方 法，需在彩色濾光片上製作突出物會增加生產的成本。因 此，另一種偏壓彎曲垂直配向（Bias-bending Vertical Alignment，BBVA)之方法被發展出來。 第1圖繪示了 一採用BBVA方法之傳統液晶顯示器面 板之概略截面剖視圖。液晶顯示器面板100至少包括一上 透明基板102和一下透明基板104，一液晶分子層1〇6置 於此上、下透明基板102和104間。共同電極1 〇8位於上 玻璃基板102之表面，畫素電極u〇則位於下透明基板 104上，兩者間形成一讓液晶分子層ι〇6轉動之主電場。 一控制電極112位於兩畫素電極丨丨〇之間，且與畫素電極 110以一絕緣層114隔離。當操作時，此控制電極112會 先和共同電極108產生一偏壓電場，此偏壓會使得液晶分 子116 直處於一種飽和（saturation )狀態，而當書素 電極11 0被施加電壓後，其相鄰之液晶分子就依序開始產 生規則性的排列。 第2圖所示為一傳統採用BBVA方法之液晶顯示器面 板之等效電路概略圖。在一個晝素當中採用三個薄膜電晶 體7^件，其中兩個薄膜電晶體202和204作為晝素電厣 = P1Xel)的開M，另-個薄膜電晶冑206則是作為控制電： CE)的開關。而三個薄膜電晶體202、204和206分別是 由相鄰的兩條掃描綠 ^ ^ T知線Gn-1和Gn訊號所控制。 田第Gn-1條掃描線打開時，薄膜電晶體204和206 1250504 開啟，而薄膜電晶冑2G2仍維持關閉ι態。控制電極電壓 (VcE)以及畫f電極電壓（Vp,xe|)分別經由薄膜電晶體2〇6 和204 ’寫入貝料線Dm-丨和Dfn所載之電壓訊號，使得控 制電極電壓(vCE)以及畫素電極電壓(Vpixei)存在電壓： 值》而當第Gn.i條掃描線關閉，帛&條掃描線開啟時， 薄膜電晶體202開啟，薄膜電晶體2〇4和2〇6關閉，晝素 經由薄膜電晶豸202寫入資料'線~此時所載之電壓訊 號，而控制電極電壓（VcE)將會被晝素電極電壓（v化…經 由電容C2所產生之耦合效應抬昇到一較高或降低一較 低的電壓。 然而傳統之電路設計需使用到三個薄膜電晶體元 件’會使得畫素的開口率下降’且掃描線對應的電阻電容 延遲現象（RC delay )也相對的增加。 【發明内容】 本發明的主要目的即是在提供—種採用刪a驅動 方式之液晶顯示器畫素結構，在本結射可蔚畫素内的薄 膜電晶體元体假數減少’提高開口率，同時可降低掃描線 對應之電饵-電容延遲現象（RC(iealy)。 本發明的另一目的是在提供一籀撻 ，、 ％ π Ί/、禋抹用Ββ VA驅動方 式之液晶顯示器畫素結構，根據太姓播 佩不‘構並不需要重新設計 驅動電路，故可增加使用之方便性。 本發明的再一目的是在提供一插*τα 阢仏種亚不需要額外製作 突出物來改變液晶分子配向之液晶黯 的 ，從日日顯不為晝素結構，藉以 1250504 降低製造成本，同時增加面板組立精準度的允許誤差 圍，提升生產良率。 根據本發明之上述目地，本發明在由任兩相鄰掃描線 與任兩相鄰資料線所圍出之每一畫素結構中，形成有兩個 薄膜電晶體組群，此兩薄膜電晶體組群係分別由不同之掃 描線所控制，同時亦接收不同資料線所傳送之資料訊號， 並具有至少一電容分別耦接此兩個薄膜電晶體組群，藉以 提供一耦合效應，使電容耦接點上之電壓同步升降。 本‘明另提供一操作此晝素結構之波形，可讓相鄰之 f描線，在一特定之掃描時間中同時維持在高位準，已使 得分別連接此兩掃描線之兩薄膜電晶體群組同時導通，並 經由此兩薄膜電晶體群組分別傳送不同極性之資料訊 號，讓控制電極電壓與晝素電極電壓間形成一電壓差。 【實施方式】 參閱第3圖所示為根據本發明第一實施例，採用 BBVA驅動方法之液晶顯示器面板等效電路概略圖，於此 圖中僅顯示出四個相鄰之畫素區域。此四個相鄰之畫素區 域是由三條平行排列之掃描線Gn·2、和Gn，和三條 與其垂直跨接之資料線Dm_2、Dm i和Dm共同構成。在每 一晝素區中，包括一第一薄膜電晶體Τι、一第二薄膜電 晶體I、一控制電極ece (具有控制電壓vCE)和一晝素 電極Epixel (具有晝素電壓Vpixei)。 以由相鄰之掃描線Gn_i和Gn，和相鄰之資料線Dm l !25〇5〇4 ===成之畫素區域為例，其第-薄膜電晶體l 而第二薄膜電晶體τ2之閘 而源極和汲極則分別連接 一液晶電容C1存在於共同 一電容C2則形成於畫 資料線vv、r描線Gn相接，而源極和汲極則分別連接 貝抖線Dm和畫素電極Epixei 電極則係與掃描線Gn i相接 貝料線Dm]和控制電極Ece c 電極3〇〇與晝素電極Epixel之 素電極與控制電極Ece之門—……… 第4圖所示為施加刭篦3 圖，士 到弟3圖所示畫素結構之波形示意 lnve 晝素之驅動積體電路是採用點反轉“。t 相ΓΓ1的方式’因此相㈣條㈣料線訊號極性恰為 序目反，如第4圖中所+夕v 施加到資科蝮D二-1和V D m電壓訊號，分別為 動方hi: 資料線〜之電壓訊號。本發明之驅 開啟時間延長，讀相激不心1 體之間極電壓 二長讓相鄰兩條掃描線之驅動訊號有一

日守間疋同時位於高位準，如第4圖中所示 和V 號，分別為施加到掃描線…ηι之電；訊號r G 口和各Λ據f發明之驅動方法，在掃描線心.1、掃描線 晶體τ ^ 同圍出之晝素區域内，其第—薄膜電 :的。1 -薄膜電晶體Τ2’在此段時間内是同時被導 將第4圖所示之波形施加到第3 、在1v〗和-貝料線Dm所共同圍出之畫素區域為例，其中相 1250504 鄰兩條的資料缓^ _ ^ 、、 和Dm所載之電壓訊號VDW和VDm :口 ：、、、相反，而Vc_為共同電極電壓。在負圖場時間

=A，在時間ti的時候，掃描線之電壓訊號VGW ^门位準會使仔薄膜電晶體L導通，·而掃描線&之電 y ^ VGn為低位準，會使得薄臈電晶體Tl關閉，此時 :’]Dm-ι所載之正極性電壓訊號會經由薄膜電晶體 寫入控制電極VCE。 在日守間t2的時候，相鄰兩條掃描Gn-i和Gn之驅動訊

Gn v°n疋同時位於高位準，因此薄膜電晶體 1 乂及4膜電曰曰體丁2都為導通的狀態。此時，資料線i 斤載之負極性電壓訊號VH，會經由薄膜電晶體丁2寫入 ϋ電極Ec：e，而資料線Dm所載之正極性電壓訊號％， 會經由薄膜電晶體T1寫入畫素電極Eplxel。由於寫入的： 性恰為相反，控制電極ECE以及畫素電極Epixel間的電壓 差將會有明顯的差值，利用控制電極ece以及晝素電極 EPixel間的電壓差異以提供液晶較大的電壓差。 、在時間為t3的時候，掃描線Gn_!之電壓訊號vGn i 為低位準，會使得薄膜電晶體T2為關閉狀態，而掃描1線 Gn之電壓訊號VGn為高位準，會使得薄膜電晶體Τι仍然 維持在導通的狀態。在此時，資料線Dm所載之負極性畫 素訊號VDm才會經由薄膜電晶體Τι寫入畫素電 , [pixel 内；由於此時薄膜電晶體A為關閉狀態，因此，控制電 極ECE處於浮接狀態，而經由位於畫素電極Ερ^ι與控制 電極Ece之間電容C2的耦合效應，會將處於浮接狀態的 10 1250504 控制電極ece拉下至更低的電壓。 根據本發明之負圖場時間操作方法， 和控制電極Ece間的電壓差值，在睥門t ά电亨Ep,xe, 經決定了，且其書素電/E t 瞬間就已 。 pixel為正極性，控制電極£ce t負極性’兩者電壓極性恰為相反。而在時間t2結束之 時’畫素電極Epixel和控制電極Ece之間的電壓差，再經 由耦合電容c2作用之拉下，將 產生偏轉。 了“、液曰曰更大的偏麼以 相似的在正圖場時間週期B’在時間t4的時候，掃描 導訊號V^1為高位準，會使得薄臈電晶體Τ2 而知描線Gn之電壓訊號vGn為低位準，會使得薄 膜電晶體T丨關閉；此時資料線 ^ ^ 于寻 十踝Dm]所載之負極性電壓訊 遽會經由溥膜電晶體τ寫 , 2馬入控制電極Ece。在時間t5的 日守候，相鄰兩條掃描Gn l和Gn之驅 是同時位於高位準，因此薄膜 ^ Gn-1和VGn， τ , ^ , U此/專膜電日日體L以及薄膜電晶體 二為導通的狀態。此時’資料線IV,所載之正極性電 Jd0"1 ’會經由薄膜電晶體Τ2寫入控制電極ECE; 晶體m晝素電極£ 薄膜電 控制電…及書辛;：Ε=的極性恰為相反’ -素電極Epixe丨間的電壓差將會有明顯 =提二控制電…及畫素電極E-間的㈣ 差異以獒供液晶較大的電壓差。 在寺間為t6的4候，掃描線G 低位準，會#猓_ ^H A 电座W 5虎VGn-】為 • 、潯、電日日體T2為關閉狀態，而掃描線Gn 1250504 = = 為高位準，會使得薄膜電晶體τι仍缺唯 =導通的狀態。在此時’資料線〜所載之正極性: :號k才會經由薄膜電晶體Τι寫 ；=素 由於此時薄膜電晶體T2為關閉狀態，因 二=， 處於浮接狀態，而經由也於责去φ&制電極Ece 之門雷-r J 電極Epixel與控制電極ece E拉升？: 效應，會將處於浮接狀態的控制電極

Ece拉升至更兩的電壓。 j本發明之負w場時間操作方法， 和控制電極Ece之間的電壓差 已經決宕了 π ^ ^ 仕吋間h結束的瞬間就 柽 "旦素電極EPixel為負極性，控制電極Ece J 3雷兩者電壓極性恰為相反。而在時間 .^ ^ ^ Plxed控制電極Ece之間的電壓差，再 產=::C2作用之抬昇’將可提供液晶更大的㈣以 換$之’根據本發明择 下，苴蚩 如月钿作方法，在不同之圖場時間 八旦/、電極Epixe丨和控制電極E間之電壓顯# 在正圖場時間下，晝素 係為， v 电1 Vpixe丨大於共同電極電屬 此Γ者門=電極錢VeE大於晝素電極電塵vPixe，，因 此一者間之關係如下式·· CE > Vpixel > Vcom 電愿在/圖場時間下’晝素電極電壓VpixeH、於共同電極

，因。：，而控制電極電愿Vce小於晝素電極電遷 Ρ1Χ 口此三者間之關係如下式： com Vpixel〉VcE 12 1250504 在薄膜電晶體I為關閉狀態時，控制電極Ece處於 浮接狀態下，晝素電極Epixel可藉由位於晝素電極Epixe| 與控制電極Ece之間電容C2的耦合效應，將浮接狀態下 之控制電極Ece抬昇到較高電壓或是拉下至較低電壓，在 此情況下，將會使得電晶體丁2在關閉狀態時，施加於汲 極與源極間電壓差跨壓過大，造成薄膜電晶體τ2的漏 電，使得處於浮接狀態下之控制電極ECE電壓下降。而在 下一個掃描訊號再次選擇到此畫素區域前，亦即當薄膜電 晶體1和丁2均處於關閉狀態下時，畫素電極Epixei與控 制電極ECE都為浮接狀態，此時控制電極Ece的電壓下降 會因為電容C2之耦合效應而使得晝素電極Epixei電壓亦 緩慢下降，而使得液晶畫面出現閃爍（flicker)現象。 參閱第5圖所示為根據本發明第二實施例，採用 BBVA驅動方法之液晶顯示器面板等效電路概略圖。為了 避免如第一實施例中薄膜電晶體T2,因為施加於汲極盥 源極間之電壓差過大而產生之漏電情形，因此在本發明之 第二實施例中，以兩個串接之薄膜電晶體T/和Τ2”取代 =一實施例中之薄膜電晶體I。利用兩個串接之薄膜電 日日體τ2和τ2”的結構設計，可將原本的施加於沒極與源 極間之電壓差，/分散到兩個串接之薄膜電晶體丁2,和τ2” 的兩端，使得施加於薄膜電晶體㈣與源極間跨壓縮小， 以降低電晶體的漏電流’使得處於浮接狀態下之控制電極 ece電壓變化和缓。相對的，因為電| c2之以效應所造 13 1250504 f -素電極Epixell電壓變化情形亦可趨緩，而改善液晶 =之㈣UHeke〇現象。值得注意的是，本發明第二 “：之刼作方法與操作波形圖，均等同於第一實施例。 二閱第6A圖所示為根據本發明第一實施例之畫素結 實轭例之畫素結構間，在掃描訊號未再次選擇畫 ”品或寸〃控制電極電壓Vce之變化情形之模擬結果 圖。由此比較圖中i善山 , ^ τ 了看出’在控制電極電壓VCE僅跨接在 -薄膜電晶體τ2之第一實施例結構中，在點反轉（— sion )驅動方式下之正極性週期中，其控制電極電壓 vCE之變化為172伏；在負極性週期中，其控 制電極電壓VCE之變化（△〜）為141伏。在控制電極 電壓VcE跨接在兩_接薄膜電晶體τ2,和tv，的兩端之第 二實施例結構中，在點反轉（dot inversion)驅動方式下 之正極性週期中，其控制電極電壓VCE之變化 為1.08伏，在負極性週期中，其控制電極電壓να之變 化（ZXVce)為 0.81 伏。 另一方面，參閱第68圖所示為根據本發明第一實施 例之畫素結構與第二實施例之畫素結構間，在掃描訊號未 再次選擇晝素區域時，其晝素電極電壓之變化情形 之模擬結果圖。由、此比較圖中可看出，在控制電極電壓 乂以僅跨接在一薄膜電晶體I之第一實施例結構中，在 點反轉（dot inversion)驅動方式下之正極性週期中，其 因為控制電極電壓VcE之變化而造成畫素電極 ▲ ^ pixel 變化（△ vpixel)為〇·821伏；在負極性週期中，其因為^ 14 1250504 制電極電壓vCE之變化而造成畫素電極電壓變化 (△ Vpixel)為0.757伏。在控制電極電壓VCE跨接在兩串 接薄膜電晶體T2,和IV，兩端之第二實施例結構中，在點 反轉（dot inversion )驅動方式下之正極性週期中，其因 為控制電極電壓vCE之變化而造成畫素電極電壓變 化（Δνρίχβ1)為〇·5912伏；在負極性週期中，因為控制 電極電壓VCE之變化而造成畫素電極電壓vpixel變化（△ Vpixel)為 0.5273 伏。 明顯的，根據上述之模擬結果可知，利用兩個串接之 薄膜電晶體T2’和IV，的結構設計，來降低施加於汲極與 源極間之電壓差，的確可以降低薄膜電晶體的漏電流，進 而改善畫素電壓變化之情形，減低液晶螢幕發生閃爍之情 況。 ' 參閱第7圖所示為根據本發明第三實施例，採用 BBVA驅動方法之液晶顯示器面板等效電路概略圖。一 般，薄膜電晶體之閘極與汲極間會存在有寄生電容， 而薄膜電晶體之閘極與源極間會存在有寄生電容CM。洛 =兩個串接之薄膜電晶體丁2，和I”取代第一實施;S中二 薄，膜電晶體T2之後’於兩個串接之薄膜電晶體丁2,和 丁2，’，’之接點Vm與掃描線間，會存有薄膜電晶體I，和 τ2，之閘極與汲極間|生電$ Cgd，和閘極貞源極間之 :生電容cgs。當掃描線Gni由高位準切換到低位準 日寸，由於寄生電容Cgs和Cgd之關係，會將Vm的電壓 15 1250504 較低的電壓，此時跨接在薄膜電晶體I，源極和 /及極間之電壓差轡女，、生 實施例之晝素區域結構'在:膜二形…’於第三 門链休咏拉 /辱膜電晶體τ2，源極和汲極 r 電广匕。值得注意的是，本發明第三實施 ^法與操作波形圖’均等同於第—實施例。 田卞田線ση·丨由尚位準切換到低位準時，因為寄生 之關係’而將Vm的電壓拉下至較低電 ¥控制電極電壓VcE將會因為c4電容的搞合 =而將電壓拉升，降低薄膜電晶體τ2:源極和 汲極間之電壓差，減低漏電情形。 參閱第8Α W所示為根據本發明第二實施例之畫 構與第三實施例之畫素結構間，在掃描訊號未^ 么擇旦素區域時，其控制電極電壓VCE之變化情形 ^擬結果圖。由此比較圖中可看出，在未使用電容 C4跨接在薄臈電晶體τ2’之第二實施例結構中，在點反 轉（dot inversion )驅動方式下之正極性週期中，其控 制電極電壓VcE之變化（△〜）為1.08伏；在負極性 週期中，其控制電極電壓Vce之變化〇·8ι伏。 而方面，當使用電容C4跨接在薄膜電晶體丁广之第 三實施例結構+，在點反轉…〜爾如心驅動方式下 之正極性週期中，其控制電極電壓vCE之變化（△ Vce ) 為0.68伏；在負極性週期中，其控制電極電壓vCEZ變 化（△ VCE )為 〇·99 伏。 另一方面，參閱第8B圖所示為根據本發明第二實施 16 1250504 例之畫素結構與第三實施例之晝素結構，在掃描訊號未再 次選擇畫素區域時，其畫素電極電壓Vpixel之變化情形之 模擬結果圖。由此比較圖中可看出，在未使用電容 跨接在薄膜電晶體T2,之第二實施例結構中，在點反轉 (dot inversion )驅動方式下之正極性週期中，其因為控 制電極電壓vCE之變化而造成畫素電極電壓變化 (為0.5912伏；在負極性週期中，其因為控制 電極電壓vCE之變化而造成晝素電極電壓變化（△ Vpixel)為0.5273伏。而另一方面，當使用電容C4跨接 在薄膜電晶體Τ2”之第三實施例結構中，在點反轉（-i謂rsion)驅動方式下之正極性週期中，其因為控制電極 vCE電壓之變化而造成畫素電極電壓Vp,xe|變化(△ 為〇.42伏；在負極性週期中，因為控制電極電壓VcE之 變化而造成畫素電極電壓Vpixel變化（△〜…)為Ο.”％ ,%谷（^4跨去 在薄膜電晶體τ2”的結構設計，的確可以降低薄膜電日£ 體的漏電流，進而改善畫素電壓變化之情形。_ 、曰 綜合上所述’本發明之每一晝素結二'均 薄膜電晶體組群，分別由不同之掃描線同接 不同資料線所傳送之資料訊號，且使用 2 4接由 接此兩個薄膜電晶體組群。同時於 =“谷分別表 線、，在-特定之掃描時間巾同時維持在高 別連接此兩掃描線之兩㈣電晶料㈣料通，並= 17 1250504 此兩薄膜電晶體群組分別傳送不同極性之資料訊號，讓控 制電極電壓與晝素電極電壓間形成一電壓差，而達到多^ (muhi domain)之效果。換言之，本發明並不需要額外 製作突出物來改變液晶分子配向之液晶顯示器畫素結 構’藉以降低製造成本，同時增加面板組立精準度的允許 誤差範圍，提升生產良率。且根據本發明，可將畫素内的 薄膜電晶體元件個數減少，提高開口率，同時可降低掃描 線對應之電阻·電容延遲現象（RCdealy)。且本發明並不 需要重新設計驅動電路，故可增加使用之方便性。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限疋本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之中請專利範圍所界定者為準。 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、和優點能更明 頌易It，下文特舉一較佳實施例，並配合所附圖式，作 細說明如下： ° 第1圖、、曰示了 一採用BBVA方法之傳統液晶顯示器面 板之概略截面剖視圖； 第2圖所示為一傳統採用bbva方法之液晶顯示器面 反之等效電路概略圖； 動第3圖所示為根據本發明第一實施例，採用BBVA驅 方去之液晶顯示器面板等效電路概略圖； 18 1250504 第4圖所示為施加到第3圖所示畫素結構之波形示意 圖； 第5圖所示為根據本發明第二實施例，採用BBVA驅 動方法之液晶顯示器面板等效電路概略圖； 第6A圖所示為根據本發明第一實施例之畫素結構與 第二實施例之晝素結構間，在掃描訊號未再次選擇晝素區 域時’其控制電極vCE電壓之變化情形之模擬結果圖； 第6B圖所示為根據本發明第一實施例之畫素結構與 第二實施例之晝素結構間，在掃描訊號未再次選擇畫素區 域時’其晝素電極Vpixel電壓之變化情形之模擬結果圖； 第7圖所示為根據本發明第三實施例，採用bbvA驅 動方法之液晶顯示器面板等效電路概略圖； 第8 A圖所示為根據本發明第二實施例之畫素結 構與第三實施例之晝素結構間，在掃描訊號未再次選 擇晝素區域時’其控制電極VCE電壓之變化情形之模 擬結果圖；和 第8B圖所示為根據本發明第二實施例之晝素結構與 第三實施例之畫素結構，在掃描訊號未再次選擇畫素區域 時，其畫素電極Vpixei電壓之變化情形之模擬結果圖。 【主要元件符號說明】 100液晶顯示器面板 102上透明基板 104下透明基板 106液晶分子層 108共同電極 110晝素電極 19 1250504 112控制電極 116液晶分子

Ti、T2、T2,、T2”、202

Gn和Gn_i掃描線

Ece控制電極

VcE控制電極電壓

Cl、c2、c3 和 c4 電容 114絕緣層 204和206薄膜電晶體 和Dm_i資料線 Epixel畫素電極 Vpixei晝素電極電壓

20

Claims (1)

1250504 十、申請專利範圍 1 · -種液晶顯示器之驅動方法，其中該液晶顯示器 至少包含由複數條資料線和複數條掃描線彼此交叉排列 圍出之複數個畫素結構，而於每一該些晝素結構中，一畫 素電極透過一第一開關元件與圍出該畫素結構之一資料 線連接，一控制電極透過一第二開關元件與圍出該畫素結 構之另一資料線連接，該驅動方法至少包括： (a )導通忒第二開關元件，以經由該第二開關元 件，將連接該第m件之資料線所載之資料寫入該控 制電極； (b )導通該第一開關元件，以經由該第一開關元 :’將連接該第一開關元件之資料線所載之資料 書 素電極； 一 接接態=閉該第二開關元件’使該控制電極處於-浮 兮第-(Hdrr第-開關元件’其中該第1關元件和 Θ弟一開關疋件，於一辟定夕搞W D士 B日〜人 、 将疋之知描日守間内會同時導通。 方去=請專利範圍第1項所述之液晶顯示器之驅動 Η中所值1 晝素結構之任兩相鄰資料線，於同一時 間中所傳輸之訊號其極性相反。 3.如申請專利範圍第1項所述之液晶顯示器之驅動 21 1250504 方法，在-正圖場時間下時其控制電極之電壓會大於該畫 素電極之電壓，而該畫素電極之電壓大於該共㈣極之電 土 ·如申請專利範圍第！項所述之液晶顯示器之驅動 :::在-負圖場時間下時其共同電極之電壓會大於該書 ^電極之電壓，而該晝素電極之電壓大於該控制電極之電 方…？ 範圍第1項所述之液晶顯示器之驅動 '’八於该控制電極與畫素電極間會形成一電容。 6.如申睛專利範圍第i項所述之液晶顯示器之驅動 方法’其中該第二開關元件至少包含一薄膜電晶體。 士、、7.如申請專利範圍第1項所述之液晶顯示器之驅動 /、中》亥第一開關元件係由兩串接之薄膜電晶體所組 成0 、、8.如申請專利範圍第7項所述之液晶顯示器之驅動 方法山其中該4膜電晶體群組更包含—電容，其中該電容 第知連接於δ玄兩串接薄膜電晶體間之源極與沒極端。 9.如申請專利範圍第7項所述之液晶顯示器之驅動 22 1250504 方法’其中該f#膜電晶體群組更包含 第二端與該晝素電極相接。 谷’其中該電容 —…、、、口诉，主少h · 複數條掃瞄線，以互相平行方 ^ · 複數條資料線，以互相平 ^彳於一基板上； 並與該些條掃瞄線交叉圍出^ I工排列於該基板上， 結構包括：’乂又圍出後數個畫素結構，該每一晝素 相鄰之第一與第二掃描線； 9 相鄰之第一與第二資料線； 一第一開關元件，分別盥兮贫A 資料線連接； 刀別與該弟-知描線’和該第一 相接；—素電極’透過5亥第—開關元件與該第一資料線 料線連接:JL:::件刀別與該第二掃描線，該第二資 特定夕： 開關元件和該第二開關元件，於- 特疋之知描時間内會同時導通；以及 φ 相接。控制電極，透過該第二開關元件與該第二資料線 紝·如申凊專利範圍第1 〇項所述之液晶顯示器之晝 ’、、、。構，其中於該控制電極與畫素電極間會形成一電容。 12·如申請專利範圍第項所述之液晶顯示器之晝 23 1250504 素結構，其中該第二開關元件係由兩串接之薄膜電晶體所 組成。 1 3.如申請專利範圍第12項所述之液晶顯示器之畫 素結構，其中該薄膜電晶體間更包含一電容，其中該電容 之一端跨接於該兩串接薄膜電晶體之源極與汲極端。 14. 如申請專利範圍第12項所述之液晶顯示器之畫 素結構，其中該些薄膜電晶體間更包含一電容，其中該電 容與該晝素電極相接。 15. 如申請專利範圍第10項所述之液晶顯示器之晝 素結構，其中於該共同電極與晝素電極間會形成一電容。 16. 如申請專利範圍第1 〇項所述之液晶顯示器之晝 素結構，其中於該共同電極與控制電極間會形成一電容。 17. 如申請專利範圍第10項所述之液晶顯示器之畫 素結構，其中該第一與第二資料線所載之訊號極性相反。 24