TWI242813B - Method of improving alignment for semiconductor fabrication - Google Patents

Description

1242813 玖、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體製程，尤指一種可改善對準精確度 (alignment accuracy)之半導體製程，本發明同時可避免位元線接觸 插塞(bit line contact，CB)製程中，金屬在晶片對正區（aiignment mark region)發生斷線的問題。 【先前技術】 動悲卩逍機存取ό己憶體(dynamic random access memory，以下簡稱 為DRAM)是由許多記憶單元(memory cell)所構成之積體電路，同時它 也是目前最常用的主要揮發性(v〇latile)記憶體之一。DRAM的每一記 憶單元通常是由一金氧半導體(metal 〇xide semic〇nduct〇r，M〇s)電 晶體以及一個電容所堆疊串聯而成的。各M〇s電晶體以及電容係利用 數條字元線(word line)與位元線(bit line)加以電連接，進而決定各 個記憶胞的位址。 請參閱圖一至圖四，圖一至圖四顯示習知DRAM製程中形成位元線 接觸插气之步驟。簡單來說，在製作麵时驟中，完成字元線定義 _ 後，繼續在字元線上方與字元線間的介電層中挖出位元線接觸洞 (contact hole)，然後於接觸洞中填入金屬導體，再以化學機械研磨 製程將接觸洞外的金屬導體移除。 如圖-所示，用來作為_之半導體基底1G表面區分有記憶體陣 列區11以及周邊區21，其中複數條字元線12、14及16已經形成於記 隱體陣列區11的半導體基底1Q表面上，在周邊區2丨的半導體基底 中^没有:對正標諸(alignment mark，簡稱為AM)3〇，其係用來對 正定義有位元線接觸洞之光罩與曝光機台上晶圓之相對位置。此外， 7 在複數條子元線12、14及16上覆蓋有介電層，例如爛碟石夕玻璃 (borophosposilicateglass，簡稱為 BPSG)層 22 以及TEOS石夕氧層 24。 在TE0S石夕氧層24上則沈積有多晶石夕層26，用來作_續接觸洞曰侧 之硬遮罩(hard mask)。同樣地，在周邊區21的半導體基底1〇上亦覆 蓋有BPSG層22、TE0S矽氧層24以及多晶矽層26。 支 如圖二所示，在進行位元線接觸洞（CB)的黃光以及蝕刻製程之前， 舄先將位於周邊區21對正標諸(AM)30上的多晶石夕層26打開，以方便 隨後曝光機台利用該對正標誌(AM)30進行位元線光罩與晶^之間的對 準或對正動作。因此，細-光阻28，其又稱為GV光阻，作為二刻遮 罩，將位於周邊區21對正標誌(AM)30上的多晶矽層26去除，於多晶 矽層26中形成對正窗口 29。隨後去除GV光阻28。 、阳 如圖三所示，於多晶矽層26上形成光阻層32，其又可稱為邙光阻， 然後進行耻，之後 CB光罩⑽絲）以及輕的曝光昭射盘 顯影，於CB光阻32中形成接觸洞開口或CB開口 4〇。 /、 /如圖四所示，接著_ CB光阻32以及多晶石夕層26作為侧遮罩， 進仃-乾侧製程，經由CB開口 40向下依序侧所暴露出來之多曰 石夕層26、TE0S石夕氧層24以及BPSG層22，在兩字元線12盘14之間: 成接觸洞5G。需注意的是，該乾侧步驟亦同時會經由對正窗口 29 蝕刻掉對正標誌(AM)30上的TE0S矽氧層24以及bpsg層22，形成凹 陷開口 52。隨後的步驟包括有將鶴/鈦/氮化鈦金屬⑽填入接觸洞 5〇，然後進行CMP平坦化製程，由於為該行業所熟知，不另贊述。 上述習知接觸洞㈣製程至少有兩項缺點，其一是以多晶石夕層2丨 做為接觸洞侧的硬遮罩的-部份，雖射以減少⑶細的厚度，襄 =提高曝光的準確度，然而，多晶销26的高折射率亦可能干擾光； ”晶圓進行對準時的準確性，不容忽視。其二，在侧接觸洞(cb)時 同時會經由對正窗口 29蝕刻掉對正標誌(AM)3〇上的TE〇s矽氧声 及BPSG層22 ’形成凹陷開口 52，此凹陷開口造成鑄金屬卿製程奸 束後，由於淺碟效應(dishing effect)的影響，而使得在周邊區2 的M。線路斷線，如圖五所示。 〜 円 【發明内容】 習知技 據此，本發明之主要目❺即在則共一種半導體製程，以 藝缺點。 '' 根據本μ之較佳實_，树8服供—種微善解精確 導體製程，包含有下列步驟：提供—半導體基底，其上包二 體陣列區以及-周邊區，其中該記憶體陣顺包含有複數後思 該周邊區包含有至少-對正㈣ali_ent mark):於觀憶體陣良列 區以及該周邊區上沈積至少_介電層，該介電層覆蓋該複 以及該對正銳；於該介電層上沈積—_b销；於該薄氮化石夕^ 上沈積-多晶铺；於該多晶销上形成—第—光阻層；曝光及 該第-光阻層，使該光阻層於該對正標諸上方具有_對正開口；經= 該對正開Π侧該多晶销，該對正標鍵上方軸—對正口 . 去除該第-光阻層；於該多晶销上形成—第二光阻層，該阻 層f填滿該對正窗σ;曝敍顯影該第二光阻層，使該第二光阻層於 相鄰兩該字7L線上方具有—接觸洞開口 ；利用該第二光阻声、 石夕層及該雜切作為侧鮮，進行—接觸洞乾爛餘，經由^ 接觸洞開σ侧歸晶铺、該薄氮化⑦層以及該介電層以於該^ 電層中相鄰兩該字元線間形成—接觸洞，其中位於該對正桿社上^ 觀魏切層倾住，並未在雜_乾似^程過程 請 為了使貝審查委員能更近一步了解本發明之特徵及技術内容， 1242813 多閱以下有關本發明之5羊細說明與附圖。然而所附圖式僅供參考與輔 助說明用’並非用來對本發明加以限制者。 【實施方式】 請參閱圖六至圖九，圖六至圖九顯示本發明DRM製程中形成位元 線接觸插塞之步驟，其中相同或類似之元件或區域沿用相同之符號。 如圖六所示，时作為_之半導體基底1G表題分有記憶體陣列 區11以及周邊區2卜其中複數條字元、線12、14及16已經形成於記憶 體陣列區11的半導縣底10表社，在财區21的轉縣底1G 中内則设有-對正標諸'(allgnment mark，簡稱為AM)3〇，其係用來對馨 正定義有位7G線接觸洞之光罩與曝光機台上晶圓之相對位置。此外， 在複數條字元線12、14及16上覆蓋有介電層，例如刪石夕玻璃 (b〇r〇Ph〇Sp〇silicateglass，簡稱為即⑹層22以及τ·矽氧層％。 在TE0S，氧層24上則依序沈積薄氮化矽層25以及多晶矽層洸7用來 作為後續接觸洞钱刻之硬遮軍(hard mask)。同樣地，在周邊區21的 半導體基底10上亦覆蓋有BPSG層22、TE0S石夕氧層24、薄氮化石夕層 25以及多晶石夕層26。依據本發明之較佳實施例，帛氮化石夕層2 度約為100至300埃左右。 如圖七所示，在進行位元線接觸洞㈣的黃光以及侧製程之前， 需先將位於周邊區21對正標誌、(am)30上的多砂層26打開，以方便 P遺後曝光機台棚該對正標飢M)3G進行位元線鮮與晶圓之間 正動作。因此，先以- GV光阻28，作為侧遮罩，將位於周邊區21 對正標誌、(AM)30上的多晶韻26去除，好晶讀26中形成對正* 口 29，暴露出部分的薄氮化石夕層25。隨後，去除GV光阻烈 = 由於在多㈣層26下方增加薄氮切層25，因此在進行曝^ 時，可以降低多晶矽層26的干擾。 10 1242813 如圖八所示，於多晶石夕層26上形成CB光阻層32，然後利用周邊區 21的對正標諸(AM)30進行晶圓對正，之後利用⑶光罩（圖未示）以及 適當的曝光照射與顯影，於CB光阻32中形成接觸洞開口丨⑶開口. 如圖九所示，接著利用CB光阻32、多晶石夕層26以及薄氮化石夕層 25作為侧遮罩，進行一乾侧製程，經由CB開口 4〇向下依序侧 所暴露出來之多晶補26、薄氮切層25、麵魏層％以及職 層22 ’在兩字it線12與14之間形成接觸洞5()。本發明之另—特徵係 在多晶碎層26下方新增薄氮化销25作為_遮罩，因此在進行接 觸洞乾侧麵時不餘讀正t 口 29侧掉聰錄層24以及 BPSG層尸，也因此不會在對正標諸(M)3〇上方形成凹陷開口。隨後將春 嫣/鈦/氮化鈦金屬（M。)填入接觸洞5〇，然後進行CMp平坦化製程，於 由於在對正標諸、(細0上方沒有凹陷開口，因此可以避μ。導線在對 正標諸(ΑΜ)30上方的斷線問題。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做 之均等變化與修飾，皆應屬本發明專利之涵蓋範圍。 【圖式簡單說明】 圖式之簡單說明 圖一至圖四顯示習知dram製程中形成位元線接觸插塞之步驟。 圖五以剖面顯示習知Mo線路在對正標誌(AM)上方的斷線問題。 圖六至圖九顯示本發明DRAM製程中形成位元線接觸插塞之步驟。 圖式之符號說明 10 半導體基底 11 記憶體陣列區 1242813 12 字元線 14 字元線 16 字7G線 21 周邊區 22 BPSG 層 24 TEOS矽氧層 25 薄氮化矽層 26 多晶矽層 28 GV光阻 29 對正窗口 30 對正標誌 32 CB光阻 40 接觸洞開口 50 接觸洞 52 凹陷開口

12

Claims (1)

1242813 拾、申請專利範圍： 1. -種可改善對準精確度之轉體製程，包含有下列步驟： 提供-半導體基底，其上包含有_記憶體陣顺以及—周邊區，其 中該記憶體陣列區包含有複數條字元線，該周邊區包含有至少一對^ 標諸(alignment mark); 於該記憶斜顺以及朗邊區上沈積至少—介電層，該介電 蓋該複數條字元線以及該對正標誌； 曰 於該介電層上沈積一薄氮化矽層； 於該薄氮化矽層上沈積一多晶矽層； 於a亥多晶石夕層上形成一第_光阻層； 正開^光及顯影該第-光阻層’使該;阻層於該對正標諸上方具有—對 窗，由該對正開口姓刻該多晶石夕層，以於該對正標言志上方形成一對正 去除該第一光阻層； 口於》亥夕—層上形成—第二光阻層該第二光阻層並填滿該對正窗 具有瞻編辭元線上方 一接mm層、^多^層域錢切作祕觀罩，進行 .以及― ，其 13 1242813 1cate glass ， BPSG) 中該介電層包含有_魏^==確度之半導體製程，其 ^==〇=洲解___，其 6·如申請專利範圍第W所述之可改善 ::::=:=該_二=

14