TWI239007B - Semiconductor memory device and controlling method thereof - Google Patents

Description

1239007 五、發明說明（1) 一、【發明所屬之技術領域】 本發明係關於一種半導體記憶裝置，尤有關於一種令 動作速度更提南之设计形式之半導體記憶裝置。 二、【先前技術】 近年來，開關或路由器等通訊電器等， OC-192(10Gbps)或0C-76 8 ( 4 0Gbps)等超高速光通信規格變 成一般化，在實現滿足這些規格之資料傳送速度之 SRAM(Static Random Access Memory)技術方面，已有人 共同開發出QDR(Quad Data Rate)/DDR(Double Data

Rate) »QDR Π/DDR Π SRAM作為支援最高動作頻率至 333MHz 為止之規格（NEC. Press Release :2002 年 04 月 15 日- 2 ·· ’ 丨 h 11 p : //WWW· nec· C0. j〇/press/ja/()2()4/15()2/htmr )。⑽R n 架 構（设計方式）之資料埠分成輸入用埠和輸出用埠（丨/0分 離），各自按照雙資料速率動作。此外，QDR係IDT公司、 MICRON公司之登記商標。 -出:交互進行讀出來自記憶體單元陣列之資料之 -出5期和向記憶體單元陣列寫入資料之寫入週期。 外，。於這種記憶體組件，說明其概略。此 設計/ 實施例之說明參照之圖。參照圖2， 同，在圖2表歹1i區塊10。多個單元陣列區塊1 〇之構造相 塊10具備：單元陣列100 m鬼10之構造。早凡陣列區 ’ k擇電路101，包含將X位址解 1239007

碼之X解碼器及驅動χ解碼器之解碼結果所選擇之字線之字 線驅動器；電路群1〇3，包含含有將γ位址解碼之γ解碼器 及將Y解碼器之解碼結果所選擇之位元線和感測放大器或 寫入用放大器連接之Y開關之γ選擇電路、感測放大器以以 及寫入用放大器WA ;以及控制電路1〇2。 構成輸入用埠之輸入用暫存器109自輸入端子Din和時 鐘信號CLK同步的閂鎖寫入資料，經由寫入用匯流排 (Wnte Bus)供給寫入用放大器WA。又，輸入端子和輸出 來自感測放大器SA之資料之讀出用匯流排（Read Bus)連接 之輸出用暫存器108和時鐘信號CLK同步的閃鎖讀出資料 後，自輸出端子Dout輸出。 讀出用脈衝產生電路106接受讀出/寫入（R/W)命令 後，讀出動作時，輸出讀出用脈衝信號RPB，供給控制電 路 1 0 2 〇 寫入用脈衝產生電路1〇7接受讀出/寫入命令後，寫入 動作時，輪出寫入用脈衝信號WPB，供給控制電路丨〇2 : + ”位址用時鐘產生器丨05接受讀出/寫入命令後，在時鐘 信號CLK之轉移邊緣，產生讀出用時鐘Rc、寫入用時鐘耽里 一位址暫存器1 0 4輸入自圖上未示之記憶體控制器、晶 兀組等供給之位址信號Add，例如在時鐘信號ακ之上升緣 閂鎖該位址信號，當讀出用時鐘“或寫入用時鐘fc各自啟 動時，輸出所閂鎖之位址（X位址、Y位址、區塊選擇位 址）。供給X解碼器X位址，供給γ解碼器γ位址，供給例如

1239007 五、發明說明（3) ^，電路102區塊選擇位址。控制電路1〇2輸入讀出用脈衝 信號RPB、寫入用脈衝信號wpB後，產生在單元陣列區塊“ 内$用之讀出用啟動信號及寫入用啟動信號，控制所選擇 之字線之啟動、感測放大器SA之啟動以及寫入用放大器Μ 之啟動。 ^上述所示，在記憶體組件設置多個單元陣列區塊 二用匯流排（Read Bus)、讀出用匯流排（Read Bus) ^脈衝信號RPB、寫人用脈衝信號 PB之控制#唬之信號配線之長度長，由於動作頻率之 2失二夺鐘：期之短時間…信號配線之遠端、近端 ](失真顯著化。又，記憶體容量增去 ^ , ν ^ 9大盼，位址信號之位 =見增大，構成X解碼器等解碼器之電路之段數增大，供 = 結果之單元陣列之内部位址信號在變化點之失 具也顯者化。 fQDR等設計規格’交互進行讀出週期和寫入週期， 兄下’也考細、WPB信號等控制信號及内部 位址#號等之失真後，決定週期。 三、【發明内容】 查要解決之譯攧 在上述之構造’例如在讀出週期，用構成讀出電路之 f測放大器將按照所選擇之記憶體單元之記憶資料在位元 =現之電壓放大後讀出。在寫入週期，藉著依據利用構 成寫入電路之寫入用放大器全擺動之信號電壓驅動位元

第11頁 1239007

線’向所選擇之記憶體單元寫入。因而，在單元陣列區塊 内’讀出動作比寫入動作之時間長。在這種構造，在交互 進行讀出週期和寫入週期之記憶體系統，依據一個週期比 較長之讀出週期決定最高動作頻率。 因此，本發明提供一種半導體記憶裝置及其控制方 法，令動作頻率更提高。 為 置， 具 第 之第一 之週期 動之情 第 三控制 動，接 第 四控制 動，接 按 次被啟 第一動 達成上 備： 一電路 控制信 之第二 況下， 二電路 信號被 受該第 二電路 信號被 受該第 照自該 動之該 作週期 述之目的，本發明之一種形態之半導體裝 ，在依照輸 號和依照在 轉移而產生 在預定之既 ，在依照該 啟動之情況 一電路之輸 ，在依照該 啟動之情況 入之時 該時鐘 之第二 定之期 時鐘信 下，在 出結果 時鐘信 下，在 電路之輸出結果 時鐘信號之 第^一電路和 第一轉 該第二 鐘信號 信號之 控制信 間被啟 號之第 預定之 後動作 號之第 預定之 後動作 移而產 電路之 之第一轉 該第一轉 移而產生 移之後續 號之其中之一被啟 動； 一轉移而 既定之期 ;及 二轉移而 既定之期 生之該控 一連串之 產生之第 間被啟 產生之第 間被啟 制信號依 動作構成

1239007 五、發明說明（5) 按照自該時鐘 _ 次被啟動之該第一:=第二轉移而產生之該控制信號依 第二動作遇期； 和該第二電路之一連串之動作構成 更具備： 一控制電路，/ 和該第二動作週期；^制上使付父互進行該第一動作週期 之啟動^在該第=與在遠第一動作週期之該第二電路 控制信號之時序，使得=該第—電路之啟動相關之該 部分動作和在該第_:^該第一動作週期之該第二電路之 時間上重疊。X 一 週期之該第—電路之部分動作在 本發明之別的形態之半導體梦 備·· 导體裝置，半導體記憶裝置具 汜憶體單元陣列，具有多個記 位址暫存器，依據所輪入之時二二鎖 址信號，而且在依照該時鐘信號之第里==入之位 及解瑪器’輸入自該位址暫存器輸出之位位 用之第電：’依照s亥時鐘信號之第-轉移而產生讀出啟動 ί ’依照在該時鐘信號之該第m後 …期之第二轉移而產生之寫入啟動用之第四控制信後 ms 麵 第13頁 1239007 — . ...-五、發明說明（6) 號； 一電路，在依照該時鐘信號之第一轉移而彥生之該第 三控制信號和該第四控制信號之其中之一被啟動之情況 下，在預定之既定之期間被啟動，令該解碼器所選擇之字 線被啟動，選擇字線； 感測放大器，在依照該時鐘信號之第一轉移而產生之 第五控制信號被啟動之情況下，在預定之既定之期間被啟 動，將在所選擇之單元之位元線所讀出之資料放大後’作 為讀出資料輸出； 以及寫入用放大器’在依照該時鐘信號之第^一轉移而 產生之第六控制信號被啟動之情況下，在預定之既定之期 間被啟動，向所選擇之單元寫入； ^ 依據自輸入之時鐘信號之第一轉移而產生之該控制f 號依-人被啟動之該解碼器之位址之解碼動作和使該解碼含 ，選擇之字線被啟動之字線選擇動作以及該感測放大器^ 感測動作構成讀出週期； -欠# ΐ ί自該時鐘信號之第二轉移而產生之該控制信號名 擇之字：ΐ :ί Ϊ碼器之位址之解碼動作和使該解碼器所a =之電路之字線之選擇動作以及該寫入用力 大益之寫入動作構成寫入週期； 气 更具備：

一控制電路， 寫入週期； 及一控制電路 在控制上使得交互進行該讀出週期和該 ’控制時序，令在該讀出週期之該感測

第14頁 1239007 五、發明說明（7)

放大器之感測動作和在該讀出週期之下一週期之該寫入週 期之该解碼器之位址之解碼動作平行的動作。 本發明之另外之形態之半導體記憶裝置，具備： =址用時鐘產生電路，依照輸入之時鐘信號之第一轉 移’按照輪入之讀出命令產生讀出用時鐘（RC )，依照在該 時鐘信號之該第一轉移之後續之週期之第二轉移，按照輸 入之寫入命令產生寫入用時鐘（WC); 口位址暫存器，依據該時鐘信號閂鎖所輸入之位址信 號，輸入自該位址用時鐘產生電路輸出之該讀出用時鐘

(RC)和該寫入用時鐘（wc)後，在該讀出用時鐘（RC)和該寫 入用％ 4里（WC )之其中之一被啟動之情況下，輸出所閂鎖之 位址信號； 視出用脈衝產生電路，依照該時鐘信號之該第一轉移 而產生讀出用脈衝信號（RPB); 寫入用脈衝產生電路，依照該時鐘信號之該第二轉移 而產生寫入用脈衝信號（WPB); 記憶體單元陣列，具有多個記憶體單元； 解碼器’接受自該位址暫存器輸出之位址信號後解 碼；

一電路，輸入來自$亥5賣出用脈衝產生電路之讀出用脈 衝信號（RPB)後，依照該讀出用脈衝信號（RPB)產生讀出用 單發脈衝信號（R0S); 一電路，輸入來自忒寫入用脈衝產生電路之寫入用脈 衝信號（WPB)後，依照該寫入用脈衝信號（wpb)產生寫入用

第15頁 1239007 五、發明說明（8) 單發脈衝信號（W0S); W 一電路，輸入該讀出用單發脈衝信號（R0S)和該寫入 用單發脈衝信號（W0S)，在該讀出用單發脈衝信號（R〇s)和 該寫入用單發脈衝信號（W0S)之其中之一被啟動之情況 下，在預定之既定之期間被啟動，接受該解碼器之輸出結 果後’使所選擇之字線被啟動； 士二電路，依照該時鐘信號之該第一轉移，按照輸入之 項出中令使感測啟動信號（SE)被啟動； 感測放大器，在該感測啟動信號（s E)被啟動之情況 J在預疋之既定之期間被啟動，將在和所選擇之單元連 接之位元線所讀出之f料放大後，作為讀出資料輸出； 二電路，依照該時鐘信號之該第二轉移，按昭輸入 寫入》卩令輸出寫入用放大器（WA)啟動信號； 、 之 沪寫入用放大器，在該寫入用放大器(WA)啟動H 才日不啟動之情況下，力箱中 切1口就 擇之單元寫I在既定之期間被啟動，向所選 依據自該時鐘信號之第一轉移而產生之 信號依次被啟動之該解喝 解鐘 该所選擇之字線被啟動之電路之 ：碼動作和使 放大器之感測動作構成讀出週期； 以及該感剛 依據自該時鐘信號之第二轉 及脈衝信號依次被啟動之該解瑪 ==寫入用時麴 該所選擇之字線被啟動之電路之；碼動作和使 入用放大器之寫入動作構成寫=之、擇動作以及該寫 第16頁 1239007 五、發明說明（9) 更具備 一控制電路，在控制上使得 寫入週期； 使，父互進行該讀丨週期和該 及-控制電路，控制時序，令在 放大器之感測動作和在該讀出週期 下一、。週^之該感測 期之器之位址之解碼動作平ί㈣：期之該寫入週 本發明之另外之形態之半導體 具備： 第一電路，按照依照輪入之時 第-控制信號被啟動後，進行第：期二一之 之後電照在輸入之該時鐘信號之該轉移 第-期門二/ 第二控制信號被啟動後，進行 弟一期間（B)之第二動作； 欠适灯 裝置在進行動作和該第二動作之週期之半導體 之週期二ί":;裝置，在a>b之情況下，將該時鐘信號 第二雷氣/2，對自該時鐘信號之該第二轉移至該 遲。 作開始為止之延遲再附加時間（A — B )/ 2之延 裝置又ίίΑ發之明Λ另外之形態之半導體裝置’具備：一種 (Α+Β：)/2，、，之情況下，將該時鐘信號之週期設為 動作Η私’炎對自該時鐘信號之該第一轉移至該第一電路之 =1，止之延遲再附加時間（Β - Α)/2之延遲。 之種形態之半導體記憶裝置之控制方法，具

第17頁 1239007 五、發明說明（10) 有 U)—步驟，利用位址用時鐘產生電路，依照輸入之 時鐘信號之第一轉移，按照輸入之讀出命令產生讀出用時 鐘（RC)，依照在該時鐘信號之該第一轉移之後續之週期之 第二轉移，按照輸入之寫入命令產生寫入用時鐘; (b) —步驟，在位址暫存器，依據該時鐘信號閂鎖所 輸入之位址信號，輸入自該位址用時鐘產生電路輸出之該 讀出用時鐘（RC)和該寫入用時鐘（wc)後，在該讀出用時鐘 (RC)和該寫入用時鐘（WC)之其中之一被啟動之情況下，輸 出所問鎖之位址信號； > σ (C) 一步驟，利用讀出用脈衝產生電路，依照該時鐘 信號之該第一轉移而產生讀出用脈衝信號（RpB); 一口（ d)步驟，利用寫入用脈衝產生電路，依照該時鐘 信號之該第二轉移而產生寫入用脈衝信號（wpB); (e) —步驟，該控制電路輸入來自該讀出用脈衝產生 電路之讀出用脈衝信號（RPB)後，依照該讀出用脈衝信號 (RPB)產生讀出用單發脈衝信號（R〇s); (〇 —步驟，該控制電路輸入來自該寫入用脈衝產生 電路之寫入用脈衝信號（肝^後，依照該寫 ⑽)產生寫入用單發脈衝信號(觸；用脈紅破 (g) —步驟，輸入該讀出用單發脈衝信號（R〇s)和該寫 入用單發脈衝信號（W0S)，在該讀出用單發脈衝信號（R〇s) 和該寫入用單發脈衝信號（w〇s)之其中之一被啟動之情況 下，在預定之既定之期間被啟動，接受該解碼器之輸出結 第18頁 1239007

果後，字一線驅動器使所選擇之字線被啟動； h 乂驟’該控制電路依照該時鐘信號之該第一轉 移’知^照輸入之讀出命令使感測啟動信號（SE)被啟動； / 步驟’在該感測放大器，在該感測啟動信號 ^啟動，情況下，在預定之既定之期間被啟動，將在 ΠΐΪΚ元連接之位元線所讀出之資料放大後，作為 移， 號； (j ) 一步驟，該控制電路依 按照輸入之寫入命令輸出寫 照該時鐘信號之該第二轉 入用放大器（WA)啟動信 (k )以及一步驟， 放大器（W A )啟動信號 選擇之單元寫入； 在該寫入用放大器，依照該寫入用 在預定之既定之期間被啟動，向所

依據自該時鐘信號之 及脈衝信號依次被啟動之 該所選擇之字線被啟動之 放大器之感測動作構成讀 依據自該時鐘信號之 及脈衝信號依次被啟動之 該所選擇之字線被啟動之 入用放大器之寫入動作構 還具有 (1 ) 一步驟，在控制上使得 寫入週期； 第一轉移而產生 邊解碼器之位址 電路之字線選擇 出週期； 第二轉移而產生 °亥解碼器之位址 電路之字線之選 成寫入週期； 之該讀出用時鐘 之解碼動作和使 動作以及該感測 之該寫入用時鐘 之解碼動作和使 擇動作以及該寫

交互進行該讀出週期和該

第19頁 1239007 五、發明說明（12)

On)及一步驟，控制時序， 放大器之感測動作和在該讀出週至“ °貝出週期之該感測 期之該解碼器之位址之解碼作=^下—週期之該寫入週 若依據本發明，可令# 仃的動作。 …信號之動作頻率提高。 四、【實施方式】 發明之實施形熊 說明本發明之實施形態 導體裝置具備：以下之第一至第丄乃在其—貫施形態之半 圖2之位址暫存器、x選擇電路。第一電路（例如 ㈣在依照輸入之時鐘信號路之第 第二轉移而產生之第二控制”u移之後續之週期之 下在預疋之既疋之期間被啟動。第二電路（例在 X選擇電路選擇字線之字線驅動 j如在圖2之 er/n、、 ^勒电路和其控制電路：參昭 圖5(C))在依照輸入之時鐘信號之第一轉移而第:、 控：信號和依照在該時鐘信號之該第一轉移之後續之第週-期 之第一轉移，產生之第四控制信號之其中之一被啟動之情 況下，在預定之既定之期間被啟動，接受該第一電路之輪 出結果後動作。第三電路（例如圖2之感測放大器以）在依 照輸入之時鐘馆唬之第一轉移而產生之第五控制信號被啟 動之情況下，在預定之既定之期間被啟動，依照該第二電 路之動作結果動作。第四電路（例如圖2之寫入用放大器 W A ’本第四電路和第二電路同時被啟動也可）在依照該時

第20頁 1239007 五、發明說明（13) m:::?移r產生之第六控制信號被啟動： 第-轉移而產生之該控制该時鐘信號之該 第二電路以及第三電路之之該第1路、 如讀出ϋ期按照自該時鐘信=週期 之該控制信號依次被啟動之該第一了 ^ =轉移而產生 四電路之一連串之動作構 、第一電路以及第 期）。第五電路進行控制例如寫入週 和該第二動作週期（參照圖17)。進订该第一動作週期 用時鐘產生電路、讀出 /、電路（例如圖2之位址 第，及該第二控制信號之時序，使:控制該 之該第三電路和在該第二動作ς以一動作週期 作。按照一樣之原理，本發===路平行的動 置具備：帛-至第五電路。第—雷；？…半導體裝 路之利用字線驅動器之字線之里 力圖2之X選擇電 號之第一轉移而產生之第一=擇）在依照輸入之時鐘信 之該第-轉移之後續之週期：；信==該時鐘信號 信號之其中之一被啟動之情況3 了^移3產生之第二控制 啟動。第二電路（例如圖2之由 預疋之既定之期間被 和感測放大器構成)在依照驅動電路 產生之第三控制信號被啟動之情況下/上第一轉一移而 間被啟動，接受該第_雪改 在預定之既疋之期 (圖2之X選擇雷敗少a 輪出結果後動作。第三電路 Λ ^ ^ Λ , 轉移而產生之第四控制信號被啟動之情 第21胃 1239007 五、發明說明（14) 況下，在預$ + w 出結果後動作。二;：：】巧！動’接受該第-電路之輪 該控制信號依次被啟、：：：f號之該第-轉移而產生之 之動作構成第— 一電路和第二電路之一連串 移而產生之該押制卢妒i按照自該時鐘信號之該第二轉 路之-連串之人；啟動之該第-電路和第三電 制，使得交互進;第四電路進行控 照圖17)。第五電射動作週期和该第二動作週期（參 用脈衝產生電路1〇6、·：：址用時鐘產生電路105、讀出 該第-動作週:之V第/脈衝產生電路1〇7)控制和在 之該第-電路之啟動m之啟動及在該第二動作週期 期之該第一電路在時間作和在該第二動作週 參照圖2，本發明 > 〆^土 ^ 裝置具備：具有多個記‘二佳。之-貫施形態之半導體記憶 位址暫在残1 Π4、你 隐體早兀之記憶體單元陣列1 00、 電路106、寫入用脈二】J生器1〇】、讀出用脈衝產生 控制電路102。位址用時= :解媽器101、103以及 之第一轉移，按昭於λ 5依照輸入之時鐘信號 之讀出命令產生讀出用時鐘（RC)， 依照在該時鐘信號之哕笛 _ ^ k KL ) 移，按照輸入之寫入；！週期之第二轉 在依照該時鐘信號閃鎖所輸入之位址信號，輸入暫自存 ❹址用時鐘產生電路輪出之該讀出用時 自 用時鐘⑽後’該讀出用時鐘（RC)和該寫入用時寫 1239007 五、發明說明（15) 其中之一被啟動之情況下，輸出所閂鎖之位址信號。讀出 用脈衝產生電路106依照該時鐘信號之該第一轉移而產生 讀出用脈衝信號（RPB)。寫入用脈衝產生電路1〇7依照在該 時鐘信號之該第一轉移之後續之週期之第二轉移而產生 入用脈衝信號UPB)。解碼器101、1〇3接受自該位址暫存 器輸出之位址信號後解碼。 在本發明之一實施形態之半導體記憶裝置，控制電路 \02例如具備：一電路，輸入來自讀出用脈衝產生電路之 讀出用脈衝信號（RPB)後，依照該讀出用脈衝信號（RpB 生讀出用單發脈衝信號（R0S); —電路，輸入來自寫入用 脈衝產生電路之寫入用脈衝信號（WPB)後，依昭該寫入用 脈衝信號（WPB)，產生寫入用單發脈衝信號（w〇s)X;·’、、以及— 電路，在輸入該讀出用單發脈衝信號（R〇s)和該寫入用 毛脈衝#唬（W0S )後，該讀出用單發脈衝信號（R〇s)和該 入用單發脈衝信號（W0S)之其中之一被啟動之情況下/在雨 預定之既定之期間被啟動，接受該解碼器之輸出結果後， 使所選擇之字線被啟動（1 〇 1，及參照圖5 )。此外，押制 路102具備：一電路，依照該時鐘信號之該第一轉移'按 照輸入之讀出命令使感測啟動信號（SE)被啟動；及一電 路，依照該時鐘信號之該第二轉移，按照輸入之寫入命入 輸出寫入用放大器（WA)啟動信號。 飞 此外，本發明之一實施形態之半導體記憶裝置 、 Y 肢6U I思衣直，具 備.感測放大器（s A)，在感測啟動信號（SE)被啟動之情 下’在預定之既定之期間被啟動，將在和所選擇之單元連

1239007 五、發明說明（16) 接之位元線所讀出之 用放大器WA，在該寫 情況下，在預定之既 入° 資料放 入用放 定之期 大後入讀出資料輸出；及寫人 大器（WA)啟動信號指示啟動之 間被啟動，向所選擇之單元寫 在本發明之一實 時鐘信號之該第一轉 依次被啟動之該解石馬 字線被啟動之字線之 作構成讀出週期，依 之该寫入用時鐘及脈 之解碼動作和使該所 以及該寫入用放大器 之一實施形態之半導 輸入用埠和讀出用資 在本發明之一實 控制電路（參照圖1 7 )，進行 期和該寫入週期；及一控制 時序，使得令在該讀出週期 '週期之 〖作。依 施形態 移而產 器之位 選擇動 據自該 衝信號 選擇之 之寫入 體記憶 料之輸 施形態 在 該 讀 出 週 期 之下 之 解 碼 動 作 平 行的 之 頻 率 速 化 〇 在 本 發 明 之一 時 鐘 信 號 之 該 第一 依次被啟動之該解 之半導體 生之該讀 址之解碼 作以及該 時鐘信號 依次被啟 字線被啟 動作構成 裝置，分 出用埠。 之半導體 控制，使 電路（105 之該感測 該寫入週 據這種構 記憶裝置， 出用時鐘及 動作和使該 感測放大器 之該第二轉 動之該解碼 動之字線之 寫入週期。 別設置寫入 依據自該 脈衝信號 所選擇之 之感測動 移而產生 器之位址 選擇動作 在本發明 用資料之 記憶裝置，具備··一 得交互進行該讀出週 、106 、 107)，控制 放大is之感測動作和 期之該解碼器之位址 造’使驅動時鐘信號 轉 碼 施形態 移而產 器（1 01 之半導體記憶裝置，依據自該 生之該讀出用時鐘及脈衝信號 之X選擇電路、103之Y選擇電

1239007 - 五、發明說明（17) 路等）之解碼動作和使該所選擇之 — 擇動作以及該感測放大器之减作 子、’、、 二m號之該第二轉移而產生之該寫入用時鐘及脈衝 1口號依-人被啟動之該解碼器之 擇之字線被啟動之電路之字複 ”，·乍、使該所選 制，和該寫入㈣，進行控 序，使得令在該讀出週期之談入週期’也可控制時 該讀出週期之下—週期之$寫1=大器之感測動作和在 解碼動作平行的動作，令在该解碼器之位址之 位元線之預充電動作和在^二/之该預充電電路對 期之該解碼器之位址之n::期之下-週期之讀出週 在本發明之“ί”動作平行的動作也。 上，當係在該讀出；;半導體記憶裝置，在控制 器向該位址解碼号浐出 之選擇期間和自該位址暫存 間之和之第一 號變化之時序之偏差之時 預充電期間之和之第二時^二入週期之字線之選擇期間和 鐘（WC)和該寫入用單:矿二大時’令用以產生該寫入用時 ⑽)再延遲（第一；；脈：信號⑽s)之寫入用脈衝信號 在本發明之」：；二時間)/2。 , 只施形％之半導體兮卜 上，當係在該讀出週期之字線之選擇期；':置，在控制 器向該位址解碼器輪出之位和自該位址暫存 間之和之第-時間比係在該二=時序之偏差之時 馬入週期之子線之選擇期間和

第25頁 1239007 五、發明說明（18) =充電期間之和之第二時間小時，令用以產生該讀出用時 鐘（RC)和該讀出用單發脈衝信號（R〇s)之讀出用脈衝信綠 (RPB)再延遲（第二時間—第一時間）/2。 自上述之實施形態，在一種半導體裝置，具備：第〜 電路’按照依照輸入之時鐘信號之第一轉移而產生之第〜 控制信號被啟動後，進行第一期間（A)之第—動作；及第 二電路，按照依照在輸入之該時鐘信號之該轉移之後續之 第二轉移而產生之第二控制信號被啟動後，進行第二期間 (B)之第二動作；在構造上交互進行該第一動作和該第二 =作之週期，在A>B之情況下，將該時鐘信號之週期設為 C +B)/2，對自該時鐘信號之該第二轉移至該第二電路之 動作開始為止之延遲再附加時間（A _β)/2之延遲，引導將 時鐘週期自A高速化至（A + B)/2之構造。在β>Α之情況下，、 =該時鐘信號之週期設為（A + B)/2，對自該時鐘信號之該 一轉移至該第一電路之動作開始為止之延遲再附加時 - A)/2之延遲。 在本發明之別的實施形態之半導體記憶裝置，使得替 =f °亥時知彳§唬之該第二轉移作為在該第一轉移之後續之 2 j之時鐘信號之轉移，在該時鐘信號之一個脈衝之上升 产2下降緣取樣由讀出命令和寫入命令構成之命令及位址 3，，使用該時鐘信號之該上升緣產生在該單元陣列區塊 馬該感測放大器之啟動以及該寫入用放大器之啟 動。 在本發明之另外之實施形態之半導體記憶裝置，在構

1239007 五、發明說明（19) ' 造上该寫入用放大器之輸入端子經由寫入用匯流排和輪入 用暫存器之輸出端子連接，該輸入用暫存器和輸入之該時 鐘信號同步的閂鎖供給資料輸入端子之資料後，向該寫入 用匯流排輸出，該寫入用放大器之輸出端子和寫入用資料 線連接，該位元線經由寫入用之γ開關和該寫入用資料線 連接，位址信號由進行該記憶體單元陣列之列選擇之X位 址、進行行選擇之Y位址以及進行區塊之選擇之區塊選^ 位址構成，接受該區塊選擇位址之解碼結果後，令咳、寫入 :放”被啟動，入用放大器向該寫入用資“輪： 寫入貝料，接著進行該γ開關之選擇，向和變成導通之前 之該寫入用γ開關連接之位元線寫入資料也可。位址信2 之位元數按照區塊選擇、γ位址、X位址之順序變多，解^馬 時間及失真變大。因而，藉著按照所解碼之順序進行動作 之啟動，可使寫入週期高速化。

更詳細說明上述之本發明之實施形態，參照圖面說明 本發明之實施例。圖1係用以在模式上說明本發明之實施 例之動作原理之時序圖。 在圖1，Read、Write之箭號線各自表示讀出週期和寫 入週期’第一列之波形（實線）表示在讀出週期之位址之解 碼和在記憶體單元陣列之字線之選擇、在讀出週期之位址 之解碼以及字線之選擇。感測放大器、寫入用放大器啟動 表示控制單元陣列區塊之感測放大器（SA)、寫入用放大器

第27頁 1239007 五、發明說明（20) (WA)之啟動之信號，Bit線表示單元陣列之位元線對之電 壓波形。字線之選擇表示字線之H i g h位準期間，在解碼、 感測放大器之啟動期間，將字線設為非選擇（非啟動）狀 態’在向選擇單元寫入 > 料之寫入用放大器啟動期間，將 字線設為選擇狀態。 讀出週期由讀出用位址之解碼、字線之選擇以及單元 選擇、感測放大裔之啟動構成，寫入週期由寫入用位址之 解碼、字線之選擇、寫入用放大器之啟動以及位元線之預 充電構成。 在寫入週期之寫入用放大器啟動後之位元線之預充電 係為了預先將位7L線預充電，以備下一讀出週期 由圖1付知，在本實施例，讀出週期之感測放大哭 啟動和在寫入J期之位址之解碼在時間上‘、, 期短，且比讀出週期和寫 之比較長之週 ® 2 ^ ^ t ^ ^ 0 圖。本發明之基本構造 、，牛之基本構造例之 讀出及寫入控制用之控制^，f技術所參照之構造相同， 即，在習知技術所參^之==等之時序控制之方法相異。 和寫人週期’在讀出週：陣選〜互電進二週選期 放大器啟動和在寫入週造’未進行在讀出週期之感測 本專利說明書中習知枯^之解碼之重疊控制等。此外，在 件之各構成元件，在此2概略說明圖2所示之半導體組 在本實施例，在显：、'、避免重複’省略說明 ^ ^ 7Γ. P4 7；Λ ΓαΓ Λ

第28頁 1239007 五、發明說明（21) 擇電路、控制電路102對X位址、γ位址、區塊選擇位址解 ，之解碼期間之後，在既定之期間利用字線驅動器（驅動 ^線^驅動器，也稱為「X驅動器」）使選擇字線被啟動， 選擇單疋’接著將字線設為非選擇，進行感測放大器（SA) 之啟動。 被啟動之感測放大器（SA )將在和所選擇之單元連接之 =元，對出現之差電壓Δν(約1〇〇mV以下）放大後，向讀出 號匯流排（Read Bus)輸出和讀出資料對應之邏輯值之信 在本貝施例’在讀出週期之感測放大器啟動期間和在 ^ =期之位址解碼期間在時間軸上重疊，在讀出週期 =放C器SA啟動中進行寫入位址信號之解碼。即 週期和寫入週期部分重疊，佶 號可高速化。 使侍規疋週期之期間之時鐘信 等。在本貝施例，將讀出週期和寫入週期之期間設為相 選擇單單^ 5歹i區塊1 0 ’接著讀出週期之解碼期間之後， 早几，同時寫入用放大器（WA)被啟 户士 — 〃 、擇之早兀連接之位元線對。 缘一山：方“列’藉著位元線之低振幅化（在圖1之Bi t ί置；出;=線：之差電…10_心 期應寫入之信號之振幅比位^出；下-寫入週 不進杆褡右雪& m 711綠對出現之差電塵AV大， ’ "^立凡線進行寫入動作。即，在使感 第29頁 1239007 五、發明說明（22) 測放大器（SA)被啟動而應將讀出資料後之位元線預充電之 期間’可選擇記憶體單元，進行寫入用放大器之啟動，使 得出現位元線之寫入資料。 在實現如上述之時序控制時，將讀出/寫入之字線之 選擇期間（字線選擇）設為可變（可程式）之構造也可。 以時鐘信號CLK為觸發信號，依照自位址用時鐘產生 器105輸出之單發脈衝之讀出用時鐘“，位址暫存器1〇4輸 出所門鎖之位址“號（讀出用位址）。在以來自位址暫存器 104之位址信號為輸入之$選擇電路1〇]1、γ選擇電路、 控制電路1 0 2内之區塊選擇位址解碼器（圖上未示），各自 進行位址之解碼動作。如後述所示，藉著依據來自控制電 路1 0 2之控制4號使X選擇電路1 〇 1内之字線驅動器（圖上未 示）被啟動，X選擇電路101内之χ解碼器（圖上未示）所 之字線被啟動。 、、藉著使自控制電路102輸出之供給感測放大器（SA)之 感測啟動信號被啟動，使感測放大器（SA)被啟動。 ^以時鐘信號CLK為觸發信號，依照自位址用時鐘產生 器1〇5>輸出之寫入用時鐘wc，位址暫存器1〇4輸出所閂鎖之 位址h唬（寫入用位址）。在以來自位址暫存器丨〇 4之位址 信號為輸入之X選擇電路101、丫選擇電路1〇3、控制電路 102内之區塊選擇位址解碼器（圖上未示），各自進行位址 之，碼動作。藉著使自控制電路1〇2輸出之供給寫入用放 大器WA之寫入用放大器（WA)啟動信號（圖上未示）被啟動， 使寫入用放大器WA被啟動。

1239007 五、發明說明（23) 圖3(A)係表示項出用脈衝產生電路1〇6和寫入用脈衝 產生電路107之輸出電路之構造圖。 讀出用脈衝產生電路106之輸出電路由CMOS反相器構 成’而ό亥CMOS反相裔由PM0S電晶體PM1和NM0S電晶體NM1構 成’ PM0S電晶體PM 1和NM0S電晶體NM 1接在高位側電源vdd 和低位側電源VSS(或GND)之間，閘極共同連接後和輸出電 路之輸入端子連接，汲極共同連接後和輸出電路之輸出端 子連接。 在η個（η係1以上之既定之正整數）之單元陣列區塊 10(Block卜Blockn)，對於讀出用脈衝信號（RpB)和寫入 用脈衝信號（WPB)，使用下降緣。這係由於在電晶體之尺 寸（或者W/L比）相同之情況下，NM0S電晶體之電流驅動能 力比PM0S電晶體的高。即，NM0S電晶體變成導通，將CM〇s 反相器之輸出端子放電，輸出端子電壓自高位側電源vdd 降至低位側電源V S S之時間比ρ Μ 〇 s電晶體變成導通，將 CMOS反相器之輸出端子充電至高位側電源VD])，輸出端子 電壓自低位側電源vss上升至高位側電源VDD之時間短。 於寫入用脈衝信號（WPB)，也由於相同之理由，使用下 緣。 可是，在圖2、圖3(A)所示之構造，分別設計讀出用 脈衝信號（RPB)和寫入用脈衝信號（wpB)，因脈衝之 號配線係長配線，在信號配線之遠端部之下降波形變α 鈍。在依照時鐘信號交互的重複讀出週期和寫入週 況下，各自之脈衝RPB、WPB之週期變成2個時鐘週期

1239007 五、發明說明（24) 2(tCK)。因而，如圖_ 之遠端部和近端部之各單在同一時序供給信號配線 即，在讀出週期；；ί丨早？車列區塊10脈綱、WPB。 中上升至電源電壓位準立準之脈衝RPB在下一寫入週期 將脈綱設為高位側電源電TVD；週期之下一讀出週期， RPB之而作/頃出週土期連續之情況下，如圖3(C)所示，在 動作之^端時/ 之脈咖無法充分擺動，在連續 在構造上具備：iLf此情況下，如圖4所示，也可 ± f 1^41 ί ^ a 可週^產生脈衝之奇數週期用脈衝產 m偶數週期產生脈衝之偶數週期用脈衝產^ 電路42向不衝產生電路41和偶數週期用脈衝產生 奇數週期和偶數週期之脈衝， 和偶數週期Ϊ用Γ:Λ收器43及44各自接收奇數週期 之邏輯和，輪出罩，Ϊ R電路)45取接收器43及44 用i言錄μ 1輸出陣列區塊内基本脈衝信號（b〇s)。利 供^單_ =，在讀出週期連續之情況下，也在相同之時序 於=塊1{)單發脈衝之基本脈衝信號（bos)。關 、寫，，月連續之情況下，當然也可應用一樣之構造。 1(Κ夂昭-說明在本發明之一實施例之單元陣列區塊 > /、、、圖2 \之控制脈衝信號之產生。 WPK、，^A)係表不在本發明之一實施例之控制信號RPB、 昭圖;另os之時序波形之圖。控制信號RPB、ψρβ如參 …、圖圖3(Α)之說明所示，自讀出用脈衝產生電路丨06、 第32頁 1239007 五、發明說明（25) 寫入用脈衝產生電路107輸出後輸入控制電路1〇2。 在單元陣列區塊1 0内之控制電路1 〇 2，如圖5 ( A )所 示，自讀出控制用之脈衝RPB之下降緣開始，產生單發脈 衝之R0 S脈衝（脈寬t PR )，作為字線之啟動控制信號。又， 在控制電路1 0 2，自寫入控制用之脈衝之下降緣開始， 產生單發脈衝之W0S(脈寬tWR)，作為字線之啟動控制信 號。依照所產生之脈衝決定字脈寬（字線變成High位準之 期間）。 在讀出週期，依照自控制電路丨02向X選擇電路1〇1輸 出之R0S脈衝設定驅動X解碼器所選擇之字線之字線驅動器 之啟動期間（字線之選擇期間）；在寫入週期，依照w〇s脈 衝ax疋子線驅動器之啟動期間（字線之選擇期間）。 此外， 脈見t P R係讀出時之最小必要之字脈寬。 脈見tWR係寫入時之最小必要之字脈寬。 一般係tPR> tWR。 f5(C)係用以說明圖2之控制電路1〇2和乂選擇電路 子線驅動器）之電路構造之圖。參照圖5(c)，具備： =輯和電路51，輸入脈衝信號R〇s和w〇s，·及and電路52， 二二j 5 t Ϊ路51之輸出和區塊選擇位址，·將AND電路52 糾=f作為單元陣列區塊内基本脈衝信號B0S，在單元陣 列區塊内基本脈士缺RnQ弘&^ ^ 衝^唬B0S啟動之期間，用字線驅動器53 ·”·動依據X位址之解碼結果所選擇之字線。

圖5 (β )所示，在單元陣列區塊内基本脈衝信號B 1239007 五、發明說明（26) 之脈衝之上升緣之時序之前及下 部位址之變化之失真(内部Skew)，之^對於内 (tH、tS)。在單元瞌αΑ ^ 蜂保既疋之時序邊限 期間（High位準之期間）‘擇二二本=衝信號B〇S被啟動之 ^ ^ ^ ^ ^ r" ^ 位址之變化之内部失真（自位址暫存;如’將χ

位址之變化之B本皮> σσ门X解碼為輸入之X 止t殳化之時序之偏差）設為自 衝信號B〇S之下降緣開始tH以後、在；=?:基本脈 脈衝信號B0S之上升緣之ts之前之陣列區塊内基本 在本實施例，可將時鐘之週期縮短至界限， = 以下，參照圖6之時序圖說明該特徵。圖; 例兄明本發明之原理之時序圖之圖1之細節之 依照時鐘信號ακ之上升緣自讀出用脈衝產生電路！ 輸出之脈衝信號RPB下降，依照該脈衝信號κρβ產生單發脈 衝，字線驅動器被啟動，選擇字線變成High位準。^ 據單發脈衝R0S之脈寬規定字線之選擇期間（脈寬tpR)。又 在圖6，將自時鐘信號CLK之上升緣至内部位址（χ位 址、Υ位址、區塊位址）之變化點為止之延遲時間設 tpl。 將自時鐘信號CLK之上升緣至單元陣列區塊内基本脈 衝信號B0S之上升緣，即字線之上升緣為止之延遲時間設 為 tp3 〇 X、Y、區塊位址之信號波形之影線部表示内部位址之

第34頁 1239007 五、發明說明（27) 變化之失真（内部Skew)。即，在自時鐘信號CLK之上升緣 ^内部位址之變化為止之延遲存在自位址信號波形之影線 部之左端至影線部之右端之範圍之失真（Skew)。 " '、、 在單發脈衝R0S(脈寬tPR)下降後，即字線下降後之 tSkew和位址之變化之内部失真（位址之影線部）對應，和 對；^位址之變化之内部失真確保既定之時序邊限之單元陣 列區塊内基本脈衝信號B0S之Low位準期間（參照圖5 (B)) 應。 τ 在下一寫入週期，依照時鐘信號“^之上升緣自寫入 用脈t產生電路107產生信號RPB後，產生單發脈衝w〇s， 選擇字線變成High位準。將字線之脈寬tPW規定為單發脈 衝wos之脈寬。在寫入週期，將自時鐘信號CLK之上升緣至 内部位址之變化點為止之延遲時間設為tp2，將自時鐘信 號CLK之上升緣至單元陣列區塊内基本脈衝信號B〇s之上升 緣’即字線之上升緣為止之延遲時間設為tp4。 在圖6 ’在單發脈衝w〇s(脈寬tPW)下降後，即寫入週 期’字線下降後之tR係位元線之預充電期間。 在圖6 ’在自時鐘信號CLk之上升緣延遲tpi得到内部 位址（X位址、γ位址、區塊位址）之變化（解碼處理結果）， 在自時鐘信號CLK之上升緣延遲tp3後之tPR期間之間，選 擇子線’在將字線設為非選擇後（下降至L 0 ψ位準後），感 測放大器被啟動之動作係讀出週期（Read Cycle)。 在该讀出週期，和為了讀出單元資料而將字線設為 H i g h位準之期間（t P R )在時間上重疊，下一週期之時鐘信

第35頁

1239007 五、發明說明（28) 號CLK上升，在自該時鐘信號之上升轉移延遲tp2，發生寫 入用位址之解碼結果所引起之内部位址之變化。即，用感 測放大裔將在位元線所讀出之選擇單元之資料放大後讀出 之感測期間和寫入用位址之解碼期間重疊。這種構造成為 本發明之特徵之一。 在自寫入週期之時鐘信號之上升緣延遲tp4，選擇字 線’在選擇字線之期間（tpW)内，自寫入用放大器向選擇 單元寫入。 接著’將子線设為非選擇，進行資料寫入後之預充 $包=接在位兀線和電源之間之開關之預充電電路（及 接在位兀線對間之等化電路)被啟動，將位元線預充電。 士圖6所示#之例子，纟寫入週期之預充電期間tR和成 二壬#週ί項出週期之開始時刻在時間上重疊，在時間 碼動：的53 Ϊ t週期之預充電動作和讀出用位址之解 碼動作。這種構造成為本發明之特徵之一。 即， 之寫Ϊ :出Ϊ期之位址之解碼和在該讀出週期之前 之罵入週/月之位元線之預充電。 (Τ 2)在該讀出週期之字線之選擇。 (丁 3)在該讀出週期夕#丨# | 口口 入週期之位址之解C之感測放…啟動期間和下-寫 (Τ4)依據在該寫入週期之字線之選 啟動之對單元之寫入。 千々馬入用放大為 (Τ5)在该寫入週期> / 期之位7L線之預充電和下一讀出週期

圓

第36頁 1239007

之位址之解碼。 (T6)在下一讀出週期之字線之選擇。 ,¾¾ # 5 5 /|> ju , ^ 在時間上重疊的進行讀出週期之故# + 理和寫入週期之| ^w心終端處 乃 < 攻初處理。此外，T2、T3…箄恧pg * — 著依照時鐘信號CI卩夕L丨 3表示箱 俨沪等規定ϋΗ π之上升緣和讀出命令產生之單發脈衝 Τ2 Γτΐ : ”夺間）之非同步電路之動作之期間， 寺不疋將時鐘信號規定為觸發信號的。即，本辦 明和時鐘同步剖夕；^ J I之S路式控制不同。在後面將詳細說明

之0 自圖6得知下式（1)成立。 讀出週期+寫入週期二“以七“⑽+ ^界+七尺…^) (A) tPR+tSKEW=tPW+tR 時，tpl=tp2 、tp3=tp4 ，係最 快’讀出和寫入變成同一時序。 (B) tPR + tSKEW>tPW + tR時，在自時鐘信號之上升緣至 寫入用位址之變化點為止之延遲tp2和自時鐘信號之上升 緣至字線之啟動為止之延遲tp4之路徑，令只延遲| (tPR + tSKEW) -(tPW + tR) | /2。

(C) tPR + tSKEW<tPW + tR時，在自時鐘信號之上升緣至 讀出用位址之變化點為止之延遲tp 1和自時鐘信號之上升 緣至字線之啟動為止之延遲tp3之路徑，令只延遲丨 (tPW + tR) -(tPR + tSKEW) | /2。 為了令自時鐘信號CLK之轉移至讀出、寫入用之内部 位址之變化點為止之延遲tP 1、t P2再延遲’例如可採用改

第37頁 1239007 五、發明說明（30) 變圖2之輸入位址暫存器1〇4之讀出用時鐘RC和寫入用時鐘 WC之時序之構造。 為了令自時鐘信號CLK之轉移至脈衝R0S、W0S之上升 緣為止之延遲時間tp3、tp4延遲，例如可採用在圖2之讀 出用脈衝產生電路106、寫入用脈衝產生電路1〇7令讀出控 制用脈衝RPB、寫入用控制脈衝？1^之時序延遲之構造。 因此’為了令在寫入週期之延遲tp2*tp4之路徑延 遲，令輸入位址暫存器丨04之寫入用時鐘wc之時序延遲， 在寫入用脈衝產生電路1〇7令WPB之時序延遲。 為了令在讀出週期之延遲tpl和tp3之路徑延遲，令輸 入位址暫存益104之言買出用時鐘“之時序延遲，在讀出用 脈衝產生電路106令RPB之時序延遲。 ，7(A)係表示位址暫存器1〇4之構造之圖，表示各自 使用讀出用時鐘RC和寫入用時鐘wc令圖6之延遲tpi、 再延遲之構造圖。圖7(B)係表示在圖7(a)之時鐘俨號 CLK、讀出用時鐘RC以及寫入用時鐘…之時序圖。。 第-問鎖電路201在時鐘信號CLK之上升緣閃鎖位址信 之路二，電路2°1之輸出經由依據讀出用時鐘RC開 閉之路役電aa體2〇6和反相器2〇4輸出。又，第 201之輸出輸入第二閃鎖電路2 屮於入筮- ^ 第二閂鎖電路2〇2之輸 wc :下降：門·：路2〇3。第二閂鎖電路202在寫入用時鐘 203在寫入m一問鎖電路201之輸出，第三閃鎖電路 出第Λ Λ 降緣Γ侧二閃鎖電路202之輸 1鎖電路203之輸出經由依據寫入用時鐘WC開閉 第38頁 1239007 五、發明說明（31) 之路徑電晶體20 7和反相器2 04輸出。反相器204和反相器 205構成正反器，路徑電晶體206、路徑電晶體207不導通 時，記憶保持正前之輸出之邏輯值。此外，在不是延遲寫 入（Late Wri te ··對單元之資料之寫入自時鐘信號CLK之上 升緣延遲後進行）之產品之情況下，不需要第二、第三閂 鎖電路20 2、203。 士如圖7(β)所示，在位址用時鐘產生器105，藉著令自 4鐘# ^CLK之上升緣至讀出用時鐘“之上升緣之時序為 止之延遲tpdl延遲所需之時間，在圖7(A)之位址暫存器 104 ’自時鐘信號CLK之上升緣至自反相器2〇4輸出位址信 號為止之延遲時間增大，因而，供給位址解碼器讀出用位 址之犄序延遲’自時鐘信號c l κ之上升緣至内部位址α位 址、γ位址、區塊選擇位址）之變化為止之延遲（圖6之t ρ工） 也延遲。又，在位址用時鐘產生器丨〇 5，藉著令自時鐘信 號CLK之上升緣至寫入用時鐘“為止之延遲tpd2延遲所需 之時間，在圖7(A)之位址暫存器1〇4，自時鐘信號CLK之上 升緣至自反相器2 0 4輸出位址信號為止之延遲時間增大， 因而，供給位址解碼器讀出用位址之時序延遲，自時鐘俨 號CLK之上升緣至内部位址（x位址、γ位址、區塊選擇位σ 址）之變化為止之延遲（圖6之tp2)也延遲。此外，在位址 用時鐘產生器1 0 5，在時序之控制未使用時鐘信號CLK 降緣。 其次，參照圖8及圖9說明在本發明之一實施例之陣列 區塊之讀出動作。在圖9表示圖2所示單元陣列區塊之位元 1239007

線系之電路構造。 參照圖9，單元110和位元線對Β、/β及字線仉連接。 f位元線對B、/B之間連接在閘極連接γ選擇信號之電 晶體117之源極和汲極，在pM〇s電晶體117之源極端子及汲 極端子和電源VDD之間連接在閘極連接γ選擇信號之2個 PM〇S電晶體113、116，電晶體111、112、117當Υ選擇信號 為Low位準時（非選擇），將位元線對Β、/β預充電及等化。 更具備· Y開關1 13，接在位元線對B和⑽（讀出用資料）線 之間；Y開關114，接在位元線對β和〇(字線資料）線之 間；Υ開關116，接在位元線對/^和互補之〇線之間；以及 Υ開關1 1 5，接在位元線對/Β和互補之WD線之間；感測放大 器（SA)119之輸出和讀出用匯流排（Read Bus)連接，寫入 用放大器118之輸入和寫入用匯流排（Write Bus)連接，讀 出用匯流排和輸出用暫存器（圖2之1〇8)連接，寫入用匯流 排和輸入用暫存器（圖2之109)之輸入端子連接。時序脈寬 控制電路120包含於圖2之控制電路丨〇2，輸入讀出及寫入 用字線啟動用之單發之脈衝信號R〇s和w〇s(自RPB、wpB信 號各自產生之單發脈衝），依照脈衝信號R〇s，例如進行在 脈衝信號R0S下降至LOW位準後輸出既定之脈寬之感測啟動 信號SE之控制，又依照該脈衝㈣^，調整寫入用放大器 (WA)啟動信號之時序及脈寬後輸出。感測放大器丨丨9依據 輸入之感測啟動信號SE被啟動，寫入用放大器118依據輸 入之寫入用放大器（WA)啟動信號被啟動。 參照圖8，將字線WL、Y選擇信號γ設為HIGH位準，選

第40頁 1239007 五、發明說明（33) 擇單元’在位元線對β、/：B間出現按照所選擇之記憶體單 元之保持資料之差電壓△▽。 接著’字線（WL)、γ開關下降至L〇w位準，感測啟動信 號SE被啟動（上升至high位準）。 此時’下一寫入週期之位址（X位址、Y位址、區塊選 擇位址）發生變化。在圖8，χ位址、γ位址、區塊選擇位址 之以箭號規定範圍之失真（Skew)係位址在變化點之失真 (自位址暫存器1 〇 4供給單元陣列區塊之χ、γ、區塊選擇位 址解碼器之内部位址在變化點之失真）。 如圖8所示，在本實施例， 準往HI GH位準之上升緣和χ、γ 發生。

自感測啟動信號SE之LOW位 區塊選擇位址之變化同時 在圖8，感測啟動信號SE *high 係位元線對B、/B之復原期間，將差 為同一電壓（VCC)。在感測期間，自 圖9)向讀出用匯流排輸出讀出資料。 又’將讀出動作時之位 為感測放大器11 9 (參照圖9) 如’設為約1 〇 〇 Μ V或以下。 位準之感測期間之tRR 電壓Δν之位元線對設 感測放大器11 9 (參照 疋線對之振幅（差電壓）Δν設 可正常動作之最小之電壓。例

若下一寫入週期之位址之失真比位 止之時間tRR早結[在tR 2復原至。 這係由於讀出㉟期之下一週期俜丄：線之選擇開々 届丁 士八， 示馬入週期，位亓蠄斟』 原不充分也可進行寫入動作。此^卜，在 =“ 况下’位元線對之差電壓未復原，月連、，、“ v而移至下一讀il

第41頁 l239〇〇7 發明說明（34) 期日寺 、 作^因沈在位^線對之差電壓作為偏置存在丁進行讀出動 复7 ’在讀出週期連續之情況下，進行復原動作。 之寫/、次’說明在本實施例之單元陣列區塊1 0 (參照圖2 ) 之寫入動作。圖1 〇係用以說明在本實施例之單元陣列區塊 入動作之時序圖。在圖10，WL和γ係字線和γ選擇信號 (入參知圖9)，WA表示寫入用放大器之啟動信號，位址、寫u 匯流排（Wri te Bus)之信號波形之tSKEW(影線部）係寫 tM位址-之變化之失真。又，單元反相所需之脈寬係 期Η彳位儿線對之差電壓復原至〇V為止之時間係tR(預充電 j間）。因寫入週期之下一週期係讀出週期，需要預充 更 ° 一般係tR>tSKEW。 其次，參照圖1丨之時序圖，在本發明之一實施例之 形例上說明縮短寫入週期之手法。 文 在圖1 1 ， WL係字線之波形 Y係Y選擇信號（參照圖9)之信號波形 ^係ί不寫入用放大器之啟動狀態，輸入寫入用放大 為之寫入用啟動信號之波形 八 W D係圖9之寫入用資料飧料w η 用貝料線對WD之電壓波形

Write Bus係圖2、圖q夕皆λ m ς.,ψγ +L 圖9之寫入用匯流排之信號 S K E W X係X位址之變化之失真 SKEWY係Y位址之變化之失&以及 SKEWBL0CK選擇係區土舍、强嫂_ 7 评货匕塊選擇位址之變化之失直。 在位址信號之位元寬俞t 紐 見岔寬，解瑪器之段數變深，一般

1239007 五、發明說明（35) 按照X系之位址位元寬最大，其次Y系之位址、區塊系之位 址之順序。 在本實施例，藉著利用X系、Y系、區塊系之位址間之 失真之差，使Y位址比字線WL、寫入用放大器（WA)之啟動 比Y位址提前’縮短寫入週期。首先，使輸入寫入用匯流 排（Wri te Bus)之資料之寫入用放大器（WA)被啟動，自被 啟動之寫入用放大器（WA)向互補之WD輸出資料，經過延遲 時間tB後，Y選擇信號變成HIGH位準，和互補之WD連接之γ 開關114、115變成導通，依據來自寫入用放大器（WA)之資 料驅動位元線對B、/B。此外，因單元之反相快，也可採、 用在位元線之電壓下降之時刻使字線叽上升之構造。在圖 =之例子’在自γ開關114、115變成導通開始經過延 ’ ’向單以ig寫入（單元反相）。 (Write Bus) 口在宜Α Έ #用放大益WA、寫入用匯流排 部無關，先行降低寫入用作’和前—讀出週期之終端 對B、/B之下降變快。貝料線WD之電壓。因@，位元線 如上述所示’在本實施例，"# 、 間和寫入週期之位址解竭 f仃:頃出週期之感測期 理和管路式完全不同。4間重受之控制，但是其動作原 在以下，以以往之管路彳 出/寫入重疊方式。 峪式為比較例說明本實施例之讀 在一般之管路式之情、、F /下，如圖12所示，為了在A3位

第43頁 1239007 五、發明說明（36) 址之解碼中平行的處理感測輸出上一週期之八2之讀出用資 料’以A3之時鐘緣為觸發信號，進行使感測放大器被啟動 之控制。 而，在本實施例，以讀出週期之A 2之邊緣為觸發信 號’使感測放大器被啟動。 圖1 3係表示產生供給感測放大器之感測啟動信號SE之 電路之一實施例之構造圖。讀出用脈衝產生電路3 〇丨（和圖 2之1 0 6對應）具備：反相器串，由令時鐘信號延遲之偶數 段之第一、第二反相器3〇2、30 3構成；第三反相器304， 令該反相器串之輸出反相；以及AND電路3 05，輸入第一、 第二反相器302、303之輸出；自時鐘信號CLK之上升緣產 生單發之讀出用脈衝RPB。但，在圖1 3，自讀出用脈衝產 生電路301輸出之讀出用脈衝rpb如圖3(B)所示之讀出用脈 衝RPB所示，不是依據時鐘信號CLK之下降緣決定，而自時 鐘信號CLK之上升緣延遲第一、第二反相器3〇2、303之延 遲時間量後上升，由依據第三反相器3 〇 4之延遲時間規定 脈寬之脈衝構成。此外，在圖丨3所示之例子，採用各自之 單元陣列區塊之控制電路1〇2(參照圖2)輸入命令（R/W命 令）後產生感測啟動信號、寫入用放大器啟動信號之構 ^ ’作為在控制電路1〇2内分別產生讀出用脈衝RPB、寫入 用脈衝WPB之構造也可。 第一暫存器31 1在時鐘信號CLK之上升緣閂鎖讀出命令 RE (讀出用啟動），以第一暫存器3U之輸出和RpB為輸入之 AND電路31 4輸出SA啟動信號（和感測啟動信號SE等價）。

1239007 五、發明說明（37) 又，寫入用脈衝產生電路313(和圖2之107對應）和讀 出用脈衝產生電路301 —樣，自時鐘信號CLK產生單發之寫 入用脈衝信號WPB。第二暫存器312在時鐘信號CLK之上升 緣閃鎖寫入命令WE (寫入用啟動），以第二暫存器312之輸 出和信號WPB為輸入之AND電路31 5輸出WA啟動信號。 圖1 4係於比較例中，表示按照管路式產生感測啟動信 號SE之電路之構造圖。參照圖丨4，此一電路具備··讀出用

脈衝產生電路301和串接2段之暫存器311、316，將由AND

電路314所產生的暫存器gig之輸出和讀出用脈衝產生電路 301之 >輸出之邏輯積（AND)輸出，作為^啟動信號（和感測 ，動^號SE等 貝）。如上述所示，本發明進行和管路式不 同之時序控制。 其 本 式。因 了，在 鐘週期 本發明 如 用作觸 105(參 在圖15 A1、A3 A2 〇 發明未 而，在 内部可 ’也可 之別的 圖15所 發信號 照圖2 ) ，在時 ，在時 明本發明之別的實施例。 採用按照管路式令讀出/寫入重疊之控制方 一個時鐘邊緣取入位址或命令，若狀態決定 =讀^/寫入獨立的動作。因此，在一個時 二重豐的執行讀出和寫入。圖丨5係用以說明 實施例之動作之時序圖。 示’將時鐘信號CLK之上升緣和下降緣雙方 ，在位址暫存器1 〇 4及位址用時鐘產生器 取入位址信號、讀出/寫入（RE/WE)命令。 ^ ^號CLK之上升緣取入讀出命令⑽及位址 里仏號CLK之下降緣取入寫入命令WE及位址

1239007 五、發明說明（38) '—""" 而，只使用時鐘信號CLK之上升緣產生在單元陣列區 塊1 0内部之解碼、感測放大器SA之啟動、寫入用放大器 之啟動。 " 圖1 6 (A)係表示進行圖1 5所示之時序動作之電路構造 例之圖。本電路，係在控制電路1〇2(參照圖2)自一個時鐘 邊緣產生感測放大器啟動信號和寫入用放大器啟動信號之 電路，如圖16(B)所示，將時鐘信號clk之自LOW往HIGH之 上升緣、時鐘信號CLK之自HIGH往LOW之下降緣決定為寫入

立參照圖1 6 (A )，具備··第一脈衝產生電路4 1 4，輸入時 鐘信號；第一暫存器411，在時鐘信號CLK之上升緣閂鎖讀 出命令RE ;第二暫存器412，在時鐘信號CLK之上升緣閂鎖 寫入命令WE ;延遲電路415，令時鐘信號CLK延遲；第二脈 ，產生電路413，輸入延遲電路415之輸出信號後產生脈衝 仏唬，第一AND電路416，輸入第一脈衝產生電路414和第 /一暫存态411之輸出；以及第二人〇電路417，輸入第二脈 衝產生電路413和第二暫存器412之輸出，·自第一AND電路 416之輸出輸出感測啟動信號，自第二md電路417輸出寫 入用放大器（WA)啟動信號。 一如圖16(C)所示，時鐘信號CLK之週期tcyc係定值，也 會由於負荷錯誤（duty err〇r)等，造成HIGH位準期間、 LOW位準期間易偏移。在本實施例，因只使用時鐘之上升 緣決定動作時序，時序之精度、安定性提高，和使用時鐘

1239007 五、發明說明（39) 之上升緣和下降緣決定時序之構造相比，可令性能提高。 其次，說明讀出/寫入週期之交互動作之内部控制脈 衝之產生。圖1 7係表示交互產生讀出、寫入用之控制信號 之電路之構造例之圖，用於位址用時鐘產生器1 〇 5等。參 照圖17，本電路具備：2輸入AND電路515，輸入讀出命令 RE ;第一暫存器511，輸入2輸入AND電路515之輸出後在時 鐘信號CLK之上升緣閂鎖；第一反相器5 1 3，將第一暫存器 511之輸出反相；第一反相器513之輸出回授輸入2輸入AND 電路515，又具備：第二反相器516，輸入第一反相器513 之輸出。更具備：3輸入AND電路517，輸入寫入命令WE ; 第二暫存器512，輸入3輸入AND電路517之輸出後在時鐘信 號CLK之上升緣閂鎖；以及第三反相器514，將第二暫存器 512之輸出反相，第二、第三反相器516、514之輸出輪入3 輸入AND電路517，自第一及第二暫存器511、512之輸出端 子各自輸出讀出（Read)啟動信號及寫入啟動信號 (Write)。此外，自第一及第二暫存器511、512輸出之讀 出啟動信號及寫入啟動信號例如和圖1 3之來自暫存器3 J j 及312之輸出信號一樣，使得各自輸入對應之2個AND電路 (參照圖1 3之3 1 4、3 1 5 )後，將和讀出控制用脈衝、寫入控 制用脈衝之邏輯積輸出作為感測放大器（SA)啟動信號、寫 入用放大器（W A)啟動信號輸出也可。 … 在讀出啟動時’在AND電路515依據前一週期之值之反 相資料a(第一反相器513之輸出）和讀出命令RE之邏輯積判 斷在時知仏號CLK之上升緣將and電路515之輸出取入第

璐it mm 第47頁 1239007 五、發明說明（40) 一暫存器5 11，因而每隔1個時鐘週期讀出被啟動。 在寫入啟動時’在AND電路517依據前一週期之值之反 相 > 料1)(第二反相裔514之輸出）和寫入命令μ 邏輯積及 前-週期之讀出啟動狀態a’（反㈣16之輸出Ε)之判^ 時鐘信號CLK之上升緣將AND電路517之輪出取入 暫存 器512，每隔1個週期寫入被啟動。在寫入之判—一因依p 動狀態a’，讀出/寫入相差“固週期的交：動： ^H存H5U '512之輸出信號進行讀出啟 動、寫入啟動。 本發明適合應用於交互進行讀出週期和 ^ QDR方式之SRAM等，但是藉著具備：切換扃钱、、入週期之 之情況最佳化之時序控制或在寫入週期遠病^出週期連、績 之時序控制及在交互進行讀出週期和寫入Ή u，兄取住 化之時序控制之裝置，可應用於如讀出湘4之情況最佳 連續之情況之DDR方式之SRAM。又，本發明肩$寫入週期） 分離型之QDR/ DDR方式之SRAM等，但是卷^合應用於1/0 SRAM等。又，本發明之時序控制方法除了 未限定為那種 以外，也可一樣的應用於内藏記憶體之邏輯導體記憶組件 據在時鐘邊緣產生之單發脈衝信號控制日#皮積體電路或依 路。 子序之任意之電 以上按照上述之實施例說明了本發明， 只限定為上述實施例之構造，當然包含岔〆隹是本發明未 $係太ι + 在如申請專利範圍之申請項之發明之範圍仃業者可能 形、修正。 行之各種變

五、發明說明（41) 1239007

發明之效果 如以上所示，〜 出週期之感測氣^若依據本發明， 制，可令動作頻和寫入動作之解 ,,1卜頻率更提高。 此外，甚> ^ 一 右依據本發明，藉著在 位兀寬之解碼時間控制寫入用放大 啟動’可使寫入週期高速化。

第49頁 藉著在構造上進行令讀 碼期間相重疊之時序控 構造上考慮依據位址之 斋、Y開關以及字線之

1239007 圖式簡單說明 五、【圖式簡單說明】 圖1係用以說明本發明之一實施 、生圖2係表示本發明之一實施例之動作原理之圖。 k例之圖。 千導體記憶裝置之構 圖3(A)係表示圖！所示脈衝產生 (B)係在模式上表示在讀出寫入交J路之構造例之圖， ,，（◦係在模式上表示讀出 ：之脈衝波形之 圖。 汽時之脈衝波形之 y圖4係表示用以遲緩的應付讀 形之構造圖。 4連續時之脈衝波 ‘實施例之單元陣列區塊 Β )係時序圖’（C )係說 實施例之時序動作之時 實施例令tpl、tp2延遲之 圖5係用以說明在本發明之 内4之基本脈衝產生之圖，（A) 明字線之選擇電路之圖。 圖6係用以說明在本發明之 序圖。 電路ΓΙ(Α)係表示在本發明m例令⑻ 電路之圖^ (B)係用以說明時序動作之時序圖。 圖8係用以說明在本發明之一實施例之輩 内部之讀出動作之時序波形圖。&例之早几陣列區塊 -圖9係表示本發明之一實施例之 位元線系之電路圖。 區塊内部之 圖10係用以說明太士 & ^ 内部之寫入動作之時序圖X κ施例之單元陣列區塊 圖11係用以說明在本發明之-實施例之縮短寫入動作 第50頁 T23麵 r— 圖式簡單說明 之手法之時序圖。 圖1 2係在本發明之比較例上用以說明管路式架構之動 作之時序圖。 圖1 3係表示本發明之產生控制讀出、寫入啟動之信號 之電路圖。 圖1 4係在比較例上表示管路式之產生控制讀出、寫入 啟動之信號之電路圖。 圖1 5係用以說明本發明之別的實施例之動作之時序 圖。 圖1 6 (A)係表示本發明之別的實施例之圖，（B)、（ C) 係表示時鐘波形圖。 圖1 7係表示實現讀出/寫入交互動作之内部控制脈衝 信號之電路圖。 元件符號說明 1 0〜單元陣列區塊 41〜奇數週期用脈衝產生電路 42〜偶數週期用脈衝產生電路

(I 43、44〜接收器 45〜OR電路 51〜OR電路 52〜AND電路 5 3〜字線驅動電路（驅動器） 1 0 0〜記憶體單元陣列

第51頁 1239007 圖式簡單說明 感測放大器•寫入放大器 101〜X選擇電路 1 0 2〜控制電路 103〜Y選擇電路 1 0 4〜位址暫存器 1 0 5〜位址用時鐘產生電路 1 0 6〜讀出用脈衝產生電路 107〜寫入用脈衝產生電路 108〜輸出用暫存器 109〜輸入用暫存器 110〜單元 111 、 112 、 117〜PMOS 電晶體 113、 116〜PMOS電晶體（Y開關） 114、 115〜NMOS電晶體（Y開關） I 18〜寫入用放大器 II 9〜感測放大器 1 2 0〜時序脈寬控制電路 201、2 0 2、2 0 3〜暫存器 2 0 4、2 0 5〜反相器 <1 2 0 6、2 0 7〜路徑電晶體 302、303、304〜反相器 3 0 1、3 1 3〜脈衝產生電路 311、312、316〜暫存器 314〜AND電路 315〜AND電路

第52頁 1239007 圖式簡單說明 4 1 0〜反相器 411、412〜暫存器 413、414〜脈衝產生電路 416、417〜AND 電路 5 1 1、5 1 2〜暫存器 5 1 3、5 1 4〜反相器 5 1 5〜AND電路 5 1 6〜反相器 517〜AND電路 NM1、NM2〜NM0S電晶體 PM1 、 PM2〜PM0S電晶體 <1

第53頁

Claims (1)

1. 梦3_职日 二止 木 _號 Q9199· 六、申請專利範圍

   一種半導體裝置，其特徵為： 具備： 第一電路 之第一 之週期 動之情 第 三控制 期間被 第 四控制 期間被 按 次被啟 第一動 按 次被啟 第二動 控制信 之第二 況下， 二電路 信號被 啟動， 二電路 信漿被 啟動， 照自該 動之該 作週期 照自該 動之該 作週期 ，在依照 號和依照 轉移而產 輪入之時 在該時鐘 生之第二 該第一電路在預定 該時鐘信 ，在依照 啟動之情 接受該第 ’在依照 啟動之情 接受該第 時鐘信號 第一電路 況下，該 一電路之 該時鐘信 況下，該 一電路之 之第一轉 和該第二 鐘信號 信號之 控制信 之既定 號之第 第二電 輸出結 號之第 第三電 輸出結 移而產 電路之 之第一轉移而產生 該第一轉移的後續 號之其中之一被啟 之期間 一轉移 路在預 果後動 二轉移 路在預 果後動 生之該 一連串 被啟動； 而產生之 定之既定 作；及 而產生之 定之既定 作； 控制信號 之動作構 第 之 第 之 依 成 依 成 更具備： 二成使得該第-動作週期和該 第 之啟動與f該第-動作週期之該第二-電 控制以之時序，使得在該第—動作週期之該第

   第54頁 1239007 Μ號卯〗？MRn 六、申請專利範圍 電路之部分動作和在該第 動作在時間上重疊。

   週期 之該第一電路 之部 分 2· — 種半導體裝置，其特徵為： 之第 之週 動之 三控 控制 之既 作； 五控 期間 六控 期間 次被 連串 具備： 第一電路 一控制信 期之第二 情況下， 第二電路 制信號和 "ί吕7虎之其 定之期間 弟二電路 制信號被 被啟動， 第四電路 制信號被 被啟動； 按照自該 啟動之該 之動作構 按照自該 ，在依照輪入之士 骑4片日/7 ★ 守、里信號之弟~輪教 ί 1 :在该時鐘信號夕讀莖一±移而產 轉移而產生之第二控制 該第一電路在預佘 fi 頂弋之既 ，在依照該時鐘信號 依照该時鐘信號之該 中之一被啟動之情^下 被啟動，接受該第—電 ，在依照該時鐘信號之 啟動之情況下，該第一 接受該第二電路之輪^ ，在依照该時鐘信號之 啟動之情況下，該第U四 之戒苐—轉移之& 信號之其中之一後 定之期間被啟=被 第一轉移而產I， 二轉移而產生^ ’該第二電路在； 路之輸出結果後動 第一轉移而產生之 電路在預定之既定 結果後動作；及 弟二轉移而產生之 電路在預定之既定 時鐘信號之第一轉移而 第一電路、該第二電 成第一動作週期； 時鐘信號之第二轉 得移而產生之該控制信號 產生之該控制信號依 路以及該第三電路乏一 !239〇〇7 修正 曰 ^ — = —電路、該^電路以及該第四電路之一 動作構成第二動作週期； 更具備.· 二動;制成使得該第-動作週期和該第 信號ϋ控制電路，控制μ三控制信號及該第1劍 第二動：[使得在該第-動作週期之該第三電 —動作週期之該第一電路平行的動作。 路和在該 ::ΐ申請專利範圍第2項之半導體裝置，其中，姑々 口 ^和該第六控制信號係依照該時鐘信號之嗲-第四控制 座生者。 μ罘一轉移而 4· 一種半導 具備： 記憶體 位址暫 址信號，而 控制信號和 之第二轉移 況下，在預 址信號；及 號； 體記憶裝置，其特徵為： 輪 生 續 啟 閂 位 入之位 之第一 之週期 動之情 鎖之位 址信 單元陣列，具有多個記憶體單元； 存器，依據所輸入之時鐘信號閂鎖 且在依照該時鐘信號之第一轉移而 依照在該時鐘信號之該第一轉移之 而產生之第二控制信號之其中之一 定之既定之期間被啟動後，輸出 解碼器，輸入自該位址暫存器輪出之 一第一 電路，依照該時鐘信號之第一轉移 生讀出

   第56頁 1239007 案號92122380 _____色 月 日 倏正__ 六、申請專利範圍 啟動用之第三控制信號，依照在該時鐘信號之該第一轉移< 之後續之週期之第二轉移而產生之寫入啟動用之第四控制 信號； 一第二電路，在依照該時鐘信號之第一轉移而產生之 該第三控制信號和該第四控制信號之其中之一被啟動之情 況下，在預定之既定之期間被啟動，令該解碼器所選擇之 字線被啟動，而選擇字線； 感測放大裔’在依照该日守鐘信號之第一轉移而產生之 第五控制信號被啟動之情況下，在預定之既定之期間被啟 動’將在所選擇之單元之位元線所讀出之資料放大後，作 為讀出資料輸出；及 \ 寫入用放大斋’在依照該時鐘信號之第二轉移而產生 之第六控制信號被啟動之情況下’在預定之既定之期間被 啟動，向所選擇之單元寫入； —轉移而產生之該控制信 之解石馬動作和使該解碼器 動作以及該感測放大器之 依據自輸入之時鐘信號之第 號依次被啟動之該解碼器之位址 所選擇之字線被啟動之字線選擇 感測動作構成讀出週期； 依據自該日才鐘信號之第二轉移而產 次被啟動之該解碼器之位址之解碼動 之該控制信號 擇之字線被啟動之第二電路之字線之、琴和使该解碼器所 用放大器之寫入動作構成寫入週期；&擇動作以及該寫 更具備： ' 于乂互進行該讀出坷

   第57頁 —第一控制電路，在控制上使 1239007 J212238l_^ 六、申請專利範圍 ^ 日 鉻庀 和該寫入週期；及 ν 一第二控制電路，控 測放大器之感測動作和二序，令在該讀出週期之該感 週期之該解碼哭之办u 該續出週期之下一週期之該寫入 之Μ之解⑼作平行的動作。 5· 一 Ϊ:導體記憶裳置，其特徵為·· 德，：:時鐘f生電路’依照輪入之時鐘信號之第-轉 士妙二Γ廊入之f買出命令產生讀出用時鐘（RC)，依照在該 %釦信號之該第一轉移之後續之週期之第二轉移，按照輸 入之寫入命令產生寫入用時鐘（wc); 位址暫存器’依據該日$鐘#號閃鎖所輸入之位址信 號，輸入自該位址用時鐘產生電路輸出之該讀出用時^ (RC)和該寫入用時鐘（WC)後’在該讀出用時鐘（rc)和兮寫 入用時鐘（WC)之其中之一被啟動之情況下，輸出所問 位址信號； 讀出用脈衝產生電路，依照該時鐘信號之該第一轉移 而產生讀出用脈衝信號（RPB); 寫入用脈衝產生電路，依照該時鐘信號之該第二轉移 而產生寫入用脈衝信號（WPB); 記憶體單元陣列，具有多個記憶體單元； 解石馬器，接受自該位址暫存器輸出之位址信號後-解 碼； 一第一電路，輸入來自該讀出用脈衝產生電路之讀出 第58頁 六、申請專利範圍 用脈衝信號（RPB)後，依昭 出用單發脈衝信號⑽s) 7 '出用脈衝信號(_產生讀 一第二電路，輪入來自該宜 用脈衝信號（WPB)後’依昭該窝寫入入田用脈衝產生電路之寫入 入用單發脈衝信號⑽s)::、、用脈衝信號()產生寫 入用；ίίΪ路：輪入該讀出用單發脈衝信號⑽)和該寫 八用早發脈衝信號（WOS)，在該读山田沖政γ ^ ^ 和該耷入田留恭⑽t w貝出用早發脈衝信號（ROS) 發脈衝信號(m)之其中之一被啟動之情況 在預疋之既定之期間被啟動，接受該解 果後，使所選擇之字線被啟動； 别出、，，° 二第四電路，依照該時鐘信號之該第一轉移，按照輸 入之讀出命令使感測啟動信號（SE)被啟動； 感測放大恭’在該感測啟動信號（§ £)被啟動之情況 下’在預定之既定之期間被啟動，將在和所選擇之單元連 接之位元線所讀出之資料放大後，作為讀出資料輸出； 一第五電路，依照該時鐘信號之該第二轉移，按照輸 入之寫入命令輸出寫入用放大器（WA)啟動信號；及 寫入用放大器，在該寫入用放大器（WA)啟動信號指示 啟動之情況下，在預定之既定之期間被啟動，向所選擇之 單元寫入； 依據自該時鐘信號之第一轉移而產生之該讀出用時鐘 及脈衝信號依次被啟動之該解碼器之位址之解碼動作-和使 該所選擇之字線被啟動之第三電路之字線選擇動作以及該 感測放大器之感測動作構成讀出週期； 1239007 六、申請專利範圍 依據自該時鐘信號之第二轉々 及脈衡信號依次被啟動 = ^寫入用時鐘w 該所選擇之字線被啟動之第；電動作和使 該寫入用放m人動作構成寫期；動作以及 更具備： / —第一控制電路，在控制上俊 和該寫入週期；及 上使付义互進仃该讀出週期 ’令在該讀出週期之該感 週期之下一週期之該寫入 作平行的動作。

   弟一控制電路’控制時序 測放大器之感測動作和在該讀出 週期之該解碼器之位址之解碼動 6· —種半導體記憶裝置，其特徵為： 具備： ’ 位址用時鐘產生電路，依照輸入之時鐘信號之第一轉 移，按照輸入之讀出命令產生讀出用時鐘（RC)，依照在該 時鐘信號之該第一轉移之後續之週期之第二轉移， 入之寫入命令產生寫入用時鐘（wc) ; #

   位址暫存器，依據該時鐘信號閃鎖所輸入之位址信 號，輸入自該位址用時鐘產生電路輸出之該讀出用時鐘 (RC)和該寫入用時鐘（WC)後，在該讀出用時鐘（RC)和該寫 入用時鐘（WC)之其中之一被啟動之情況下，輸出所閂鎖之 位址信號； 讀出用脈衝產生電路，依照該時鐘信號之該第一轉移 而產生讀出用脈衝信號（RPB);

   第60頁 1239007 修正

   ------ 案號 92122380 六、申請專利範圍 寫入用脈衝產生電路，依照該時鐘信號 而產生寫入用脈衝信號（WPB); 只弟一轉私V 記憶體單元陣列，具有多個記憶體單元； 碼；解碼器’接受自該位址暫存器輸出之位址信號後解 第一電路，輪入來自該讀出用脈衝產生電路之誃屮 脈衝信號（RPB)後，依照該讀出用脈衝信號 = 出用單發脈衝信號（R0S) ; Μ)產生項 一第二電路，輪入來自該寫入用脈衝產生電路之寫入 用脈衝信號（WPB)後，依照該寫入用脈衝信號（wpB)產生寫 入用單發脈衝信號（W〇s) ; •’ :第二電路，輪入該讀出用單發脈衝信號（R〇s)和該寫 入用單發脈衝#號（W〇s)，在該讀出用單發脈衝信號（R〇s) 和該寫入用單發脈衝信號（w〇s)之其中之一被啟動之情況 下，在預定之既定之期間被啟動，接受該解碼器之輸出結 果後，使所選擇之字線被啟動； 一第四電路，依照該時鐘信號之該第一轉移，按照輸 入之讀出命令使感測啟動信號（SE)被啟動； 感測放大器，在該感測啟動信號（S E )被啟動之情況 下，在預定之既定之期間被啟動，將在和所選擇之單元之 位元線所讀出之資料放大後，作為讀出資料輸出； 一第五電路，依照該時鐘信號之該第二轉移，按照輸 入之寫入命令輸出寫入用放大器（WA)啟動信號； 寫入用放大器，在該寫入用放大器（WA)啟動信號指示

   第61頁 、，π-τ个J靶固 —-- ν 況：，在預定之既定之期間被啟動，向所選擇之 電·預充電電路，進行在記憶體單元陣列之位元線之預充 依據自該時鐘信號之第一轉移而產生之該讀 及脈衝信號依次被啟動之該解碼器之位址之解碼動^ ^ 該所選擇之字線被啟動之第三電路之字線選擇動作 感測放大器之感测動作構成讀出週期； ^ 依，自該時鐘信號之第二轉移而產生之該寫入用 良衝信號依次被啟動之該解碼器之位址之 ^ 動之第三電路之字線之選擇 構成寫入週；之重，充電電路之預充電動作 作； 重宜的進盯该字線之選擇動作和該寫入動 更具備： 一第一控制電路，在控制上 和該寫入週期；及 1卞又！延仃4項出週期 一第一控制電路，控制時 測放大器之感測動作和在該讀出週期之；： = 亥： 週期之該解碼器之办^ ^ ❿期之4寫入 入週期之該 之解碼動作平行的動作，令在該寫 週期之下二、周1電電路對位元線之預充電動作和在該寫入 作平行的動ί 4之該讀出週期之該解碼器之位址之解—竭動

   第62頁 1239007 Λ_Μ 曰 ----92122^pq /、、申凊專利範圍 半導體記憶裝7^~7^ 解？器輪出之變擇:：::：該位址‘ 間之和之第二時間大；=:”擇期間和該預充電ΐ :亥寫入用單發脈衝信號（ 生孩寫入用時鐘（wc)和 遲（該第一時間〜該第二時間）/2··、。入用脈衝信號（WPB)再延 8 ·如申請專利範圍 該讀出週期之字線之選擇之半導體記憶裝置，其中，當係在 解碼器輸出之位址俨F ；; 和自該位址暫存器向該位址 -時間比係在該寫入“ ::序：偏差之時間之和之第 之和之第二時間小時，人、’之選擇期間和預充電期間 讀出用單發脈衝信以±產生該讀出用時鐘（RC)和該 (該第二時間-該第—(=)，2讀出用脈衝信號⑽)再延遲 9·如申請專利範圍第5項之半 一種裝置，替代將該時鐘 ^衣置，其中，具備·· 轉移之後續之週期之時鐘二；移：為在該第-個脈衝之h弁缝4 nr w 仏唬之轉移，在該時鐘信號之一 入 1和下降緣取樣由讀出命令和寫入命令構成 一叩7位址信號，使用該時鐘信號之上升緣產生在該單 兀陣列區塊之解碼、該感測放大器之啟動以及該寫入—用放 大器之啟動。 . 1239007

   案號92122狀(1 六、申請專利範圍 I:.舍如申請專利範圍第5項之半導體記憶裝置，其中： =寫入用放大器之輸入端子經由用 V 存器之輸出端子連接； Μ称入用暫 ，仏該^用暫存器和輸人之時鐘信號同步的閃鎖供紙資 枓輪入端子之資料後向該寫入用匯流排輪出； 一貝 該寫入用放大器之輸出端子和寫入用資料線連接； 該位元線經由寫入用之γ開關和該寫入用資料連 一位址信號由選擇該記憶體單元陣列之列之X位址、雙摆 行之Υ位址以及選擇區塊之區塊選擇位址構成； k 、接受該區塊選擇位址之解碼結果後令該寫入用放大哭 被啟動，該寫入用放大器向該寫入用資料線輪出寫入資w 料， 、 接著選擇該γ開關，向變成導通之該寫入用 接之位元線傳送寫入資料； 開關連 然後’選擇字線後，向所選擇之單元寫入資料。 11 ·如申請專利範圍第4項之半導體記憶裝置，其中，分別 設置寫入用資料之輪入用埠和讀出用資料之輸出用埠。

   1 2 ·如申請專利範圍第6項之半導體記憶裝置，其中·· 該讀出週期還包含在該感測放大器之感測動作後進行 之該預充電電路之預充電動作； _ 該控制時序之電路控制時序，令在該讀出題期之預充 電動作和在該讀出週期之下一該寫入週期之該寫入用放大

   第64頁 1239007 fl?199^n 六、申請專利範圍 裔之寫入動作平行的動作 月 曰 修正 13.—種半導體裝置，其特徵 具備： 第電路，按照依照輸入之時鐘作缺唆 生之第一控制信號被啟動後， 之弟—轉移而產 作；及 進订第—期間（A)之第一動 第二電路’按照依照在輪 後續之第二轉移而產生之第；^信號之該轉移之 二期間（B)之第二動作； 卫制仏旎破啟動後，進行第 在父互進行該第一動作和- 裝置’包含-種裝置，在A>B之況一下動作之週期之半導體 期設為（A + B)/2，對自1 # : / ，將該時鐘信號之藥 路之動作開妒為止虎之該第二轉移至該第二雙 乍開始為止之延遲再附加時間(“b)/2之延遲。 1 4 ·種半導體裝置，其特徵為： 具備： 第一電路，按照依照輸入之時鐘信铲 一控制信號被啟動後，進行第一“ (A)之第一而動 後續移該時鐘信號之該轉移之 二期間（Β)之第二動作；—控制#唬被啟動後，進杆第 在交互進行該第一動作和該第二動作之週期之半導體

   第65頁 1239007 修正

   —-—-，處_控 1223Rn 六、申請專利範圍 1 有 '一種半導體記憶裝置之控制方法，該半導體記憶裳置具 記憶體單元陣列，具有乡個記憶體單元； 址4址依據所輸入之時鐘信號閃鎖所輪入之位 址L唬而且在依照該時鐘信號之第一轉移而產生之笛一 控=信號和依照在該時鐘信號之該第__轉移之後續之 之第一轉移，產K第二控制冑號之其中之叫皮啟動之情 況下，在預定之既定之期間被啟動，輸出該所閂鎖之位址 信號；及解碼器，輸入自該位址暫存器輸出之位址信號； 一第一電路，依照該時鐘信號之第一轉移而產生讀出 啟動用之第二控制信號，依照該時鐘信號之該第二轉移而 產生寫入啟動用之第四控制信號， 一第二電路，在依照該時鐘信號之第一轉移而產生之 ό亥苐二控制k號和該第四控制信號之其中之一被啟動之情 況下’在預定之既定之期間被啟動，令該解碼器所選擇之 字線被啟動，選擇字線； 感測放大器，在依照該時鐘信號之第一轉移而產生之 第五控制信號被啟動之情況下，在預定之既定之期間被啟 動，將在所選擇之單元之位元線所讀出之資料放大後，作

   第66頁 1239007 -SS^J2122380_ 六、申請專利範圍 寫入用放大器，在依 之第六控制信號被啟動之 啟動’向所選擇之單元寫 言亥半導體記憶裝置之 一控制步驟，用以控 一寫入週期交互進行； 該讀出週期係由以下 信號之該第一轉移而產生 碼斋之解碼動作、使該解 選擇動作以及該感測放大 該寫入週期係由以下 之第二轉移而產生之該控 位址之解碼動作、使該解 選擇動作以及該寫入用放 及一控制步驟，控制 週期之該感測放大器之感 期之該寫入週期之該解碼 作0 曰 修正 照該時鐘信號之第二轉移而產生w 情況下，在預定之既定之期間被 入； 控制方法包含： 制上使得交互進行一讀出週期和 動作所 之該控 碼器所 器之感 動作所 制信號 碼器戶斤 大器之 該控制 測動作 為之位 構成：依據 制信號依次 選擇之字線 测動作； 構成：依據 依次被啟動 選擇之字線 寫入動作； 信號之時序 和在該讀出 址夕石爲勒ϊ 自輸入 被啟動 被啟動 自該時 之該解 被啟動 之時鐘 之該解 之字線 鐘信號 碼器之 之字線 ，令在該讀出 週期之下一週 作平行的動 16· —種半導體記憶裝置之控 具有如下步驟： 剌方去 ^ Γ驟利用位址用時鐘產生雷故 信號之第一轉移，按照輸入之鈐 ，依照輸入之-時 (RC)，依照在該時鐘信號 p令產生讀出用時鐘 该弟―轉移之後續之週期之 其特徵為

   1239007 SS_92122380 六、申請專利範圍 月 曰 修正 二轉移，按照輸入之寫入命令產生寫入用時鐘（WC); 一步驟’在位址暫存器，依據該時鐘信號閂鎖所輸入 之位址信號，輸入自該位址用時鐘產生電路輸出之該讀出 用時鐘（RC)和該寫入用時鐘（wc)後，在該讀出用時鐘（RC) 和該寫入用時鐘（WC)之其中之一被啟動之情況下，輸出所 閂鎖之位址信號； 一步驟’利用讀出用脈衝產生電路，依照該時鐘信號 之該第一轉移而產生讀出用脈衝信號（RPB);及 一步驟’利用寫入用脈衝產生電路，依照該時鐘信號 之該第二轉移而產生寫入用脈衝信號（WPB); 如一單元降列區塊’具備：具有多個記憶體單元之記憶 體單元陣列、接受自該位址暫存器輸出之位址信號後解碼 之解碼裔、控制電路、感測放大器以及寫入用放大器； 於遠單元陣列區塊具有如下步驟： ^ 步驟’该控制電路輪入來自該讀出用脈衝產生電路 之頃出用脈衝信號（RPB)後，依照該讀出用脈衝信號（RpB) 產生頊出用單發脈衝信號（R 〇 $ ); 一步驟，該控制電路輸入來自該寫入用脈衝產生電路 ^寫入用脈衝信號（WPB)後，依照該寫入用脈衝信號（wpB) 產生寫入用單發脈衝信號（W〇s); » 4 ^驟，輸入該讀出用單發脈衝信號（R〇S)和該寫入用 =發信號（W0S)，在該讀出用單發脈衝信號（R〇sr和該 用早，脈衝信號（W〇S)之其中之一被啟動之情況下，在 疋之既疋之期間被啟動，接受該解碼器之輸出結果後，

   第68頁 1239007 ----tl_92122380_ 年月日 修正 六、申請專利範圍 字線驅動器使所選擇之字線被啟動； 一步驟’該控制電路依照該時鐘信號之該第一轉移， 按照輸入之讀出命令使感測啟動信號（SE )被啟動； 一步驟’在該感測放大器，在該感測啟動信號（SE )被 啟動之情況下，在預定之既定之期間被啟動，將在和所選 擇之單元連接之位元線所讀出之資料放大後，作為讀出資 料輸出， ' 一步驟’該控制電路依照該時鐘信號之該第二轉移， 按照輸入之寫入命令輪出寫入用放大器（WA)啟動信號；及 一步驟，在該寫入用放大器，依照該寫入用放大器 (WA)啟動信號，在預定之既定之期間被啟動，向所選 單元寫入； 另具有如下步驟： 一步驟’控制上使得一綠ψ ;网董日$ ^ 一 ^ ^ 項出週期和一寫入週期交互谁 該讀出週期係由如下動作構 第一轉移而產生之該讀出用時鐘 該解碼器之位址之解碼動作和使 電路，字線選擇動作以及該感測 ^ 亥寫入週期係由如下動作構 第二轉移而產生之該寫入用時鐘 該解碼器之位址之解碼動作和使 電路之字線之選擇動作以及該寫 及一步驟，控制時序，令在 及脈衝 該所選 放大器 成：依 及脈衝 該所選 入用放 該讀出 信號依 擇之字 之感測 據自該 信號依 擇之字 大器之 週期之 m η 次被啟動 線被啟動 動作； 時鐘信號 次被啟動 線被啟~動 寫入動作 該感測放

   1239007 -----jA- 9?Ig238Q 年月 日 六、申請專利範圍 ' ----· 感測動作和在該讀出週期之下一週期之該寫入週期之· 該解碼器之位址之解碼動作平行的動作。 1 7 · —種半導體記憶裝置之控制方法，其特徵為： 具有如下步驟： 一步驟，利用位址用時鐘產生電路，依照輪入之時鐘 “號之第一轉移，按照輸入之讀出命令產生讀出用時鐘 (RC)，依照在該時鐘信號之該第一轉移之後續之週期之第 二轉移，按照輸入之寫入命令產生寫入用時鐘（); 一步驟，在位址暫存器，依據該時鐘信號閂鎖所輸入鲁 之位址信號，輸入自該位址用時鐘產生電路輸出之該讀出 用時鐘（RC)和該寫入用時鐘（WC)後，在該讀出用時鐘（RC) 和該寫入用時鐘（WC)之其中之一被啟動之情況下，輸出所 閂鎖之位址信號； 一步驟，利用讀出用脈衝產生電路，依照該時鐘信號 之該第一轉移而產生讀出用脈衝信號（RPB); 一步驟，利用寫入用脈衝產生電路，依照該時鐘信號 之該第二轉移而產生寫入用脈衝信號（WPB); 一單元陣列區塊，具備：具有多個記憶體單元之記憶 體單元陣列、接受自該位址暫存器輸出之位址信號後解碼鲁 之解碼器、控制電路、感測放大器以及寫入用放大器； 於該單元陣列區塊具有如下步驟： 一 一步驟，輸入來自該讀出用脈衝產生電路之讀出用脈 衝信號（RPB)後，依照該讀出用脈衝信號（RPB)產生讀出用

   第70頁 1239007 _案號 92122380__年月日__ 六、申請專利範圍 - 單發脈衝信號（R0S); 一步驟’輸入來自該寫入用脈衝產生電路之寫入用脈 衝信號（WPB)後，依照該寫入用脈衝信號（WPB)產生寫入用 單發脈衝信號（WOS); 一步驟，輸入該讀出用單發脈衝信號（R〇S)和該寫入用 單發脈衝信號（W0S)，在該讀出用單發脈衝信號（R0S)和該 寫入用單發脈衝信號（W0S)之其中之一被啟動之情況下，在 ，定之既定之期間被啟動，接受該解碼器之輸出結果後， 予線·驅動器使所選擇之字線被啟動； ^ 一步驟，該控制電路依照該時鐘信號之該第一轉移， 按照輸入之讀出命令使感測啟動信號（SE )被啟動； 步驟’在該感測放大器，在該感測啟動信號（SE)被 啟動之情況下，在預定之既定之期間被啟動，將在和所選 筆之單元之位元線所讀出之資料放大後，作為讀出資料輸 / π 队狀碌吋嬤抬就之該第二轉移，按照輸入之 .·、、入命令輸出寫入用放大器（WA)啟動信號；及 =步，，在該寫入用放大器，在該寫入用放大器（WA」 動心號指示啟動之情況下，在預定之既定之期間 動，向所選擇之單元寫入； 另具有如下步驟： 行· 步驟，控制上使得一讀出週期和一寫入週期交-互途 °亥頃出週期係由如下動作構成：依據自該時鐘信號之

   第71頁 9212?^η 1239007 六、申請專利範圍 第一^轉移而產生之古女古志山+ 嗲解碼哭之位Η 貝 時鐘及脈衝信號依次被啟動之* 3解瑪的之位址之解碼動 雷路之字绫iP摆作#使该所選擇之字線被啟動之 感測放大器之感測動作； 第二轉移而產生之兮寫：作構成·依據自該時鐘信號之 該解碼态之位址之解碼動 攸人很级勁心 電路之字線之選擇動作、 ^ _字線被啟動之 該預充電電路之預充雷氣t寫入放大器之寫入動作以及 作和該寫入動作 動作；重疊的進行該字線之選擇動 β t ^，控制時序，令在該讀出週期之該；^λ 55 之感測動作和在哕綠山、ro 〜邊琢测放大為 &U ^ ^ ^ 7 Μ α貝出週期之下一週期之該寫入调划之今 解碼了址之解碼動 的動作；及寫入週期之該 預充電動作和在入週期之該預充電電路對位元線之 解碼器之位址之^踩h週期之下一週期之該讀出週期之該 之解碼動作平行的動作。 1 8 ·如申請專利範 其中： 犯W弟1 5項之半導體記憶裝置之控制方法， 該讀出週期還勺八 之預充電電路之 ^ 5在該感測放大器之感測動作後進行 〈預充電動你· 控制時序，令# ^ ， 週期之下一該寫入出週期之預充電動作和在該讀出 的動作。 ·、、、 週期之該寫入用放大器之寫入動作-平行

   第72頁 1239007 —----- 92122380 曰 19 1專5砣圍 ^--- 龙·甲請專利範圍第16項之半導辦々降 自、位包含如下步驟··在該讀二裝置之控制方法， ::偏差之時間之和的第=輪：之位址信號變化之時 =間和該預充電期間之和的第週期：字線之 (wos/之產寫生該寫入用時鐘(wc)和該寫入用單ΐϋί; ’ 二時^2入。用脈衝信卿^ 2 Q Α如申請專利範圍第16項之半導體記憶裝置 自該位:於：讀出週期之字線之選工擇期間和 序之偏罢Γ ΐ盗 址解碼益輸出之位址信號變化之時 選擇期間之和之第一時間，比該寫入週期之字線之 和預充電期間之和之第二時間小之情況下，令用 f 讀出用時鐘（RC)和該讀出用單發脈衝信號（R0S)之 二用2脈衝信號(m)延遲[(該第二時間 21.如申請專利範圍第1 5項之半導體記憶裝置之控制方法 其中： ^ 替代以該時鐘信號之該第二轉移作為在該第一轉移之 後續之週期之時鐘信號之轉移，而包含； _ 一在該時鐘信號之一脈衝之上升緣和下降緣，對於由讀 出命令和寫入命令構成之命令及位址信號施以取樣的步喂

   第73頁 !239〇〇7 月 日 修正 曱晴專利範圍 驟；及 列區使用該時鐘信號之上升緣，產生用以控制在該單元陣 之:塊之解碼、該感測放大器之啟動以及該寫入用放大器 文動之信號的步驟。 w 項之半導體記憶裝置之控制方法 Ϊ.中如申請專利範圍第16 用暫入用放大斋之輸入端子經由寫入用匯流排和輸入 子器之輸出端子連接，該寫入用放大器之輪出端子和 馬入用資料線連接； 該位元線經由寫入用之γ開關和該寫入用資料線連接； 卜位址信號由選擇該記憶體單元陣列之列之X位址、選擇 行之Y位址以及選擇區塊之區塊選擇位址構成； 該半導體記憶裝置之控制方法包含： ^ 該輪入用暫存器和輸入之時鐘信號同步的閃鎖供給資 料輪入端子之資料後，向該寫入用匯流排輪出的步驟；、 接受該區塊選擇位址之解碼結果而令該寫入用放大器 被啟動，該寫入用放大器向該寫入用資料線輪出寫入資料 的步驟； w 、y 選擇該Y開關，向變成導通之該寫入用之γ開關連接之鲁 位元線傳送寫入資料的步驟；及 選擇字線，並向所選擇之單元寫入資料的步驟。- ' 23·如申請專利範圍第1 5項之半導體記憶裝置之控制方法

   第74頁 1239007 j號 92122380 六、申請專利範圍

   之輸 2埠分別設置寫入用資料之輸入用埠和讀出用資料 24.第種體裝/之控制方法，該半導體裝置具備： ΐ,Γ制信號被啟動後，進行第-期間(Α)之第一動 後續移：輪入之該時鐘信號之該轉移之 二期間（Β)之轉第二動作；第一控制信號被啟動後，進行第 該半導體記憶裝置批 二動作之週期交互進行，；：徵：係使該第-動作和該第 如之/月:二’…將該，鐘信號之週期設為U + B)/2 ; 二電路之動作。為：1該時鐘信號之該第二轉移至該第 遲。勒作開始為止之延遲再附加時間（Α —Β)/2之延 25·:種半導體裝置之控制方法， 弟一電路，按照依輪入之時 ^一韓、備· 之第：ii:產；=；：=鐘信號之該轉移的-後續 間（Β)之第二動作· 控制彳3唬被啟動，而進行第二期

   !239〇〇7

   動：半導體記憶裝置之控制方法係使該第一動作和該第 乍之週期交互進行，其特徵為： 之情況下，將該時鐘信號之週期設為+ ; 遲 電路:^ ϋ步驟對自該時鐘信號之該第—轉移至該第 。之動作開始為止之延遲再附加時間（Β _Α)/2之延 2 0 » 讀出遇申二利魂範Λ第6項之半導體記憶裝置…，當該 碼器輪出:： 擇期間和自該位址暫存器向該位址解 時間輪=址信號變化之時序之偏差之時間之和之第一 和之第二時間為大時，令用==和該預充電期間之 寫入用單發脈衝传號（wos)W產生该寫入用時鐘（wc)和該 [(該第_時m ° ^ )之寫入用脈衝信號（WPB)延遲 呀間）—（該第二時間）]/2。 讀出週期\專字 T之圍項之半導體記憶裝置，其中，當該 碼器輪出之位址芦3:::自該位址暫存器向該位址解 時間，比該寫入週期序之偏差之時間之和之第-之第二時間為小日夺，人用、、、之選擇期間和預充電期間之和 出用單發脈衝信號（R(；S 產生該讀出用時鐘（RC)和該讀 第二時間（該第-時間）]頃/2出。用脈衝信號（_延遲[(該 2 8 ·如申請專利範圍第6項之半導

   修正

   六、申請專利範圍 _ 1239007 案號 92122380 !:一種裝f:替代將該時鐘信號之該第二轉移作為在， 號之一個脈衝之上升緣和下降二：在該時鐘信 中緣取樣由項出命令沐口宜X人 令構成之μ及位址信號，使肖該時鐘信缘Z 控制在該單元陣列區塊之解碼 ^ . ,Ηί ^ 上升緣產生 該寫入用放大器之啟動之該感測放大器之啟動以及 29.如申請專利範圍第6項之半導體記憶襄置 . 該寫入用放大器之輸入端姊 ，、中· 用暫存器之輸出端子連接； 、、二”、、 匯流排和輸入 該輸入用暫存器和輸入之 料輪入端子之資料後向該_ ^、里口 k 5 V的閂鎖供給資 外哲m : Π及冩入用匯流排輸出； 忒寫入用放大器之輸出端子 該位元線係經由寫入用門Μ '寫入用資料線； 線； 口開關而連接於該寫入用資料 址 位址信號係由施行該記憶體單元陣列之 鈿行行選擇之γ位址以及施 1、擇之X位 址所構成； 鬼的&擇之區塊選擇位 接受該1塊選擇位址之解碼 啟動，該寫入用放大器向該寫人用 用放大器 :著選擇該Y開關，向連接在變成導二出寫入資料： 開關的位元線傳送寫入資料； k艾該寫入用之Y 然後’選擇字線’而向所選擇之單元寫入資料 第77頁