TWI237122B - Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium - Google Patents

Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium Download PDF

Info

Publication number
TWI237122B
TWI237122B TW89109643A TW89109643A TWI237122B TW I237122 B TWI237122 B TW I237122B TW 89109643 A TW89109643 A TW 89109643A TW 89109643 A TW89109643 A TW 89109643A TW I237122 B TWI237122 B TW I237122B
Authority
TW
Taiwan
Prior art keywords
terminal
aforementioned
inspection
lead
substrate
Prior art date
Application number
TW89109643A
Other languages
English (en)
Inventor
Shuji Yamaoka
Original Assignee
Oht Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oht Inc filed Critical Oht Inc
Application granted granted Critical
Publication of TWI237122B publication Critical patent/TWI237122B/zh

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

1237122 五、發明說明(1) [發明之詳細說明] [發明所屬之技術領域] 本發明是,例如,要檢查具有微細的配線圖形^ 2電路基板之導通檢查裂置,其檢查方 二所用 使用之夾具。 < ’ ^查時所 [習知之技術] 在檢查電路基板之方式中,右奸 為-般所知。 有插銷接觸與非接觸方式, ”式是’如圖!顯示,在 的兩端,將插銷探針,各自使1 〗V收圖形 探針放出電流,而在另一方 2 —方的插銷 求出該導體圖形的電阻值,而= =的電屢值, 此插銷接觸之古4 向貝仃兩知間的導通檢查。 高Sj比之優點。^ 插銷楝針直接的接觸,而具有 要::很= 精細間距之基板時,插銷本身 定位置也有困難。χ 目的之圖形使插鎖接觸的決 以保持初期的精確戶,,而插鎖探針本身也難 費用之缺點。度而也具有會發生因交換探針的運轉 檢杳ΐ Γ二“妾觸—接觸之併用方式是,如圖2顯干,佶 知查對象的導體圖形 ©2 #不,使 觸介由電容轉入),π π而直接接觸插銷探針(或是非接 另-端,介ί;容:人外加包含交流成分的檢查信號,在 此非接觸合前述之檢查信號。 接觸之併用方式是,在圖形線的至少一 89109643.ptd 第4頁 發明說明(2) 端部,因不必要拯勰4 確度變粗,可以將=^針,所以可以將決定位置的精 削減插銷探針的數量Mh針對多數的圖形線共同化,可以 於圖形間微細之基=。’又不必擔心摩耗,因而可有效使用 [發明所欲解決之問題j 小但;抗=妾觸(:接數:r用方式因為"合電容的值太 ㈣〜】。。⑭度:r良 因而,以往66非k艮地方之缺點。 但因為有阻抗太高接=式有;崎許多優點, 不直立,而只能實施於 τ 有插鎖叙針再怎樣也 鎖探針與其夹具有必須板之情形,因此,插 觸一接觸併用 、,二有南扣確度之點,而成為非接 [解決問題之手心成本降低之阻礙。 本發明的目的是,在 板上形成電路的振動使其共振,容在基 的導通檢查裝[作此種提案電阻的*通之狀態也可檢查 本發明{,在檢查對象的圖形 近,在此端部與電極間形成電容。的—方之端部,使電極接 感性元件L。在上述圖形線的另—二,將此電容C接續電 針,而外加包含交流成分之檢方部’介由插銷探 適當的調整L,降低共振電路;波^ 式成立時,而調整L時是, 0阻抗蚪,例如,下述(1) 1237122
1237122 五、發明說明(4) 導通之導通檢查裝置中,其特徵為,其具備有: 與前述的第1端子,以非接觸方式具有耦合電容予以電 容耦合之電容耦合手段;及 與此電容耦合手段的電容形成共振電路,並接續在前述 電容耦合手段之電感性元件;及 與此電感性元件接續之第1導線;及 在第2導線接續之前述第2端子接觸之探針手段;及 對前述第1導線與第2導線的任一方,輸入含有交流成分 的檢查信號之信號輸入手段;及 在前述第1導線與第2導線之任一另一方,具有檢出前述 檢查信號的輸出之信號檢出手段;如此所述。 電感性元件的安裝位置可以有多種的變更。而關於申請 專利範圍第2項為具有第1與第2端子基板上,設置圖形線 之基板,而檢查前述第1與第2端子之間的導通之導通檢查 裝置中,其特徵為,其具備有: 直接接觸前述第1端子之探針手段;及 被此探針手段接續的電感性元件;及 被接續在此電感性元件之第1導線;及 被第2導線接觸,與前述第2端子以非接觸之方式以具有 耦合電容作電容耦合之電容耦合手段;及 在前述第1導線與第2導線之任一方,輸入包含交流成分 的檢查信號之信號輸入手段;及 在前述第1導線與第2導線之任一另一方,具有檢出前述 檢查信號的輸出之信號檢出手段,如此所成。
89109643.ptd 第7頁 1237122 五、發明說明(5) 在第1端子與第2端子之雙方,也可以形成耦合電容。因 -此,關於申請專利範圍第3項為,具有第1與第2端子之基 _ 板上,設置圖形線之基板,而檢查前述第1與第2端子之間 的導通之導通檢查裝置中,其特徵為,其具備有: ' 前述第1端子以非接觸之方式以具有耦合電容作電容耦 合之第1電容耦合手段;及 對此第1電容耦合手段的電容形成共振電路,並被接續 在前述第1電容耦合手段之電感性元件;及 被接續在此電感性元件之第1導線;及 對第2導線接續,對前述第2端子以非接觸方式以具有耦 合電容作電容耦合之第2電容耦合手段;及 _ 在前述第1導線與第2導線之任一方,輸入包含交流成分 的檢查信號之信號輸入手段;及 在前述第1導線與第2導線之任一另一方,具有檢出前述 檢查信號的輸出之信號檢出手段;如此所成。 本發明之目的是,如申請專利範圍第4項所示,可由在 所定距離被離開之第1端子群與第2端子群所設置的導通檢 查用夾具而達成。此導通檢查用夾具,其特徵為: 在前述第1端子群的各個或一部的第1端部上,可以外加 導通檢查用的檢查信號,而接續著導線, Φ 在前述第1端子群的各個或是一部的第2端部上,為了接 _ 觸檢查對象的基板,而各自設置接觸部, · 在前述第2端子群的各個或是一部上’接續1個或是多數 個電感性元件’
89109643.ptd 第8頁 1237122 五、發明說明(6) 在前述第2端子群的各個或是一部的第2端部上,為了與 前述的檢查對象之基板的配線圖形以非接觸方式而形成耦 合電容,而各自設置電極,如此所成。 上述之課題可由申請專利範圍第1 8項之導通檢查方法而 達成。該方法是, 具有第1與第2端子之基板上,設置圖形線之基板,而檢 查兩述第1與第2端子之間的導通之導通檢查方法,其特徵 為’其具備有: 在W述第1端子上,使所定的電極接近而形成耦合電 谷,在珂述電極上接績所定之電感性元件,此電感性元件 上連接第1導、線’前述第2端子上接續第2導線,而形成前 ;的^導線、電感性元件、電極、I馬合電容、第i端子、
圖形線、第2端子、第2導線之A + A >、, $、求 < 共振電路之工程;及 在W述第1導線與第2導绫夕紅 的拎志户咕 ^ , 命良之任一方,外加包含交流成分 的檢查化號之外加工程;及 在前述第1導線與第2導線 信號的輸出之檢出工程; —另一方,檢出前述檢查 如此所成。 又,為了達成此目的,申士主奎… 1與第2端子之基板上,設範圍第19項為,在具有第 與第2端子之間的導通之導 f泉之基板,而檢查前述第1 有: 、之V通檢查方法,其特徵為,其具備 在前述第1端子上,介由電 線,將第2導線與前述第2端^\凡件而直接接觸第!導
89109643.ptd …非接觸方式,以具有轉合 1237122 五、發明說明(7) 電容作電容耦合而形成前述第1導線、電感性元件、第1端 -子、圖形線、第2端子、電極、耦合電容、第2導線之共振 _ 電路之工程;及 在前述第1導線與第2導線之任一方,外加包含交流成分 ~ 的檢查信號之外加工程;及 在前述第1導線與第2導線之任一另一方,檢出前述檢查 信號的輸出之檢出工程; 如此所成。 又,為了達成此目的,申請專利範圍第2 0項為,在具有 第1與第2端子之基板上,設置圖形線之基板,而檢查前述 第1與第2端子之間的導通之導通檢查方法,其特徵為,其 ^ 具備有: 在第1導線上接續的電感性元件,介由第1電極與第1端 子以非接觸方式而作電容耦合,介由第2電極將第2導線與 前述第2端子以非接觸方式作電容耦合,而形成前述之第1 導線、電感性元件、第1電極、耦合電容、第1端子、圖形 線、第2端子、第2電極、第2導線之共振電路之工程;及 在前述第1導線與第2導線之任一方,外加包含交流成分 的檢查信號之外加工程;及 在前述第1導線與第2導線之任一另一方,檢出前述檢查φ 信號的輸出工程; ^ 如此所成。 · 如比較僅具有耦合電容的習知例與上述之構成時,沒有 設置電感L的情形,例如,搞合電容C為1 0 f F,使用的周波
89109643.ptd 第10頁 1237122 五、發明說明(8) 收為ΙΟΚΗζ時,泰 l/UfcOq/^的輸出阻抗是, x 3. 14 X 1〇3 χ 1〇-i5)
^1· 6G Q 幾乎不可能测定复 阻抗是 “回形的電阻值。周波數f為1 00MHz時, (2χ 3·ΐ4χ ι〇6χ 工 〇_15)
"l5· 9K Q 雖可以下降,但將周 是不實際的。 要上幵為如此高周波,以成本來看 在此,特別:重要的是選擇最適合的周波數。 法是: &、巾請專利範圍第24項之導通檢查之方 更具有基单pa »^ 程是,在前述;=:工此基準周波數之決定工 對於所定的乂1莫:别,其特徵為: 而一方面外土二"板—方面變更前述檢查信號的周波數 子的圖形=間基準基板之第1端子與第2端 前述的外加工程是:彳之决疋工程; 二此導共後振//數作為檢查敗 ,、弟z V線之任一方外加。 據ΐ ϊ i:?數的變更範圍必須要事先決定。特別是,根 利範圍第25項為在前述決定工程中,冑先根據前 ϊη'件的常數決定的標準周準數作為中心在所定範 =内而受動基準基板用的檢查信號之周波數,如此為特 攸0
89109643.ptd 第11頁 1237122 五、發明說明(9) 基準的基板與實在的檢查對象 差異可能有使檢出信號產生外觀不同的狀;;生=異’此 誤差丄在申請專利範圍第26項有關之方法是,了補償此 在前述外加工程中,在前述 為:::所定範圍^變動檢查對象的基板;二數: 之周波數。 W〜知查信號 [發明之實施形態] 圖圖3為-不本發明較佳的實施形態的動作原理之說明 100是檢查對象之電路基板’在其表面有圖形線⑻ 1。圖形線101具有二個端部102、1〇6,原理上 102、1 06的長度與齒距均拘。 而郤 觸著插鎖探針1G3,(原理上^圖㈣1的端部’接 觸作電容轉合也可以):包上含部 在此探針1 〇 3。 丨L刀之榀查#唬被外加 在圖形線101的端部1〇6的旁邊, :與端侧之間,形成空陶, 極連杏續的接續至電感L,而監視此電感L之:二: 擇=基;’將輸入的檢查信號之周波數卜選 條件是,與⑺式-才篆 ^形日守’降低電路阻抗之 L = (1 / 42) X f〇2 X C .....( 3 ) 而選擇電感L。 如圖3所$ ’將電感L,言曼置在電極1〇”則,或是設置在
89109643.ptd 第12頁 1237122
插銷探針1 Ο 3側,並不重要。因而,在 置在插銷探針1 0 3與交流電源丨〇 4之間也中’將電感L設 3中,將電極1 07移動到交流電源側也可7以。又,在圖 施形態如圖4所示,電極1 〇 7被移動到交=°此樣變形的實 例子也電容C與電感L,因排成一排,電源側。圖4的 成為降低阻抗之條件。 此(2 )式或是(3 )式 另外變形的實施狀態是如圖5 一樣, 插銷探針側,更加設置電極丨〇8(耦合電'^圖3的實施狀態之 的耦合電容作C:2時,考慮到耦合電容,_ h )。將電極1 Q 7 L 二 〇/42)x Cx [(Clc2)/(Ci+C2) f 電感 L 從 中選擇。因為耦合電容(C】C2)/(Ci+C2)是比(4) (CJ2)減少,所以圖5的實施形態與圖3 各個的電容 來,只要使用同一電感L時,雖然使用周:施形態比較 但電極108侧也可以得到不須要高精 f數^必須 果。 &置決定q 又,圖4的實施形態與圖5的實施形態 輸入側與輸出信號之監視側,二,將檢查 [實施例] 邊岣可隨意的 以下是上述實施形態更進一步具體 明。 汽鈮例之詳細气 圖形綠 此貫施例是,用來檢查被布線有多 之電路基板的檢查裝置。 彳放細間距 電路基板2 0 0被布飧右客*々 例。即熹 做叩琛有夕數的圖形線,要檢 I疋,^ 1各個圖形線 圖6是,顯示檢查對象的電路基板200之 1237122 五、發明說明(11) 的導s通狀態是實施例的檢查裝置 ^ 20 0疋伙左側到右側布線 、。在圖面上,基板 線間的間距被作成可使乂基板的左倒相鄰圖形 板州的右侧相㈣形線的間距^以直立的*度。又,基 個電極呈互相不接觸程度之作成使相鄰圖形線的二 圖7是專門用於第6圖的電路^ 例。使用專用的夾具是因為檢查:2象〇〇:/成之夾具_之 即是,每個基板的圖形線的形狀盘間距^板有千差萬別。 此,將插銷探針或電極對於各個、 〇間隔都不同,因 設置,㈣每個基板都不同。檢斷其是否可以 能設置插銷探針時,則不得不使^ 15 5虎的輸入側,如果不 各個圖形線不能設置電極時,圖之方式,如果對 不探用設置共通的電極之:^數的圖形線,則不得 配置之位f,還有,電極的數:署:銷探針的數量或 萬別,因巾,從操作的效率化觀的位置也變成千差 用夾具。 “、 曰’則使用基板的專 參照圖7,夾具30 0是,例如, 並配合檢查對象的基板200的形 f板等而構成本體’ 之基板20 0的專用的夹具3()()的本 ^ °在弟6 =例子 而有多數的插銷探針3 1 〇 (失端呈=a ^ ^ 5早黃附勢 銳幻設在夾具30G的左側ϋΓ會傷害到基板程度的尖 t«50 ^ 極350與導線相接續。 。各個插参1木針31 〇或電 圖8是顯示檢查系統40 0的構成之方塊圖。
m m Ι,ΙΗ
Ji 第14頁 1237122 ——^ 丨 _ 五、發明說明(12) 此檢查系統4 0 0是使用前述夾具3〇〇之例。控 依照本系統全體的次序與控制程序來控制。即,^二舍疋 410是控制包含產生檢查信號之電路43〇、一對N夕工制^ 二多工器、電感45 0與電阻46〇與A/。變換器47〇:::器 ,8顯不之系統是,因為以圖6之電路基板作夕 工态4 2 0輸入檢查信號,而分配給N ;、 夕 比開關只須要基板_的插銷探針的數 擇Mm輸出插銷的數量相同,—般是M=N)類比開 任一個,輸出到配接器4 8 0。 輸出的 配接器48 0具有,對每個檢查對象 感㈣與严阻_,因而成為可拆卸象之=、。有固有的電 ^《考圖9、圖1 〇來說明本檢查系統之控制順庠。 :控制順序是從測定基準工件(確認沒有斷線等之; f件)開肖’測定基準工件的各二良 檢查對象的工 將不良基板除外)不良之地方(斷線出。(根據檢出 在η步驟S2中,設定基準工件。在步 奋工件6又疋失具300。依此設定,在夾具設置的多數土 日對:口象的圖形線之端部作 婁電極 S6,將計算器N與計算器Μ初期化Μ。 在步驟 ::S8 J設定成從受信器43〇來的檢查信號之 基準周波數%的〜1 0 %,即是, 數乂 1237122 五、發明說明(13) 卜 1/10) i:(9/10) ·ί〇 。步驟S10是,設定多工器4 2 0與4 3 0,依計算器Ν , Μ馮擇 的圖形線外加周波數fG的檢查信號。此時,只有計算1 ν 所指定之類比開關會開著(ON ),其他的開關是在接:°側被 分路。又,在多工器440。只有計算器Μ所指定之類比 會開著(ON )’其他的開關是在接地側被分路。因此, 個類比開關會開著(ON),檢查信號在值N、M所指定的 線被外加,該線的輸出信號,介由多工器44〇的第Μ;/ 開關而輸入配接器4 8 0。 w #比 從配接器480所檢出的圓形線題的輸出信號 驟S12所測定,而在控制器41〇所定的記憶體所記 乂 、步驟S1 4只對檢查信號的周波數Af增加。依:° 波數的檢查信號,在步驟S1 2,計測日了周 作在步驟SU中,反覆使周波數,超過U/1。電;^ f此操 ^重覆步驟S12到步驟S16而得到的多數 Q,'、' 。糟 11所示,有峰值之顯示。在此時,匕是如圖 V_ (添加字的R是表示基準),帛波數作為f則D唬值作為 憶體。在步酽ς 9 9 士 … 為f咖’而記憶在充 NM的阻力信號值、探求該電流上 妒廷些步驟S8到步驟S24的反覆操作,對;^ & 形線NM,可以得到, 卜對於任意的圖 f_與該電流經_的阻ϋ v咖的基準周波數 從第1 數關可以從記憶體取出。 技制順序實施對檢查對象的工件 出
89109643.ptd 第16頁 1237122 五、發明說明(14) 即,在步驟S30設定檢查對象工件。步驟S32是將夾具& 定j該工件。步驟S34是將計算器N、M初期化。步驟S36 = 從前述的記憶體讀出基準周波數fR_與基準阻抗心㈣之組 合。步驟S38是對於對象基板的NM圖形線外加,該基準周 ,數fRNM的檢查信號。步驟S49藉由計測從該圖形線二輸°出 尨唬vNM,而計算出電流經路NM的&_。步驟S42 的阻抗ZNM根據 疋打忑工件
ZNM = I ZXNM Zrnm I =叶异。步驟S44是判斷,在步驟S42 有超過所宕66 Μ括τυ 丨π ®们I且抗Ζχ,Μ疋否 & ΜΜ Η 勺4值ΤΗ_ 〇阻抗太大超過閾值時,判定$兩 是不良品(步驟S46)沒有超過 判;=6^ 的Φ A 土板的吊/不良之判定是,只要其中有一個石声 的電流你改;η 士 , ^ ^ 個不良 品。a 寸(也不限於此),則判定該基板是不良 (其他之實施形態) # ^ ^ ^ ^ ^ t ^ ^ ^ ^ ® 而串聯連接,作如·路基板之間所形成的耦合電容(C ) C的接地n H^13 —樣,對著C並聯連接L,而測定跑 接地間之電壓也可以。依 I:: 強度,以圖8的系統構成,杂 & J以挺-共振 用。圖9、圖10的控制順/貝也可以$全一樣的採 又此時因為要提高共撫 又,與上述之每施來能^強度,而要除去電流檢出電阻。 貝 7心、—樣,使用基準基板,對於各種的
1237122 五、發明說明(15) 經路’事先要取得相關的,輸出電壓與電阻值。 (傳感器之具體例) 、在圖5/圖6所示的傳感器(sens〇r)之形狀是概念化者, 通# I乂彳土者疋傳感裔電極的形狀可配合對象的經路 形狀。在圖1 4中顯示檢查對象的電路基板5 〇 〇之一例。 在圖14中’以虛線表示的5〇1,是在將來的檢查對象的 基板中,,該實裝的電子裝置(LSi等)。在該基板5⑽的上 面,電子裝置501的輸出入插銷(未圖示),設置著將來 該被接續的經路圖形5〇〇a、5〇〇b、5〇〇d、5〇()e。 … 在圖15中表示為了實施檢查上述經路圖形5〇〇a 望 之傳感器裝置6 0 0。即,名岡π由 扁a 不 · · . ·寺 Ρ 在圖1 5中,傳感器電極板本身的 一部疋呈切欠部之=形之導電。^ ^ ^ ^ ^ ^ ^ ^ ^ ^ 電極板_所圍住。又,:二”板620疋被接地 呷呈切欠邻,在# + 一形形狀的傳感器電極板6 2 0的内 Λ 彳在该切欠部的内冑,同樣形成接地電極板 63 0。=形形狀的傳感器電極板62〇的一部呈切欠部 ^因為要保持接地電位,而形成電極板 6 1 0、6 3 0之接I買续攸 m _ 皮;^ ^ ^路。因此,傳感器電極板62 0,被作為 面二s le之機能,而被接地電極板610與6 3 0夾在裡、 線圈L如圖1 5所示,妯π —— 6 5 〇之間。 被e又疋在傳感器6 2 0與輸出端子線 六十Ϊ感為襞配“ensor assembly) 600是,接近近# 在上述檢查對象電路基板5〇〇的圖形經路5 0 0a....... 89109643.ptd 第18頁 1237122 五 '發明說明(16) 側。圖1 5的例子是,因為圖形經路5 〇 〇 a.....是設置在基
板5 0 0的下面,所以傳感器裝配6 〇 〇是接近第圖丨5的下面。 圖15中,70 0是傳感器裝配6 0 0的基板,設置有傳感器電極 之反對侧(圖15的例子是下侧)所設置的屏蔽板。該屏蔽板 7 〇 〇是具有與傳感器的接地電極板6 1 〇實質相同的大小,如 Π圖所示’在其一部δ又置有切欠部7 3 〇。該切欠部7 3 〇實質 亡是與傳感器6 2 0的圖形一致。即,關於傳感器電極板6 2 〇 疋與傳感器在同一面,而精接地電極板夾住才發揮屏蔽之 效果’在反對側為了對應上述接地電極板6丨〇、6 3 〇,而設 置屏蔽板71 0、720,對應傳感器電極板62〇,未設置有屏 蔽板,而提高S / Ν比。 、又,將傳感裔6 2 0略呈為=形(或者是◦字形形狀)是因 為,如圖1 4所示在檢查對象基板上,經路圖形5 〇 〇 a ..的 多數之端部形成有=形的邊而排在一起。因而,檢查對象 的經路圖形的端部之分布,當任意挑選形狀時,則作成玎 配合分布形狀之傳感器電極板形狀。例如,多數的經路圖 形5 0 0a. ···的端部,全體,例如沿著三角形的各邊分布之 5況下,貝I】將傳感器電極板的形狀作成具有可確保耦合電
容C程度的幅度,而具有沿著上述三角形的各邊之帶形狀 者即可。 (檢查系統之設計方法) 明白’本檢查系統之重點是, 電路全體的阻抗,藉此而提高 共振狀態,必須要滿足所定的 從上述實施形態之說明可 使其發生共振狀態,而降下 輸出電壓的水準。為了產生
u/122 五、發日月說明(17) ,:,對其條件的影響因素為, 積 ·:合電容C(即,經路圖形的線 幅度、圖形電極之間距離) 傳感器電極板的面 等 電感常數L 外加周波數 顯然的,因為周波數f 述實施形態所採用者,要探求"^^電4子容易變更,如在上 因為耦合電容C的值一般較小厂在?點是較佳的。但是, 數,但對於高共振點會使檢查^1狀t雖可得高周波 ^號’所以使用過度的高周波數二的動作不安定與漏 又’會給予耦合電容C影響的檢杳‘:的。 的線幅與長度,一般不允許作變—對象基板之經路圖形 統之設計方法是, 。因此’應被建議的系 Ϊ :首先,檢查對象基板的經路圖形 考慮到傳感器電極的大小·面積,、、泉幅與長度,還有 招辩之刼人φ旦r 、 使其可以收容50fF〜 pF私度之耦σ電ic ,而設計傳感器電極。 H:其次’共振周波數’即,為要可收納發信器的基本周 波數在5MHz〜MHz的範圍内,而決定電感元件之值。根據 實驗,較佳的電感元件是2OmH到25 // Η之範圍。 依以上的設計方法而設計的檢查系統是,系統全體的高 周波都很安定,又可以很容易的找到最佳的共振點。 (變形例) Μ —丨:對於上述的實施形態之檢查系統,從第1實施形態到 第3實施形態的任一個檢查原理,均可適用。
89109643.ptd 第20頁 1237122
五、發明說明(18) Μ- 2 :在上述的實施例,依基進丁 |二广上 以標準周波數…1W作二=.求基準周波數時: 心 * 丁阳 μ F马土5 f)的範圍而變動,檢出 峰值後’並不限於該變動範圍d f。 !二=:則定對象的檢查基板如涉及多個時,而基律 周波數的言動幅度太大時’為了探求峰值的變動幅度士 δ (必須要受大。因巾,要連續的測定多數個基板,或是一 個基板之夕數圖形線而予定基準周波數會有很大的不同 時,必須要事先取得很大的變動幅度+ 5 f。但是,要取 得很大的變動幅±占f,檢查時間必須要增加,而須要考 慮此點才作決定。
M-3:在上述的實施形態中,對多數的電流經路(圖形線)雖 吁各自5又置電極’但本發明並不限定於此。特別是,輸出 側的圖形戰艫的間距狹小時,對著多數的圖形線,則必須 要設置共通的電極。如此,則可減少電極的數量,而減少 夾具以高精確度的決定位置之必要性。 圖1 2是顯示一個檢查基板的全部圖形線以二個電極 iO7a,l〇7b作檢查狀況之構成。對著各個電極須要一個類 比開閉。
圖1 2的例子是,因為電極1 〇 7 a涵蓋的圖形線的基準周波 數與電極1 0 7 b涵蓋的圖形線的基準周波數不相同,所以各 自設置電感450a、450b。當預想基準周波數不會有太大的 不同時,則可以減少到只有一個電感,在一個的狀況下, 與前述實施例同樣,可以將該電感與圖丨2不同而移動到配 接器。
89109643.ptd 第21頁 1237122 五、發明說明(19) M-4 :電感L的個數是依使用周波數f而定。周波數f太高 時,電感的設置位置較佳者是充分接近檢查對象的基板。 因而,在該情形下將同值的多數電感必須放在多工器4 4 0 中,在類比開關的全段之各個位置。 Μ- 5 :上述之實施形態與實施例中,雖為了使共振狀態出 現,而變化周波數f,但是本發明並不限於此,例如,變 更耦合電容C或電感L亦可。 例如,要變更電感之狀況時,將多數的分接之電感晶 片,直接安裝在配接器48 0内,或是多工器3 3 0内,或是電 極近旁。耦合電容C變更的必要性是,例如,電極的大 小,在分散之狀況時,對於多數的圖形線(多數的電流經 路),可以使共振的周波數成為一致。 M-6 :電感L的值應該按照使用的發信器之周波數而決定。 在本發明中重要的是,在共振狀態中測定阻抗,只要可以 得到共振狀態的限度内,即使變更周波數ί,或變更耦合 電容C,或變更電感L,均可達成之。但是,上昇周波數對 全部的電路基板會增加漏出電流,而發生測定精確度下降 的問題。因此,為了不上昇共振周波數而得到共振狀態, 應該將電感L之值放大。在上述之實施狀態中,是將共振 周波數設定約5MHz。 又,因為要變更共振狀態,也可以變更耦合電容。在此 狀況,因變動電極的大小而變更耦合電容C並不適當,所 以,例如除了電極很大而由於電極的耦合電容也很大,而 成為共振過大的情形以外,為了避免共振振幅而必須用衰
89109643.ptd 第22頁 I237122 五、發明說明(20) 減用之電容器cx串聯設在c Μ 7 ··在上述實施例中,θ 輕 在± 10%的範圍内變更疋:周波數依步驟S12到步驟si 6 :際上’也有未能發現峰:,之而可以發現峰值為前題者。 圖建議如次之變形。 w 因此’以圖9之 印,1個變形例是不 最大值之周波數視為妓;〗,而賦與土 m的區間内 第2變形例是,峰值、以该周波數為基準周波數。 —直到發現極大值為止卩/未能發現極大值之狀況時, su。 如擴大變動範圍一樣而變更步驟 8 ·在上述貫施例檢杳 使用基準工件,而得;f之檢查順序(圖10)中, 工件與實際的檢杳工j j周波數f_。這是因為,基準 偏差而作為前提者。自的失具時,*發生位置 差是會有困難之情开,^貝1^、上要作到完全沒有位置偏 偏差,由於位置二 此狀況時如不考慮補正位置之 圖形線的不良而辦力f f增加阻抗(表面上的增加)會有因 建議如次變妒μ 2 ΐ 錯誤的判斷的可能性。因此, “的:ίί:工ΐ可適用的檢出峰值之順序,對於實際 川,°具體的是’從步驟S12到步驟 S16的f ,驟S38(圖1〇)調換。此時,將步驟 為中心'在' 二驟336讀?的'剛調換。換言之,以f-作 索使共振狀能私1不限定土10%之值)的範圍内變動’而探 心s生之峰值周波數。這樣的變更可對位置的
89109643.ptd 第23頁 1237122 五、發明說明(21) 偏差作可以有效的應付。 Μ - 9 :在本發明中,電感性元件,即,電感L,實際上可以 使用各種形狀。但是,使用周波數在比較高的狀況時,要 注意電感L之安裝。 Μ - 1 0 :在本發明中,電感性元件,即,電感L,實際上可以 用各種形狀。但是,使用周波數在比較高的狀況時,要注 意電感L之安裝。圖1 3是電感為線圈的狀況時,該線圈的 安裝狀態之說明。 Μ- 1 1 :檢查信號如具有交流成分,則不限於正弦波,例 如,脈衝列,又,單發脈衝也可以。 [發明之效果] 如上所說明,根據本發明的電路基板的導通檢查裝置與 方法,以低的周波數而出現共振狀態,可以降低電路之阻 抗,結果,可以提高輸出信號的SN比,而實行高精確度之 導通檢查。 特別是,在維持接觸方式之使用下,也同時可以採用非 觸方式,因而可以減少探針之數量,有助於降低成本。 又,也可以測定例如1 0〜1 Ο Ο Ω程度的低電阻值之導通 狀態。
89109643.ptd 第24頁 1237122 圖式簡單說明 =::以往例之接觸式檢查裝置之原理的構成之圖。 圖圖2疋以往例之非接觸式的檢查裝置之原理的構成之 圖3疋本發明的實施形態之檢查裝置之原理的構成之 圖 〇 圖4疋本發明的其他的實施形態的檢查裝置之原理的構 成之圖。 圖5疋本發明的再其他實施形態的檢查裝置之原理的構成 之圖。 “圖6疋在貫施例裝置所使用之一例的檢查對象基板的 硯之上面圖。 圖7疋在實施例裝置所使用夾具的外觀之圖, 圖與上面圖。 圖8是實施例裝置的系統之構成圖。 圖9是實施例裝置的全體之控制順序說明之流程圖。 圖10是實施例裝置的全體之控制順序說明之流程圖。 圖11是實施例裝置中探索峰值動作說明之圖。 圖1 2是變形例的檢查裝置一部構成之方塊圖。 之是其他實施形態的電感元件L與叙合容:的接續關係 圖1 4是檢查對象的基板的具體例之圖。 ,是為檢查圖14的基板之傳感器電極板 包含正面圖及側剖面圖。 成之圖
89109643.ptd

Claims (1)

  1. t 一種電路基板之導通檢查 有弟1端子與第2端子之圖形x置,其係在基板上設置具 1立而子與前述第2端子間的導涌並榀查該基板上之前述第 與前述的第1端子,以非接^ ,其特徵為具備有: 電容耦合之電容耦合手段; 之方式具有耦合電容予以 ^了與前述電容耦合手段的 在刖述電容耦合手段之電感性元ς形成共振電路,而接續 y人則述第2端子接觸之探針· 與前述電感性元件接續之第心: 與前述探針手段接續之第2導^線, 方,輸入含有交流 方’檢出前述檢查 成=第1導線與前述第2導線的任 成刀j榀查信號之信號輸入手段;及 疒第1導線與前述第2導線之另 心號的輪出之信號檢出手段。 有第1端子與第1Ξ ί: ί ϋ裝U:在基板上設置, 1端直子接與接前广第2端子間的導通者二ΐίϊίί前述’ 直2接觸前述第丨端子之探針手段;伐為具備有: 與則述探針手段接續的電感性元件; 被^續在前述電感性元件之第丨導線; 與前述第2端子以非接觸之方式以具有 耦合之電容耦合手段; 有耦5電谷作電容 與前述電容耦合手段接續之第2導線; 在前述⑺導線與前述第2導線的任一方,輸入包含交流 1237122
    _ 案號 89109643 々、申請專利範圍 成分的檢查信號之信號輸入手段;及 作導線,與前述第2導線之另一方,檢出前述檢查 °藏的輸出之信號檢出手段。 3 · —種電路基板之導通檢查裝置, 有篦Ί办山2 &斤0山7 ^你在基板上設置具 工立山子與弟2化子之圖形線,並檢查該基板上之前述第 而子“】述第2端子間的導通者’其特徵 與則述第丨端子以非接觸方式以具有輕合電、備有電 合之第1電容耦合手段; 笔合作電合麵 與前述第1電容耦合手段的電容形成共 、, *ηΤ '4·' 1 Λ 辰電路’亚被接 、、、在則述第1電谷耦合手段之電感性元件; 被接續在前述電感性元件之第1導線; 述非接觸方式以具有轉合電容作電容· 。之第2電容耦合手段; 與前述第2電容耦合手段接續之第2導線; 土^第匕導線與前述第2導線之任一;:包含輸入交流 成刀的檢查信號之信號輸入手段;及 j前述第!導線與前述第2導線之另一方,檢出前述檢查 L號的輸出之信號檢出手段。 j·山種導通檢查用夾具,其為設有在所定距離被離開之 第1端子群與第2端子群者,其特徵為·· 在前述第1端子群的各個或是一部的第1端部上,可以外 加導通檢查用的檢查信號,而接續著導線; 在剷述第1端子群的各個或是一部的第1端部上,為了接 觸檢查對象的基板,而各自設置接觸部;
    (::\總檔\89\89109643\89109643(替換)-l.ptc 第 27 頁 1237122 Mu 89109643 六、申請專利範圍 修正一 在前述第2端子群的各個或是一部上,接續丨個或是多數 個電感性元件; 在前述第2端子群的各個或是_部的第2端部上,為了與 前述的檢查對象之基板的配線圖形以非接觸方式而形成耦 合電容,而各自設置電極。 5. 如 置,其 被箾 間形成 極者。 6. 如 其中’ 被前 間形成 電極者 7. 如 其中’ 與前 子而設 8. 如 其中’ 被前 並具有 9. 如 1明專利範圍第1或2項之電路基板之導通檢查裝 中’上述耦合電容是, 述,感性元件接續之平板電極,與前述第1端子之 電谷,主面具有向著前述第1端子設置之第1平板Ί
    :=利範圍第3項之電路基板之導通檢查裝置, 則述弟1耦合電容手段是· ^,感性元件接續之平板電極,與前述第1端子之 ’备’主面具有向著前述第1端子而設置之第1平相 〇 I請專利範圍第3項之電路基板之導通檢查裝置, 剷述第2 |禺合電容手段是· ΐ子之間形成電容,主面具有向著前述第2雜 置之弟2平板電極者。
    :::專,範圍第i項之電路基板之導通檢查裝置, 則述楝針手段是: ΪΓΛ線接續,而在前述第2端子直接抵抗接續, 可取開自如的探針者。 申請專利範圍第2項之電路基板之導通檢查裝置’
    1237122 修正 曰 ΛΜ, 8910964^ 々、申請專利範圍 其中,前述探針手段是. 被前述第1導線接纟矣 ^ _ 並具有可取開自如的’探針者。刖述第2端子直接抵抗接續, 通裝申/ = 11. 一如Λ/Λ’.述檢查信號是交流信號者。 明 乾圍第1至3項中任一項之電路美;is &蓬 通檢查裝置,其中,乂、+、认太 > 只〈电峪基板之導 1 2如+ ϋ ^ #削述榀一诣號是脈衝信號者。 •如申明專利乾圍第i至3項中任一 通檢查裝置,其中,貝之電路基板之V 各個的ra % ^11# 板舖設有多數的圖形線, 们的圖形線具有第丨端子群與第2端子 饮如述第1端子群中選擇目的 1 選擇的前述第!端子;=: = 21端子’為了將被 有選擇手段者。 接、,力至則述之電感性元件,更具備 置13.Λ申請Λ利範圍第12項之電路基板之導通檢查裝 器電^。别ν之述擇手段是具有多數個類比開關之多工 14如申請專利範圍第13項之電路基板之導通檢查裝 早其中,前述之卫器更具有1沒有被選擇的端子之輸 出予以接地之開關者。 1二如中請專利範圍第i至3項中任—項之電路基板之導 二裝置,其中,在前述的基板上舖設有多數的圖形 線,各個的圖形線具有第丨端子群與第2端子群; *從前述第2端子群中選擇目的之前述第2端子,為了將被 遠擇的前述第2端子接續至前述之第2導線,更具備有選擇
    匕\總檔\89\89109643\89109643(替換)-l.ptc 第 29 頁 1237122 修正 ----—案號 89】〇%42_ a 六、申請專利範圍 手段者。 Ϊ 6 ·如申請專利範圍第〗5項之 、 置’其中,前述之選擇手I 基板之導通檢查裝 之電路者。 又/、有多數個類比開關的多工器 1 7 ·如申凊專利範圍第1 6 置,其中,前述之多工哭且古、路基板之導通檢查裝 輸出作接地開關者。郎/、有’對沒有被選擇的端子之 18·種電路基板之導通檢杳方、ι 具有第1端子與第2端子之;;方法,其係在基板上設置 第述第2端子間的導通者並前述 在刖述第1端子上,佶戶 ,、寻斂為具備有: 容,在前述電極上接續所、雷s極接近而形成耦合電 件上連接第1導堍 ^電感性元件,前述電感性元 什及接弟1 ¥線,前述第2端 前述第1導線、前述電感性元件」妾二第2導線,而形成 容、前述第1端+ 二I 牛别述電極、前述耦合電 分月』4第B而子、别述圖形、線 導線之共振電路之工程; 乐^而子、則述第2 、在前述第1導線與前述第2導線之任一方,外流 成分的檢查信號之外加工程;及 3 ;, 在别述第1導線與前述第2導線之另-方,檢出前述檢杳 信號的輸出之檢出工程。 知出别述仏置 Λ9·第1 = if之導通檢查方法,其係在基板上設置 端子之圖形線,並檢查該基板上之前述 第1鈿子與刚述第2端子間的導通者,其特徵為具備有· 在前述第1端子上接續電感性元件,在前述電感性元件
    C..\總檔\89\89109643\89]09643(替換)-l,ptc 第 30 頁 1237122 羞j虎 89109643___ ^ 口 六、申請專利範® —1—^^sfe. 上接續第—導線,在前述第2端子上, 而形成電容耗合,在前述電極上 U =的電極接近 述第1導線、前述電感性元件、前述C子線二而形成前 線之共振電路之工程; 別^耦。電谷、前述第2導 在前述第1導線與前述第2導線之任一方化 成”檢查信號之外加工程;及 方,外加包含交流 在前述第1導線與前述第2導線之另—方, 信號的輸出之檢出工程。 檢出則述檢查 !_ 2古種電路基板之導通檢查方法,其係在基板上設置 第U子與第2端子之圖形線’並檢查該基板上之前述 第1而子與前述第2端子間的導通者,其特徵為具備有· 在第1導線上接續的電感性元件,介由第1電極與第1端 子以非接觸方式而作第!,容耦合,介由第2電極將第2導 線與前述第2端子以非接觸方式作第2電容耦合,而形成前 述之第1導線、前述電感性元件、前述第1電極、前述第j 搞合電谷、前述第1端子、前述圖形線、前述第2端子、前 述第2電極、前述第2電容耦合、前述第2導線之共振電路 之工程; 在前述第1導線與前述第2導線之任一方,外加包含交流 成分的檢查信號之外加工程;及 在別述第1導線與前述第2導線之另一方,檢出前述檢查 信號的輸出之檢出工程。 2 1 ·如申請專利範圍第1 8至2 0項中任一項之電路基板之
    匸:\總檔\89\89109643\89109643(替換)-l.ptc 第 31 頁 1237122 ---lS_19l〇9643_f 月曰 倏 π: 六、申請專利範圍 ' ~ --- 導通檢查方法,其中前述的檢查信號是交流信號者。 、22·如申請專利範圍第18至2〇項中任一項之電 ‘通核查方法,其中,前述的檢查信號是脈衝信號者。 ^认如太申請專利範圍第18至20項中任一項之電路’基板之 k t 一方法,其中,在前述的基板,舖設有多數的圖形 線’各個的圖形線具有第1端子群與第2端子群; f前述第1端子群中選擇目的之前述第1端子,將被選擇 的如述第1端子接續至前述電感性元件者。 24·如申請專利範圍第18至20項中任一項之電路基板之 $通檢查方法,其中,進一步具有基準周波數決定工程, 别述基準周波數工程在前述外加工程之前; 對於所定的基準基板,一方面變更前述檢查信號的周波 數/而一方面外加,藉此並具有對前述基準基板之前述第 1食而子與刖述第2端子間的圖形線的共振周波數予以決定之 決定工程; 前述外加工程, 將前述共振周波數作為檢查信號之周波數,而在前述第 1導線與前述第2導線之任一方外加者。 25·如申請專利範圍第24項之電路基板之導通檢查方 法’其中,在前述決定工程中,事先基於前述電感性元件 的常數決定的標準周波數為中心在所定範圍内,變動基準 基板用的前述檢查信號之周波數者。 26·如申請專利範圍第24項之電路基板之導通檢查方 法,其中,
    匸:\總檔\89\89109643\89109643(替換)-i.ptc 1237122 3 修正 曰 ΛΜ 89109643 六、申請專利範圍 在前述外加工栽Φ,+ & 中心之所〜…问 在則述決定工程所決定的周波數為 之周波數者。 一子本的基板用的前述檢查信號 2 7 ·如申請專利範圍第1 通檢查裝置,苴中, 、中任一項之電路基板之導 段者。 /、 ’更〃、備有檢查信號的周波數之變更手 腦^ 粑圍第18至2G項中任—項之導通檢查方法之電 盥第92端:導t檢查裝置,其係在基板上設置具有第1端子 ::述第=密圖形線,並檢查該基板上之前述第1端子 引述第2端子間的導通者,具備有: 1 dF 人m則述圖形線之間的耦合電容,可以納入從50fF到 It圍内大小的傳感器電極; 述傳感斋電極並聯或串聯接續,且具有從20mH到25 ^的純圍内之任一常數之電感元件;及 * I = 'ί入5MHz〜1 〇MHz的範圍内之基準周波數而發振, 、’ k以基準周波數所定的範圍内可變更的振動器。
TW89109643A 1998-11-19 2000-05-19 Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium TWI237122B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32984298A JP3311698B2 (ja) 1998-11-19 1998-11-19 回路基板の導通検査装置、導通検査方法、導通検査用治具および記録媒体

Publications (1)

Publication Number Publication Date
TWI237122B true TWI237122B (en) 2005-08-01

Family

ID=18225852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89109643A TWI237122B (en) 1998-11-19 2000-05-19 Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium

Country Status (2)

Country Link
JP (1) JP3311698B2 (zh)
TW (1) TWI237122B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474008B (zh) * 2013-07-15 2015-02-21 Mpi Corp A signal path switching device and a probe card using a signal path switching device
TWI639206B (zh) 2018-01-16 2018-10-21 中美矽晶製品股份有限公司 用以檢測半導體元件之通孔電極的導通狀態之檢測系統及檢測方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001088556A1 (fr) * 1998-11-19 2001-11-22 Oht Inc. Procede et appareil destines a un test de continuite sur plaquette de circuit imprime, auxiliaire pour ce test et support d'enregistrement
JP2001194405A (ja) * 2000-01-07 2001-07-19 Oht Kk 基板検査用プローブおよび基板検査方法
JP2001221824A (ja) * 2000-02-10 2001-08-17 Oht Inc 検査装置及び検査方法、検査ユニット
KR20020019951A (ko) 2000-05-19 2002-03-13 이시오까 쇼오고 회로 기판의 도통 검사 장치, 도통 검사 방법, 도통검사용 지그 및 기록 매체
JP4450143B2 (ja) * 2001-05-24 2010-04-14 オー・エイチ・ティー株式会社 回路パターン検査装置並びに回路パターン検査方法及び記録媒体
JP2002365325A (ja) * 2001-06-11 2002-12-18 Oht Inc 回路パターン検査装置並びに回路パターン検査方法及び記録媒体
US6947853B2 (en) 2002-05-23 2005-09-20 Oht, Inc. Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon
JP4394113B2 (ja) * 2002-11-30 2010-01-06 オー・エイチ・ティー株式会社 回路パターン検査装置及び回路パターン検査方法
JP3978178B2 (ja) * 2002-11-30 2007-09-19 オー・エイチ・ティー株式会社 回路パターン検査装置及び回路パターン検査方法
JP4008949B2 (ja) * 2002-11-30 2007-11-14 オー・エイチ・ティー株式会社 回路パターン検査装置及び回路パターン検査方法
US20100033204A1 (en) * 2006-09-26 2010-02-11 Takeshi Santo Semiconductor inspection apparatus and semiconductor integrated circuit
JP5698436B2 (ja) * 2008-08-06 2015-04-08 株式会社フジクラ 回路断線検査装置
JP5675461B2 (ja) * 2011-03-30 2015-02-25 古河電気工業株式会社 プローブ、測定装置、および、回路基板
JP5797502B2 (ja) * 2011-09-08 2015-10-21 日本メクトロン株式会社 導通検査装置および導通検査方法
JP6182974B2 (ja) * 2013-05-20 2017-08-23 日本電産リード株式会社 基板検査方法
JP6864979B2 (ja) * 2015-06-05 2021-04-28 矢崎総業株式会社 導通検査方法及び導通検査装置
JP6611251B2 (ja) * 2016-03-22 2019-11-27 ヤマハファインテック株式会社 検査治具、検査装置及び検査方法
JP2018194373A (ja) * 2017-05-15 2018-12-06 日本電産リード株式会社 基板検査装置、検査治具、及び基板検査方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474008B (zh) * 2013-07-15 2015-02-21 Mpi Corp A signal path switching device and a probe card using a signal path switching device
TWI639206B (zh) 2018-01-16 2018-10-21 中美矽晶製品股份有限公司 用以檢測半導體元件之通孔電極的導通狀態之檢測系統及檢測方法

Also Published As

Publication number Publication date
JP3311698B2 (ja) 2002-08-05
JP2000155149A (ja) 2000-06-06

Similar Documents

Publication Publication Date Title
TWI237122B (en) Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium
KR100363753B1 (ko) 검출범위가개선된제조결함분석기
US6825673B1 (en) Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium
JP2006333952A5 (zh)
JPH07191080A (ja) 電気接続の完全性を測定するための装置と方法
JP6387904B2 (ja) 太陽電池モジュールのはんだ接合評価装置及び評価方法
WO2004109306A1 (ja) 被検査体の電気的特性を検査する検査方法及び検査装置
EP0633478A2 (en) Method and device for testing electronic circuit boards
KR20230170949A (ko) Ic의 노이즈 내량 검출 장치 및 ic의 노이즈 내량 검출 방법
JP4399084B2 (ja) 四端子法によるインピーダンス測定方法
US6947853B2 (en) Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon
CN105319476B (zh) 印刷基板检查装置以及检查方法
CN101726683B (zh) 检测装置及其方法
JP3597162B2 (ja) 電流検出用低抵抗器のインダクタンス測定装置および方法
JP2000171500A (ja) プリント配線板の抵抗測定装置およびそれを用いた抵抗測定方法
JP3879036B2 (ja) 電子デバイスの静電破壊試験装置の試験用ピンの位置合わせ方法
JPH11133090A (ja) 基板検査装置および基板検査方法
JPH10142271A (ja) 回路基板のパターン静電容量測定方法
JP5959204B2 (ja) 実装状態判別装置および実装状態判別方法
CN116298639B (zh) 电磁干扰注入装置、系统以及方法
TWI580980B (zh) 半導體測試裝置的電力長度測定方法、校準晶圓的導電性區域的方法
CN114778921B (zh) 一种基于边缘电场的功率模块开关电压测量方法
WO2001088556A1 (fr) Procede et appareil destines a un test de continuite sur plaquette de circuit imprime, auxiliaire pour ce test et support d'enregistrement
JP2006170700A (ja) プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置
JP2007243068A (ja) プローブ校正用治具、校正用治具付きプローブカードおよびデバイス測定装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees