TWI235433B - Oxide film forming method, oxide film forming apparatus and electronic device material - Google Patents

Oxide film forming method, oxide film forming apparatus and electronic device material Download PDF

Info

Publication number
TWI235433B
TWI235433B TW092119414A TW92119414A TWI235433B TW I235433 B TWI235433 B TW I235433B TW 092119414 A TW092119414 A TW 092119414A TW 92119414 A TW92119414 A TW 92119414A TW I235433 B TWI235433 B TW I235433B
Authority
TW
Taiwan
Prior art keywords
oxide film
plasma
substrate
gas
patent application
Prior art date
Application number
TW092119414A
Other languages
English (en)
Other versions
TW200414355A (en
Inventor
Junichi Kitagawa
Shinji Ide
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200414355A publication Critical patent/TW200414355A/zh
Application granted granted Critical
Publication of TWI235433B publication Critical patent/TWI235433B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1235433 玖、發明說明： 【發明所屬之技術領域】 發明係關於：一種氧化膜之形成方法，其係可適於進 行電子兀件之製程之要素技術之—之氧化膜形成者；一種 氧:膜形成裳置，其係可適用於該氧化膜之形成方法者； 及=電子元件材料，其係可藉由該形成方法或形成裝置 而通s形成者。本發明之氧化膜形成方法係可適用於例 如··半導體或半導體元件(例如：具有M0S型何體構造 者、具有薄膜電晶體（TFT)構造者等）之材料之形成者。 【先前技術】 本發明之製造方法係可一般性地廣泛適用於半導體或半 導體裝置、液晶元件等電子元件材料之製造，炊而「在此 =方便說明，係以半導體元件（d_s)之背景技術為例 近年’伴隨半導體裝置之微細化，對於容易控制為期望 2度’且1質切氧化膜_2膜）等之氧化膜或絕緣膜之 而求明顯提高。關於相對較薄之矽氧化膜，例如·半導两曲 2之構成中最常見之圆型半導體構造，其係依照微;; ^而王極薄者（例如：約2.5福下程度），^，對於良質 <閘極氧化膜（以〇2膜）之需求極為提高。 此種氧化膜先前係採用熱氧化法，然而難以控制薄膜化。 因此，藉由低溫化、減壓化而形成薄膜係受到實用化， ':而本質上其係需要高溫_。。以上)。先前，例如：使用 電漿之低溫（4峨程度）氧化手法作為形成良質氧化膜之手 吻36 1235433 法之實用化係受到討論，然而，藉由此種電漿處理形成氧 化膜係具有形成速度極為緩慢等缺點。 上述（先則 < 熱氧化法中，為了使矽氧化膜之形成速度 達到貫用水準，必須將上述處理室内加熱至8〇〇〜1〇〇〇它之 高溫。因此，先前，積體電路之各部受到熱損傷，又，發 生半導體内之各種雜質之不必要之擴散等現象，唯恐最終 獲得之半導體元件之品質變差。 且，近年來，由生產性提升的觀點考量，使用所謂大口 徑（300 mm)之電子元件用底材（晶圓）係受到強力要求。相較 於先前之口徑（200 mm)，對於此種大口徑之晶圓進行均勻 之加熱/冷卻係格外困難，故先前之熱氧化法難以對應處 理。 【發明内容】 本發明工目的係在於提供一種解決上述先前技術之缺點 I氧化膜形成方法、氧化膜形成裝置，及一種具有良質氧 化膜之電子元件材料。 本發明《其他目的係在於提供一種氧化膜形成方法及氧 化膜形成裝置，其係容易控制氧化膜之膜厚，且賦予良質 之氧化膜者；及一種電子元件材料，其係具有此種良質之 氧化膜者。 本發明之進一步之其他目的係在於提供一種氧化膜形成 万法及氧化膜形成裝置，其係可將對於被處理物之熱損傷 抑制在最小限度者；及-種電子元件材料，其係具有此種 良貝乳化膜之電子元件材料者。 85936 1235433 本孓明者銳思研究之結果發現，與其如先前一般僅使用 氧氣體’不如將其與電漿及氫組合’反而可提升碎底材之 「氧化」速度，對於達成上述目的極為有效。 本發明I氧化膜形成方法係根據上述卓見者，詳言之， 其特徵為在至少含有氧及氫之處理氣體存在的狀態下，將 基於氧及氮之電衆照射於電子元件用底材之表面，於該電 子元件用底材之表面形成氧化膜。 甚而，根據本發明係提供··電子元件用底材；及電子元 件材料，其係具有被覆該電子元件用底材之一面之至少一 邯份足氧化膜者；且，氧化膜形成前之電子元件用底材之 表面粗度Rs，該電子元件用底材上所形成之氧化膜之表面 粗度RP，兩者之比（rp/Rs)係為2以下。 根據具有上述構成之本發明之氧化膜形成方法，可獲得 良好之氧化膜形成速度且良質之氧化膜（其係藉由例如：氧 化膜之結合狀態及氧化膜之表面粗度而獲得實證）。本發明 中’形成此種良質氧化膜之理由並不明確，然而，根據本 發明者i卓見，推測其係來自於電漿及氫氣體+氧氣體之 組合中，Η原子於電子元件用底材内部先行擴散，除去或降 低Si-〇之不當結合，且活性〇原子使Si_〇之結合健全化者。 甚而，根據本發明，若與先前之場區氧化比較，係可進 行速度未過之氧化膜形成，故容易控制應形成之氧化膜 之膜厚。 且，根據本發明可進行較高速氧化，故結果亦可減低電 漿損傷，容易進一步提升氧化膜之品質。 85936 1235433 【實施方式】 說明本發明。若未特別說 部」及「％」係為質量基 以下，視需要參考圖式，詳細 明者，以下記載中表示量比之厂 平 〇 氧及氫之處理氣體存在的狀態下， 射於電子元件用底材之表面，於該 形成氧化膜者。 (氧化膜形成方法） 本發明係於至少含有 將基於氧及氫之電槳照 電子元件用底材之表面 (電子元件用底材） B本發明可使用之電子元件用底材並未特麻^，可適當 選擇周决之包子元件用底材之旧，或將該底材2種以上組 合而使用。此種電子元件用底材之可舉例如：半導體材料、 ，晶^件材料等。丨導體材料可舉例如：多晶碎、氮化石夕 等以單晶矽為主成分之材料。 (氧化膜） 本發明中應配置於上述電子元件用底材上之氧化膜，其 係只要可藉由電子元件用底材之氧化而形成者，均未特別 限定。此種氧化膜可為周知之電子元件用氧化膜之丨種或之 種以上之組合。此種氧化膜之可舉例··矽氧化膜（Si〇2)等。 (處理氣體） 本發明形成氧化膜時，處理氣體係至少含有氧、氫、及 稀有氣體。此時，可使用之稀有氣體並未特別限定，可由 周知之稀有氣體（或其2種類以上之組合）適當選擇使用。由 成本效率的觀點考量的話，稀有氣體之氬、氦、或瓦均可 85936 1235433 適於使用。 (氧化膜形成條件） 關於形成氧化膜所使用之本發明之態樣，由應形成之氧 化膜之特性的觀點考量，下述條件係可適於使用。 〇2 · 1〜10 seem，1 〜5 seem更佳 Η: · 1 〜10 seem，1〜5 seem更佳 稀有氣體（例如：Kr、Ar、或 He) : 1〇〇 〜1〇〇〇 sccm，100〜500 seem更佳 溫度·室溫（25。〇〜500°C，室溫〜4〇〇°C更佳 壓力· 66.7〜266·6 Pa，66.7〜133.3 Pa更佳 微波：3〜4 W/cm2，3〜3.5 W/cm2更佳 (適宜條件） 若由更&升本發明之效果的觀點考量，下述條件特別適 於使用。 H2/〇2氣體之流量比：2:1〜1:2，進一步約1:1 H2/O2/稀有氣體之流量比：〇 5:〇 5:1〇〇〜2:2:1()() 溫度：500。〇以下，進一步為4⑼。c以下 一般而言，為了於半導體基板上形成裝置元件，係預先 ;土板上使4貝擴散，设置活性區域及元件分離區域。 斤然而，先前之熱氧化手法中，由於其高溫，可能造成雜 質區域破壞等問題。 …十糸此，本餐明係屬低溫處理，故可保護雜質區域， 同時抑制熱所造成之損傷、歪斜等。 又，本發明亦適用在本發明所形成之氧化膜上，更進一 85936 -10- 1235433 步以較低溫（50(TC程度）成膜所期望之膜層（例如·· cvd^^ 之氧化工序，亦容易進行工序管理。 (具有氧化膜之電子元件材料） 根據本發明，可適於獲得矽底材上具有氧化膜之電子元 件材料。此電子元件材料中，氧化膜形成前之電子元件用 底材之表面粗度Rs與該底材上所形成之氧化膜之表面粗度
Rp之比（Rp/Rs)係以2以下為佳。此Rp/Rs比甚而以h〇以下為 佳。 此表面粗度Rs及Rp係於例如以下之條件下適於測定。 <表面粗度測定條件> 使用原子力顯微鏡（AFM)測定1 μιηχΐ μιη程度之表面區 域，從而可測定0.1 nm級之表面粗度。 (氧化膜密度） 根據本發明，可輕易獲得較先前之熱氧化膜更為緻密之 氧化膜。 例如··上述電子元件用底材為矽底材時，可輕易獲得密 度為2.3程度之氧化膜。相對於此，先前之熱氧化膜之密度 一般為2.2程度。 此氧化膜之密度係於例如以下之條件下適於測定。 <氧化膜密度測定條件> (1) 利用橢圓儀法測定氧化膜之折射率。Si〇2之折射率及 密度大致呈比例關係，故可由折射率求得密度。 (2) 利用X線反射率法（特指GIXR法）可求得具有已知組成 之薄膜之密度。 85936 -11- 1235433 (氧化膜形成裝置） 本發明之氧化膜形成裝置係至少包含：反應容器，其係 可將電子元件用底材配置於指定位置者；氣體供給手段， 其係用以將氧及氫供給至該反應容器内者；及電漿激發手 段’其係$以將該氧及氫進行電漿激發者；並可將前述基 於氧及氫之電漿照射於電子元件用底材之表面者。本發^ 中’上述電漿激發手段並未特別限定，然而，若由儘可能 減^電衆所造成之損傷，且進行均勾之氧化卿成的觀點b 考量，以基於平面天線構件之電漿激發手段可特別適用。 (平面天線構件） 本盔明中，以藉由具有複數狹缝之平面天線構件照射微 波，攸而形成低電子溫度且高密度之電裝，使用此電聚於 前述被處理基體之表面形成氧化膜為佳。此種態樣中之電 衆損傷較小，且可進行低溫且高反應性之製程。 ' 進步關於此種具備多數之狹縫之平面天線，且電子溫 度低、電漿損傷小，又具有發生高密度電漿之能力之微波 私水农置〈製作法，可參考例如··文獻（υΐΜ technology v〇1 1〇 supplement 1? p.32? 1998? Published by Ultn Clean s〇clety)。若使用此種新電漿裝置，電子溫度為 私度以下，亦可輕易獲得電漿表層電壓為數V以下之 私水故相對於先前之電漿（電漿表層電壓50 V程度），可大 幅減低電槳損傷。具有此平面天線之新電聚裝置即使在 00 C私度的溫度下，仍具有提供高密度之自由基之能 力故可抑制因加熱所造成之元件特性的劣化，且即使為 85936 -12- 1235433 低溫’仍可進行具有高反應性之製程。 (適宜電漿） 本發明中可適於使用之電漿之特性如下所示。 電予溫度：基板正上方丨〇 eV以下 密度：平面天線正下方lxl〇i2(l/cm3)以上 電漿密度均勻性：平面天線正下方士5%以下 根據上述之本發明之方法，可形成膜厚較薄且良質之氧 化膜。因此，藉由於此氧化膜之上形成其他膜層（例如··電 極層）’可容易形成具優異特性之半導體裝置之構造。 特吕之’根據本發明之工序，可形成極薄膜厚（例如··膜 奋2.5 nm以下）之氧化膜，故，藉由例如：於此氧化膜上使 用多晶矽、非晶矽、或SiGe作為閘極電極，可形成高性能 之MOS型半導體構造。 (MOS型半導體構造之適宜特性） 本發明之方法並未特別限定可適用範圍，然而，藉由本 發明可形成之極薄且良質之氧化膜係可特別適用於半導體 裝置之氧化膜（例如：M〇s半導體構造之閘極氧化膜）。 根據本發明，可輕易製造下述之具有適宜特性之]^〇8型 半導體構造。再者，評價本發明所形成之氧化膜之特性時， 例如：形成（矽+氧化膜+多晶矽）之構成之標準M〇s型半導 體構造，藉由評價其M0S之特性，可取代評價上述氧化膜 本身之特性。此種標準之MOS構造中，構成該構造之氧化 膜之特性係對於MOS特性造成強烈影響。 (製造方法之一態樣） 85936 -13 - 1235433 其次，說明本發明之氧化膜形成方法之一態樣。 圖1係表不貫施本發明之氧化膜形成方法之半導體裝置 30(全體構成之一例之概略圖（模式平面圖）。 浚圖1所TF，此半導體裝置3〇之大致中央處係配置用以搬· 送晶圓W(圖3)之搬送室31，並以包圍此搬送室31之周圍之·-形式’配置用以對晶圓進行各種處理之電漿處理單元32及· 用乂進行各處理室間之連通/遮斷之操作之2台之閂鎖 ， 單兀34及35、動乂進行各種加熱操作之加熱單元％、及· , 乂對曰曰圓進行各種加熱處理之加熱反應爐47。再者，加熱翁 反應爐47亦可與上述半導體製造裝置川分別獨立設置。 閂鎖單元34及35之侧面係分別設置預備冷卻單元45、冷 部早兀46，其係用以進行各種預備冷卻或冷卻操作者。 搬送室3丨之内部係設置搬送臂”及％，於前述各單元 32〜36間可搬送晶圓w(圖3)。 閂鎖早兀34及35之圖中面前側配置裝載機臂41及42。此 寺裝載機臂41及42係進一步於配置於其面前侧之晶g台㊆籲 43上安裝4台晶！144,以於其間進行晶圓w之載出載人。 - 再者，圖1中之電漿處理單元32、33係以2台同型之電漿_· 處理單元並列安裝。 _ 甚而此等迅漿處理單元32及單元33均可與單反應室型 - 電漿處理#元交㊣，電漿處理單元32或33的纟置亦可安裝^^ 台或2台之單反應室型電漿處理單元。 電漿處理2台的情況，可以進行例如：以處理單元32形成 ，以處理單元33將81〇2膜表面氮化之方法，又，處理 85936 -14- 1235433 單元32及33並列進行Si〇2膜形成及;膜之表面氣化人 可。或，以其他裝置形成進形成Sl〇2膜後，再以處理單元 32及33並列進行表面氮化亦可。 (閘極絕緣膜成膜之一態樣） 圖2係表示可使用於氧化膜之成膜之電漿處理單元 之垂直方向之模式剖面圖。 . 參考圖2 ’參考編號50係為例如：鋁所形成之真空容器。 此真空容器50之上面係形成大於基板（例如：晶圓w)之開口 部51，並設置例如：石英或氮化鋁等介電體所構成之扁平籲 之圓筒形狀之天板54，以堵塞此開口部51。真空容器別係 位於此天板54之下面，其上部侧之侧壁係例如··沿著周圍 万向之16個均等配置之位置，配置氣體供給管72，含有選 自〇2或稀有氣體、N,及Η,等之1種以上之處理氣體係由此氣 體供給管7 2均等供給至真空容器5 〇之電漿區域p之附近。 天板54之外側係藉由具有複數之狹缝之平面天線構件， 例如：銅板所形成之槽型平面天線（sl〇t Plane Antenna) 6〇 馨 而構成高頻電源部，並設置導波路徑63，其係連接於例如：' 產生2 · 45 GHz之微波之微波電源邵61者。此導波路徑6 3之 》 構成係連接：下緣與SPA60連接之扁平之圓形導波管63八、 · 4侧與此圓形導波管63 A上面連接之圓筒形導波管63B、 與此圓筒形導波管63B之上面連接之同軸導波變換器63C：、 與此同軸導波變換器63C之侧面呈直角之一端侧；另一端側 係與連接於微波電源部61之矩行導波管63D組合。 在此，本發明中，包含UHF與微波者稱為高頻區域。亦 物36 -15 - 1235433 即，高頻電源部所提供之高頻電力係在3〇〇 MHz以上25〇〇 MHz以下，包含300 MHz以上之^^或} GHz以上之微波， 藉由此等高頻電力產生之電漿稱為高頻電漿。 前述圓筒形導波管議之内部，導電性材料所構成之軸部 62之一端側係與槽型平面天線6〇之上面之大致中央處連 接，另一端側則呈同軸狀，以與圓筒形導波管63b之上面連 接，藉此，該當導波管63B係作為同轴導波管而構成。 又，真I客器50内係設置與天板54相對之晶圓w之載置 台52。此載置台52之内部係安裝未圖示之溫度調節部，藉 此，該當載置台52發揮作為熱板之機能。甚而，真空容哭 50之底部係與排氣管53之一端側連接，此排氣管二二二二 端侧係真空泵55連接。 (槽型平面天線之一態樣） 圖3係表示可使用於本發明之電予元件材料之製造裝置 之槽型平面天線60之一例之模式平面圖。 如圖3所示，此槽型平面天線60之表 叫復數又狹缝60a、 60a、…係以同心圓狀而形成。各狹缝6 α 1尔冯大致万形之 貫通之溝部，鄰接狹缝之間互相直交，形成大致呈字母「丁」
之文字而配置。狹缝60a之長度或排列間隔係配合微波電源 部61所產生之微波波長而決定。 N (加熱反應爐之一態樣） 圖4係表示可使用於本發明之電子元件 1干材科 < 製造裝置 之加熱反應爐47之一例之垂直方向之模式剖面圖。 如圖4所示，加熱反應爐47之處理室8?衽拉， 主係猎由例如：鋁等 85936 -16- 1235433 而形成可氣密之構造。此圖4中雖省略，然處理室82内係具 備加熱裝置或冷卻裝置。 如圖4所示，處理室82之上部中央係與導入氣體之氣體導 入管83連接，處理室82内與氣體導入管83内係呈連通。又， 氣體導入管83係連接於氣體供應源84。且，氣體由氣體供 應源84供給至氣體導入管83，並經由氣體導入管83導入處 理室82内。此種氣體可使用成為閘極電極形成之材料，例 如：矽烷等之各種氣體（電極形成氣體），亦可視需要使用惰 性氣體作為載子氣體。 處理室82之下部係連接將處理室82内之氣體排氣之氣體 排氣管85，氣體排氣管85係與真空泵等所構成之排氣手段 (未圖示）連接。藉由此排氣手段，處理室82内之氣體由氣體 排氣管85排氣’並將處理室82内設定為期望之壓力。 又，處理室82之下部設置載置晶圓W之載置台87。 此圖4所示之態樣中，藉由與晶圓W大致同直徑大之未圖 示之靜電吸盤，將晶圓W載置於載置台87上。此載置台87 之構造係於内部安裝未圖示之熱源手段，可將載置於載置 台87上晶圓W之處理面之溫度調整至期望之溫度。 此載置台87可應需要成為可旋轉載置晶圓W之裝置。 圖4中，載置台87之右側之處理室82之壁面係設置開口部 82a，用以將晶圓W載入載出。將閘閥98以圖中上下方向移 動，而進行此開口部82a之開關。圖4中，閘閥98之更右側 係鄰接設置搬送晶圓W之搬送臂（未圖示），搬送臂係經由開 口部82a進出處理室82内，將晶圓W載置於載置台87上，或 85936 -17- 1235433 將處理後之晶圓W由處理室82搬出。 載置台87之上方係設置作為淋灑構件之淋灑器88。此淋 灑器88係區劃載置台87與氣體導入管83間之空間而形成， 係由例如：銘等所形成。氣體導入管83之氣體出口 83a係位 於淋灑器88之上部中央而形成，氣體經由淋灑器88下部所 設置之氣體供給孔89而導入處理室82。 (氧化膜形成之態樣） 其次，說明適於使用上述裝置，於晶圓W(例如：矽底材） 上形成氧化膜之方法之一例。 參考圖1，首先開啟設置於電漿處理單元32(圖1)内之真空 容器50之侧壁之閘閥（未圖示），藉由搬送臂37、38，將前述 石夕基板1表面上形成場區氧化膜丨1之晶圓W載置於載置台 52(圖2)上。 接著，關閉閘閥使内部密封後，利用真空泵5 5，經由排 氣管53將内部環境氣體排氣，抽取真空至特定之真空度， 維持特定之壓力。另一方面，藉由微波電源部61，產生例 如：1.80 GHz (2200 W)之微波，藉由導波路導引此微波， 並經由SPA60及天板54導入真空容器5〇内，藉此，於真空容 咨50内之上部侧之電漿區域p產生高頻電漿。 在此’以矩行模式使微波傳送於矩形導波管63D内，並於 同軸導波變換器63C將矩形模式變換為圓形模式，以圓形模 式傳送於圓筒形同軸導波管63B，進一步於圓形導波管63a 以擴散狀態傳送，藉由SPA60之槽型6〇a而放射，並穿透天 板54而導入真空容器5〇。此時，由於使用微波，故發生高 B5936 -18- 1235433 密度之電漿，又，微波係由SPA60之多數之槽型60a放射， 故此電漿係為高密度者。 其次，調節載置台52之溫度，將晶圓w加熱至例如·· 400 C ’同時藉由氣體供給管72 ’將氧化膜形成用之處理氣體 氣、氬等稀有氣體、〇2氣體、及H2氣體，分別以5〇〇 seem、 5 seem、5 sccm之流量導入，實施第一工序（氧化膜之形成）。 此工序中，導入之處理氣體係於電漿處理單元32内，藉 由產生之電漿流而活化（電漿化），晶圓w之表面氧化而形成 氧化膜（Si02膜）2。 其次，開啟閘閥（未圖示），使搬送臂37、38(圖U進入真 空容器50内，接收載置台52上之晶圓％。此搬送臂37、％ 將晶圓W由電漿處理單元32取出後，安裝於鄰接之電漿處 理單元33之載置台。 【實施例】 以下根據實施例，更具體說明本發明。 實施例1 (氧化膜形成） 藉由本發明之氧化膜形成方法，以高速於碎基板上形成 氧化膜。 此氧化膜形成時，係採用圖K4所示之spA電聚反應室。 石夕基板係採用比電阻川，、直徑匪之p型、面方 位（100)之單晶矽基板（晶圓）。 (洗淨） 以其次(1 )〜(6)之步驟將此晶圓基板洗淨。 85936 -19- 1235433 比較例1 與實施例1相同 類之氧化膜。 <氣體供給條件 f狯絛仵如以下增 笑化以外，其他條件係設定 ，於實施例1所佞 1之用 < 矽基板上分別形成2種 -1> 惰性氣體（Ar) : 500 seem 氧氣體（〇2) : 5 seem <氣體供給條件-2> 惰性氣體（Kr) : 500 seem 氧氣體（〇2) : 5 seem 實施例2 (氧化膜厚測定） 由氧化處理時間及所形成之氧化膜厚，求得實施例丨及比 較例1所獲得之矽基板之氧化速度。氧化膜厚係使用光學式 膜厚计（橢圓儀法）或顯微鏡，根據基板之剖面觀察而測定。 氺氺 * *使用光學膜厚計（橢圓儀法）測定上述獲得之氧化膜 之結果如圖4之曲線圖所示。如此曲線圖所示，實施例j所 獲得之氧化膜形成速度約為比較例（氣體供給條件-丨及_2) 之2倍。 (化學特性確認） 對於矽氧化膜之代表性蝕刻劑之HF(氟化氫酸）進行化學 耐性之特性。 85936 -21 - 1235433 將具有實施例1及比較例1等所成膜之氧化膜之矽基板， 在23c下靜置’於1 %HF水溶液中浸潰特定時間。將以此獲 知之浸潰後膜厚，與浸潰前同樣測定之膜厚比較◦圖6之曲 、'泉圖係表示上述所獲得之測定結果。如此曲線圖所示，相 車乂毛比較例之（電漿+氧）所成膜之氧化膜，實施例1所獲得 之氧化膜之化學对性獲得改善。 (界面特性確認）
使用問極氧化膜之非接觸充電顯示器測定裝置（KLA 丁enC〇r社製’產品名：Quantox)，測定下述條件之Si/Si〇2 間之界面準位密度。 圖7之曲線圖係表示上述所獲得之測定結果。如此曲線圖 所不，相較於比較例丨之（電漿+氧）所成膜之氧化膜，實施 例1所獲得之氧化膜之界面準位密度約改善1/2。 貫施例5 (化學結合狀態確認） 使用XPS (X線源：Mg-Ka，10 kV，30 mA)，對於實施例 1所獲彳于义膜厚10 nm<氧化膜（氫添加氧化膜）及先前之氧 化膜進行氧化膜之化學組成評價。 圖8(a)及（b)之曲線圖係表示上述所獲得之測定結果。如 此曲線圖8(a)所示，實施例丨所獲得之氧化膜，其31_〇與8卜以 結合峰值間所見之不當Si_〇結合較少，判斷其為良質者。 實施例6 (氧化膜表面粗度測定） 85936 -22 - 1235433 使用AFM(原子力顯微鏡），對於實施例1所獲得之膜厚！ 〇 nm之氧化膜（氫添加氧化膜）及先前之氧化膜進行氧化膜之 表面粗度測定。 圖9(a)及（b)之資料係表示上述所獲得之測定結果。如此 圖9(a)資料所示，相較於圖9(b)之資料所示之比較例1(電漿 +氧）所成膜之氧化膜，實施例1所獲得之氧化膜較為平滑 (表面粗度較小）。因此，可判斷實施例1所獲得之氧化膜較 適於作為下一工序之底層氧化膜。 實施例7 (氧化膜之折射率測定及相關密度） 對於實施例1所獲得之膜厚丨〇 nmi氧化膜（氫添加氧化 膜）及先前之氧化膜進行折射率測定及相對密度之評價。 圖1 〇係表示上述所獲得之資料。 可知貪施例1所獲得之氧化膜具有高折射率，相較於比較 例1，其係具有高密度。 又，即使相較於熱氧化膜，實施例丨所獲得之氧化膜亦具 有高密度。_ 實施例8 (氧化膜密度測定） 使用X線反射率法進行密度測定結果，以檢證實施例7, 其結果如圖11所示。 測定係採用GIXR測定法，對认败价龙知t ^ 对於將矽基板氧化所獲得之氧 化膜，使用典型之2層構造進行解析。 圖11係表示上述所獲得之資料。 85936 -23 - 1235433 可知貝知例1所獲得之氧化膜具有2層構造，較比較例丨所 獲得之氧化膜具有較高密度。 實施例9 (氧化膜電性特性評價） 採用實施例1試製]VIOS半導體構造，進行電性特性評價。 本評價係一般評價氧化膜之可靠度時所採用之手法，當 一定電流流過氧化膜時，測定並比較至氧化膜破壞為止之 通過電量。 基板使用P型矽，φ 200 mm者，其係形成氧化膜後，將多 晶矽堆積於氧化膜上以作為電極之M〇s構造。 圖12係表示上述所獲得之資料。 相較於比較例1及熱氧化膜，至破壞為止，實施例丨所獲 仔<氧化膜之通過電量值較大，可知為具可靠度之氧化膜。 產業上之利用可能性 根據上述之本發明，其係可提供一種氧化膜形成方法及 氧化腠形成裝置，其係可將對於被處理物之熱損傷抑制在 取小限度，並賦予良質之氧化膜者；及一種電子元件材料， 其係具有此種良質氧化膜之者。 特言之，本發明之使用低溫（50(rc以下）溫度以形成氧化 膜之態樣，係於使用大口徑（300 mm)之電子元件用底材（先 釣’其係較小口徑（200 mm)者格外難以均勻加熱/冷卻）之情 ’兄下特別具有價值。亦即，本發明之低溫處理係輕易將此 種大口控之電子元件用底材（晶圓）所可能發生之缺陷維持 在最小限度。 85936 -24 - 1235433 【圖式簡單說明】 、圖1係表示實施本發明之氧化膜形成方法之半導體裝置 例之模式平面圖。 圖2係表示可使用於本發明之氧化膜形成方法之槽型平 面天線電漿處理單元之一例之模式垂直剖面圖。 圖3係表示可使用於本發明之氧化膜形成方法之SPA之一 例之模式平面圖。 圖4係表示可使用於本發明之電子元件製造方法之電漿 處理單元之模式垂直剖面圖。 圖5係表示本發明之氧化膜形成方法所獲得之氧化膜形 成速度之曲線圖。 圖6係表示本發明之氧化膜形成方法所獲得之氧化膜之 餘刻特性之曲線圖。 圖7係表示本發明之氧化膜形成方法所獲得之氧化膜之 界面準位密度之曲線圖。 圖8係表示本發明之氧化膜形成方法所獲得之氧化膜之 藉由XPS之化學組成之測定結果之曲線圖。 圖9係表示本發明之氧化膜形成方法所獲得之氧化膜之 藉由AFM之表面粗度之測定結果之曲線圖。 圖10係表示實施例丨所獲得之氧化膜（氫添加氧化膜）與先 前之氧化膜之折射率與相關密度之測定結果（實施例7之資 料）之曲線圖。 圖11係表示使用X線反射法檢證實施例7之資料之密度測 定結果（實施例8)。 85936 -25 - 1235433 圖12係表示實施例9所試製之MOS半導體構造之電性特 性評價之曲線圖。 【圖式代表符號說明】 2 氧化膜 2a 氮含有層 32 電漿處理單元（製程反應室） 33 電漿處理單元（製程反應室） 47 加熱反應爐 50 真空容器 51 開口部 52 載置台 53 排氣管 54 天板 55 真空幫浦 60 槽型平面天線 60a 狹缝 4 61 微波電源部 62 軸部 63 導波路經 63A 圓形導波管 63B 圓筒形導波管 63C 同軸導波變換器 63D 矩形導波管 72 氣體供給管 85936 -26 - 1235433 p w 電漿區域 晶圓（被處理基體） 85936 27-

Claims (1)

1235杀减119414號專利申請案 中文申請專利範圍替換本(94年2月） I if # 拾、申請專利範園：一 1 · 一種氧化膜形成方法，其特徵為在至少含有氧及氫之處 理氣體存在下，使基於氧及氫之電漿照射於電子元件用 底材之表面，於該電子元件用底材之表面形成氧化膜， 前述電漿係含稀有氣體，且前述電漿之電子溫度為l.5ev 以下。 2·如申請專利範圍第1項之氧化膜形成方法，其中前述電子 元件用底材係以液晶元件用底材或碎為主成分之材料。 3. 如申請專利範圍第1項之氧化膜形成方法，其中前述電漿 係基於平面天線之電漿。 4. 如申請專利範圍第1項之氧化膜形成方法，其中前述電漿 係基於槽型平面天線之電漿。 5. 如申請專利範圍第丨項之氧化膜形成方法，其中前述處理 氣體之氧氣體與氫氣體之比係為02/H2=1:2〜2:1。 6·如申請專利範圍第丨項之氧化膜形成方法，其中前述氧化 膜之形成溫度為室溫至5〇〇。〇之範圍。 7·如申請專利範圍第丨項之氧化膜形成方法，其中前述氧化 膜之形成壓力為66.7〜266.6Pa。 8·如申請專利範圍第1項之氧化膜形成方法，其中前述稀有 氣體係含氬、氪或氦。 9·如申請專利範圍第i項之氧化膜形成方法，其中稀 有氣體之流量比為0.5:0.5:100〜2:2:1〇〇。 1〇·如申請專利範圍第1項之氧化膜形成方法，其中底材正上 方之電漿之電子溫度為l〇ev以下。 85936-940205.doc 1235433 —儒 11 · 一種氧化膜形成方法，其係在電子元件用底材上形成氧 化膜者，其特徵在於以稀釋氫氟酸清洗該底材，將該底 材搬入電漿反應室，並於反應室内導入含稀有氣體、氧 氣、氫氣之處理氣體，於反應室内將處理氣體生成電漿 而將之照射於該底材，以形成氧化膜，且前述電漿之電 子溫度為1.5ev以下。 12. —種電漿處理方法，其係使用一電漿處理裝置，該電漿 處理裝置包含： 真空容器，用於電漿處理基板； 介電體，塞住前述真空容器之開口部； 天線，配置於前述介電體之外； 高頻電源，用於在前述真空容器内透過前述介電體產生 電漿： 氣體供給部，在前述真空容器内供給處理氣體；及 真空泵，使前述真空容器排氣； 該電漿處理方法係從前述電漿處理裝置之前述氣體供給 部供給至少包含氧及氫之處理氣體，藉由前述高頻電源 所供給的高頻電力，透過前述天線，在前述真空容器内 產生基於前述處理氣體的電漿，並用該電漿處理前基板 表面。 13. 如申請專利範圍第12項之電漿處理方法，其中前述電子 元件用底材係以液晶元件用底材或矽為主成分之材料。 14. 如申請專利範圍第12項之電漿處理方法，其中前述電漿 係基於平面天線之電漿。 85936-940205.doc -2- 終 I235433 —·—.—................ t前述電漿 中前述處理 ΐ5.如申請專利範園第12項之電漿處理方法，其 係基於槽型平面天線之電漿。 16.如申請專利範圍第12項之電漿處理方法，其 氣體之氧氣體與氫氣體之比係為02/Η2=1:2〜2: κ如申請專利範圍第12項之電漿處理方法，其中前述氧化 膜之形成溫度為室溫至50(rc之範圍。 其中前述氧化 其中前述稀有 18·如申請專利範圍第12項之電漿處理方法 膜之形成壓力為66.7〜266.6Pa。 19 ·如申請專利範圍第丨2項之電漿處理方法 氣體係含氬、氪或氦。 2〇.如申請專利範圍第12項之電漿處理方法，其中h2/〇2/稀有 氣體之流量比為0.5:〇.5:100〜2:2:100。 21·如申請專利範圍第12項之電漿處理方法，其中電漿之電 子溫度為1.5ev以下。 22·如申請專利範圍第12項之電漿處理方法，其中底材正上 方之電漿之電子溫度為l.Oev以下。 23· —種電子元件材料，其係具有： 電子元件用底材；及 被覆該電子元件用底材之一面之至少一部份之氧化膜 者；其特徵在於 氧化膜形成纟之電子元件用底材之表面粗度RS，與該電 子元件用底材上所形成之氧化膜之表面粗度&之比 (Rp/Rs)係為2以下。 24·如申請專利範圍第23項之電子元件材料，其中前述電子 1235433 胸. 併年 >糾日匕 補无丨 元件用底材係以矽為主成分之材料。 85936-940205.doc -4 - 1235433 第092119414號專利申請案 中文圖式替換頁(94年1月） 气牌/叫日 修正I 補充 85936 5 i— 矽基板之氧化膜形成速度 ο 5 i/ ο
圖 5 1235433 第092119414號專利申請案 中文圖式替換頁(94年1月） 氧化膜之DHF蚀刻速度 8 6 4 2 (um)^^f你邋 Ar/02 ^•9.0 . 夕82 Ar/02 /Hi 1 1 Ο 20 40 60 蝕刻時間(秒） 10 ο 圖 6 氧化膜之界面準位密度
85936 1235433 i - ^ 销尤 第092119414號專利申請案 中文圖式替換頁(94年i月） Ar〇2 (sdo)^^*^
106 102 結合能(eV) 94· Ar0g/H2 (sdo)tfl,^
110 106 102 98 9人 結合能(eV) · 氧化膜之XPS分析結果 圖 8 85936 1235433 r 第092119414號專利申請案 物f叫 中文圖式替換頁(94年1月） ; 遲 蜱今满辦逊^刼屮^-遨蘀濰(AFM)棼囀
2g01e§ 10§S00
85936 1235433 第092119414號專利申請案 中文圖式替換頁(94年1月） 橢圓儀測定折射率(氧化膜密度）’ 1.50 ----2.40 Λ.44· ij i— 1.is 20 2.00 1.40 Th/Οχ Ar/〇2 Ar/02/Hx 氧化膜乏折射率詢定及相關密度(橢圓儀法) 圖 10 85936 1235433 第092119414號專利申請案 中文圖式替換頁(94年1月） 0 11 $ 1 1第2層"j 1第1層—1 CO I fs? is 1 Ar/〇2 I '1° P〇 bl N5 Ar/02/H2 S5936 10 1235433 第092119414號專利申請案 中文圖式替換頁(94年1月） 85936 2 -1-2{EriiJ -5 -4 ，3
10 Qbd (C/cm2]@CCS^0.1^cm2 電性特性評價結果(TDDB) -II - 12
TW092119414A 2002-07-17 2003-07-16 Oxide film forming method, oxide film forming apparatus and electronic device material TWI235433B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002208803 2002-07-17

Publications (2)

Publication Number Publication Date
TW200414355A TW200414355A (en) 2004-08-01
TWI235433B true TWI235433B (en) 2005-07-01

Family

ID=30112858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092119414A TWI235433B (en) 2002-07-17 2003-07-16 Oxide film forming method, oxide film forming apparatus and electronic device material

Country Status (6)

Country Link
US (1) US20050136610A1 (zh)
JP (1) JP4401290B2 (zh)
KR (2) KR100930432B1 (zh)
AU (1) AU2003252213A1 (zh)
TW (1) TWI235433B (zh)
WO (1) WO2004008519A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4965849B2 (ja) * 2004-11-04 2012-07-04 東京エレクトロン株式会社 絶縁膜形成方法およびコンピュータ記録媒体
JP5183910B2 (ja) * 2005-11-23 2013-04-17 株式会社半導体エネルギー研究所 半導体素子の作製方法
US7625783B2 (en) 2005-11-23 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
KR101056199B1 (ko) * 2006-08-28 2011-08-11 도쿄엘렉트론가부시키가이샤 플라즈마 산화 처리 방법
US7972973B2 (en) 2006-09-29 2011-07-05 Tokyo Electron Limited Method for forming silicon oxide film, plasma processing apparatus and storage medium
JP5089121B2 (ja) * 2006-09-29 2012-12-05 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびプラズマ処理装置
JP4926678B2 (ja) * 2006-12-04 2012-05-09 東京エレクトロン株式会社 液浸露光用洗浄装置および洗浄方法、ならびにコンピュータプログラムおよび記憶媒体
JP5229711B2 (ja) * 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
JP5138261B2 (ja) 2007-03-30 2013-02-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
US20080299775A1 (en) * 2007-06-04 2008-12-04 Applied Materials, Inc. Gapfill extension of hdp-cvd integrated process modulation sio2 process
JP5096047B2 (ja) * 2007-06-14 2012-12-12 東京エレクトロン株式会社 マイクロ波プラズマ処理装置およびマイクロ波透過板
US7745350B2 (en) * 2007-09-07 2010-06-29 Applied Materials, Inc. Impurity control in HDP-CVD DEP/ETCH/DEP processes
US7867921B2 (en) * 2007-09-07 2011-01-11 Applied Materials, Inc. Reduction of etch-rate drift in HDP processes
US7767579B2 (en) * 2007-12-12 2010-08-03 International Business Machines Corporation Protection of SiGe during etch and clean operations
WO2009099254A1 (ja) * 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
KR20090101592A (ko) * 2008-03-24 2009-09-29 삼성전자주식회사 산화막 형성 방법 및 이를 이용한 게이트 형성 방법
US7972968B2 (en) * 2008-08-18 2011-07-05 Applied Materials, Inc. High density plasma gapfill deposition-etch-deposition process etchant
JP5357487B2 (ja) 2008-09-30 2013-12-04 東京エレクトロン株式会社 シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
JP5490231B2 (ja) * 2010-05-20 2014-05-14 京セラ株式会社 太陽電池素子およびその製造方法ならびに太陽電池モジュール
US8497211B2 (en) 2011-06-24 2013-07-30 Applied Materials, Inc. Integrated process modulation for PSG gapfill
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9343291B2 (en) * 2013-05-15 2016-05-17 Tokyo Electron Limited Method for forming an interfacial layer on a semiconductor using hydrogen plasma
JP6671166B2 (ja) * 2015-12-15 2020-03-25 東京エレクトロン株式会社 絶縁膜積層体の製造方法
US11152214B2 (en) * 2016-04-20 2021-10-19 International Business Machines Corporation Structures and methods for equivalent oxide thickness scaling on silicon germanium channel or III-V channel of semiconductor device
US20220336216A1 (en) * 2021-04-20 2022-10-20 Applied Materials, Inc. Helium-free silicon formation

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275181A (en) * 1975-12-13 1977-06-23 Sony Corp Formation of oxide film
US4323589A (en) * 1980-05-07 1982-04-06 International Business Machines Corporation Plasma oxidation
US4490733A (en) * 1982-10-15 1984-12-25 Sperry Corporation Josephson device with tunneling barrier having low density of localized states and enhanced figures of merit
US4572841A (en) * 1984-12-28 1986-02-25 Rca Corporation Low temperature method of deposition silicon dioxide
US4880687A (en) * 1986-05-09 1989-11-14 Tdk Corporation Magnetic recording medium
US5156896A (en) * 1989-08-03 1992-10-20 Alps Electric Co., Ltd. Silicon substrate having porous oxidized silicon layers and its production method
US5241122A (en) * 1990-06-13 1993-08-31 Union Camp Corporation Catalysts comprising group IB metals
JPH07118522B2 (ja) * 1990-10-24 1995-12-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 基板表面を酸化処理するための方法及び半導体の構造
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
KR0139876B1 (ko) * 1993-09-14 1998-08-17 사토 후미오 금속산화막의 형성방법
US5672539A (en) * 1994-01-14 1997-09-30 Micron Technology, Inc. Method for forming an improved field isolation structure using ozone enhanced oxidation and tapering
US5540959A (en) * 1995-02-21 1996-07-30 Howard J. Greenwald Process for preparing a coated substrate
JP2636783B2 (ja) * 1995-03-17 1997-07-30 日本電気株式会社 半導体装置の製造方法
TW371796B (en) * 1995-09-08 1999-10-11 Semiconductor Energy Lab Co Ltd Method and apparatus for manufacturing a semiconductor device
US5660895A (en) * 1996-04-24 1997-08-26 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Low-temperature plasma-enhanced chemical vapor deposition of silicon oxide films and fluorinated silicon oxide films using disilane as a silicon precursor
US6170428B1 (en) * 1996-07-15 2001-01-09 Applied Materials, Inc. Symmetric tunable inductively coupled HDP-CVD reactor
WO2004079826A1 (ja) * 1996-10-22 2004-09-16 Mitsutoshi Miyasaka 薄膜トランジスタの製造方法、及び表示装置と電子機器
JP3276573B2 (ja) * 1996-12-26 2002-04-22 三菱電機株式会社 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法
WO1998033362A1 (fr) * 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
ATE221538T1 (de) * 1997-05-30 2002-08-15 Chirotech Technology Ltd Chirale liganden auf phosphorbasis
JP3588994B2 (ja) * 1997-11-27 2004-11-17 ソニー株式会社 酸化膜の形成方法及びｐ形半導体素子の製造方法
JP3193335B2 (ja) * 1997-12-12 2001-07-30 松下電器産業株式会社 半導体装置の製造方法
JP2000150512A (ja) * 1998-04-06 2000-05-30 Tadahiro Omi シリコン窒化膜及びその形成方法並びに半導体装置
JP4069966B2 (ja) * 1998-04-10 2008-04-02 東京エレクトロン株式会社 シリコン酸化膜の成膜方法および装置
JP4403321B2 (ja) * 1999-01-25 2010-01-27 ソニー株式会社 酸化膜の形成方法及びｐ形半導体素子の製造方法
JP4255563B2 (ja) * 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
US20020177135A1 (en) * 1999-07-27 2002-11-28 Doung Hau H. Devices and methods for biochip multiplexing
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP2000349081A (ja) * 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP4105353B2 (ja) * 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
EP1912253A3 (en) * 2000-03-13 2009-12-30 OHMI, Tadahiro Method of forming a dielectric film
US6790476B1 (en) * 2000-05-23 2004-09-14 Sandia Corporation Method of adhesion between an oxide layer and a metal layer
JP2002170820A (ja) * 2000-11-30 2002-06-14 Sharp Corp 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置
KR100746120B1 (ko) * 2001-01-22 2007-08-13 동경 엘렉트론 주식회사 반도체 디바이스의 제조 방법, 플라즈마 처리 방법, 및게이트 절연막 형성 방법
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
US6825126B2 (en) * 2002-04-25 2004-11-30 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device and substrate processing apparatus
US7097886B2 (en) * 2002-12-13 2006-08-29 Applied Materials, Inc. Deposition process for high aspect ratio trenches
US7273638B2 (en) * 2003-01-07 2007-09-25 International Business Machines Corp. High density plasma oxidation
JP4694108B2 (ja) * 2003-05-23 2011-06-08 東京エレクトロン株式会社 酸化膜形成方法、酸化膜形成装置および電子デバイス材料

Also Published As

Publication number Publication date
KR100783840B1 (ko) 2007-12-10
US20050136610A1 (en) 2005-06-23
KR100930432B1 (ko) 2009-12-08
KR20070095989A (ko) 2007-10-01
AU2003252213A1 (en) 2004-02-02
KR20050021475A (ko) 2005-03-07
JPWO2004008519A1 (ja) 2005-11-17
TW200414355A (en) 2004-08-01
WO2004008519A1 (ja) 2004-01-22
JP4401290B2 (ja) 2010-01-20

Similar Documents

Publication Publication Date Title
TWI235433B (en) Oxide film forming method, oxide film forming apparatus and electronic device material
TWI354332B (zh)
US6897149B2 (en) Method of producing electronic device material
KR101248651B1 (ko) 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템
TWI270140B (en) A method for forming a thin complete high-permittivity dielectric layer
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
US7622402B2 (en) Method for forming underlying insulation film
WO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
JP2004349546A (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
TW201403712A (zh) 電漿氮化處理方法，半導體裝置的製造方法及電漿處理裝置
TW200402093A (en) Manufacturing method of electronic device material
US7517818B2 (en) Method for forming a nitrided germanium-containing layer using plasma processing
WO2007053553A2 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
Szekeres et al. Oxidation of hydrogenated crystalline silicon as an alternative approach for ultrathin SiO2 growth
JP2004273730A (ja) 薄膜形成方法
TW200531123A (en) Manufacturing method of semiconductor device, and plasma oxidation treatment method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees