TWI235028B - Pin grid array package carrier and process for mounting passive component thereon - Google Patents

Description

1235028 五、發明說明（1) 發,.¾. ..盘I之技術領域 本發明是有關於一種針格陣列封裝載板，且特別是 有關於一種可承載表面黏著型（gurfaCe Mount Technology，SMT )被動元件之針格陣列封裝載板及其被 動元件組裝製程。 先前技術 , 近年來，隨著電子技術的曰新月異，高科技電子產 ^的相繼問世，使得更人性化、功能更佳的電子產品不 斷地推陳出新，並朝向輕、薄、短、小的趨勢設計。目 别在電路佈设（circuit layout)方面，線路載板 (circuit carrier )是經常使用的元件，此線路載板例 ，是=刷電路板（PCB )或晶片載板（chip carrier ) 等。常^之線路載板主要是由多層圖案化線路層及多層 介電層交替疊合所構成，其中介電層配置於任二相鄰之 圖案化線路層之間，而這些圖案化線路層可藉由貫穿這 些”電層之多個錢通孔（piated Through Hole, PTH) 或多個導電孔（v i a )而彼此電性連接。由於線路載板具 有佈線細密、組裝緊凑以及性能良好等優點，因此線路 載板係已廣泛地應用作為於電氣封裝體（electricai package )之封裝載板。 電氣封裝體在高，頻之運作速率下，很容易因電感 (inductance)或電壓下降（v〇itage drop)等因素而 產生雜訊（no i se )。為了減少此雜訊，習知通常會配置 至少一解搞電容元件（de-coupling capacitor)於電氣

13307TWF.PTD 第6頁 1235028 五、發明說明（2) 封裝體之線路載板上，以維持訊號之傳輸品質。然而， 尤其在針格陣列（Pin Grid Array， PGA)的封裝體中， 因受限於一裸晶片之較小的厚度及封裝載板之高密度的 表面繞線，使得較大體積之電子元件將難以與晶片同樣 配置於封裝載板之頂面，而必須與針腳同樣配置於封裝 載板之底面。 為了將多個針腳（p i η )以陣列方式組裝至封裝載板 上，習知乃是在封裝載板上形成多個陣列排列的貫孔以 後，再將這些針腳分別插入及銲接至這些貫孔中，但這 樣的作法將會浪費封裝基板之大量的佈線空間。因此， 為了提高針格陣列封裝載板之佈線密度，習知乃利用表 面黏著技術（Surface Mount Technology, SMT)，將這 些針腳之一端分別銲接至封裝載板之一表面上的分別針 腳接合墊，在不佔用封裝載板之内層的佈線空間的情況 之下，這樣的作法將可有效地提高針格陣列封裝載板之 佈線密度。 為了將被動元件組裝至針格陣列封裝載板，即將被 動元件之多個電極分別銲接至針格陣列封裝載板之多個 電極接合塾，必須先在這些電極接合墊上分別形成一銲 料膠，再將被動元件之多個電極定位至這些銲料膠，其 經過迴銲之厚，這些銲料膠之銲料部分將會連接這些電 極及這些電極接合墊。值得注意的是，某些常見之針格 陣列封裝載板其欲組裝被動元件的一面，其在被動元件 之組裝作業前已經組裝上多個針腳。因此，若以銲料印

13307TWF.PTD 第7頁 1235028 五、發明說明（3) 刷（s ο 1 d e r p r i n t i n g )方法來形成這些銲料膠時，受到 這些針腳的結構干涉，銲料印刷方法所應用之罩幕，例 如網版（s t e n c i 1 )，將無法放置針格陣列封裝載板之具 有多個針腳的表面上，因而導致銲料印刷方法將無法應 用在針格陣列封裝載板之被動元件的組裝製程中，用以 分別形成一銲料膠於這些電極接合墊上。為了將這些銲 料膠分別形成於這些被動元件電極接合墊上，習知改採 銲料點膠（s ο 1 d e r d 〇 11 i n g )方法，用以將這些銲料膠 分別且逐次地配置於這些被動元件電極接合墊上。以下 將介紹銲料點膠方法應用於被動元件組裝製程。 圖1 A〜1 D繪示習知之一種針格陣列封裝載板之被動 元件之組裝製程。請參照圖1 A，首先，提供一針格陣列 封裝載板1 0 0，此針格陣列封裝載板1 〇 〇係適用於一針格 陣列（P G A )封裝體，且此處僅以具有多個表面黏著型之 針腳的針格陣列封裝載板1 〇〇為例。針格陣列封裝載板 1〇〇包含一基板110、多個針腳接合墊12〇 (圖僅繪示其一 )、多個被動元件電極接合墊130、一防銲層140及/個 = =150 (圖僅繪示其一）。這些針腳接合墊12〇及 破動元件電極接合墊丨30係配置於基板丨丨〇之表面丨12二。 防銲層1 4 0係覆蓋於基板i i 〇之表 u 銲開口14〇a、14〇b，4分別暴並*有多個防 這些被動元件電極接合墊13〇。這此 =12() ” 些針腳接合塾12〇上，並將針格西己置於這 連接（socket connection )的方式來^炷 以插槽 式來連接至一印刷電路

1235028 五、發明說明（4) 板（未繪示）上。 請參照圖1 B ’之後，藉由一銲料點膠（s 〇丨d e Γ dott ing )方法，而將多個銲料膠（s〇lder paste ) ι6〇 分別且逐次地配置於多個被動元件電極接合墊丨3 〇上，其 中這些銲料膠1 6 0包含銲料粉末及一黏著膠質等。請參照 圖ic ’然後’將一被動元件170之兩個電極17〇a、η〇1)係 分別經由兩銲料膠1 6 〇，而接合至兩被動元件電極接合墊 1 3 0。请參照圖1 d ’接著，迴銲（r e f 1 〇 w )這些銲料膠 1 6 0 ’使得被動元件丨7 〇之兩個電極丨7 〇 a、1 7 〇 b係經由兩 鮮料膠1 6 0之銲料部分，而分別與兩被動元件電極接合墊 1 3 0相連接。 ^ 、請參照圖1 B，值得注意的是，當以銲料點膠方法來 形成這些銲料膠1 6 〇時，由於這些銲料膠丨6 〇必須逐次地 配$於這些被動元件電極接合墊丨3 〇上，所以銲料膠丨6〇 之銲料點膠方法時間較長，因而降低電氣封裝體之生產 速度。此外’當以銲料點膠方法來形成這些銲料膠丨6 〇 時’由於每個銲料膠丨6 〇之體積較不易控制，因此，若兩 相鄰銲料膠1 6 0之體積過大時，則此兩相鄰銲料膠1 6 〇之 間將容易產生銲短（solder br idge )或殘餘的銲料等情 形’其中銲短將導致兩相鄰之被動元件電極接合墊1 3 〇發 生短路，而殘餘的銲料將附著於基板丨丨〇之表面，進而造 成基板110之表面的不美觀。此外，就電氣封裝體之銲料 點膠方=而言，雖然有高精確度之銲料點膠設備可應用 於連接高密度接點的表面黏著型（Surface Mount

1235028

五、發明說明（5)

Technology，SMT )元件，例如是較低 或較低寄生阻抗（ESR )的被動元件等:^ /電感（ESL ) 提高電氣封裝體的生產速度。 ' 旦句7無法大幅地 發明内容 封裝載极汉共板勁70忏組衣裂程，其 ·〇，卞yij 裝體之製程，以有效地提高針袼陳而丨 於針格陣列封 及製作良率 平夕彳封裝體之生產速度 為達本發明之上述目的，本發 封裝載板，係適用於一針格陣列封#舻二種針格陣列 一具有多個電極的被動元件，此針格陣列 $ = 包含-基板、多個針腳、多個被動元 個預銲塊，其中基板具有一表面，而客伽i雖口塾及夕 ^ , 句多個針腳盥多個祜 八S，丨阶菩私^ 4 4α 表面。境些預銲塊係 为別配置於14些被動70件電極接合墊上，而這此 件電極接合墊係適於經由這些預銲塊，而& 件之多個電極相連接。 、稂W凡 為達本發明之上述目的’本發明另提出一種被動元 件組裝製程，至少包含下列三個步驟。首先，提供一針 格陣列封裝載板’至少包含一基板、多個針腳、多個被 動元件電極接合墊及/多個預銲塊，其中基板具有一表 面，而多個針腳與多個被動元件電極接合墊係配置於基 板之表面，且這些預銲塊係分別配置於這些被動元件g 極接合墊上。之後，將這些被動元件之多個電極分別配

1235028 五、發明說明（6) 置於這些預銲塊上。然後，迴銲這些預銲塊，以使這些 被動元件電極接合墊經由這些預銲塊，而分別與至少一 被動元件之多個電極相連接。 基於上述，在本發明之被動元件組裝製程中，因在 製程初期所提供之針格陣列封裝載板上，就已經將多個 預銲塊分別精確地配置於多個被動元件電極接合墊上， 故接下來在製程期間就可輕易地進行將多個預銲塊分別 接觸至一被動元件之多個電極，以及迴銲這些預銲塊以 分別將這些電極連接至這些被動元件電極接合墊。因 此，本發明可有效地提高針格陣列電氣封裝體之生產速 度，並可精確地控制每個預銲塊的體積，以有效地防止 銲短與殘餘銲料等問題，進而提高針格陣列電氣封裝體 之製作良率。 為讓本發明之上述目的、特徵和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細 說明如下： 實施方式 圖2 A〜2 E繪示為本發明較佳實施例之一種針格陣列 封裝載板之被動元件組裝製程。請參照圖2 A，首先，提 供一針格陣列封裝載板2 0 0，此針格陣列封裝載板2 0 0係 可用於一針格陣列（PGA )封裝體，在本實施例中，僅以 具有多個表面黏著型之針腳的針格陣列封裝載板2 0 0為 例。針格陣列封裝載板2 0 0係已包含一基板2 1 0、多個針 腳接合墊2 2 0 (圖僅繪示其一）、多個被動元件電極接合

13307TWF.PTD 第11頁 1235028 五、發明說明（7) 塾230、一防銲層240、多個針腳250 (圖僅繪示其一）及 多個預銲塊260。這些針腳接合墊220及這些被動元件電 極接合墊2 3 0係皆由基板2 1 〇之最外層的一圖案化線路層 (未繪示）所構成，且係位於基板2 1 〇之表面2 1 2上，而 這些針腳接合墊2 20及這些被動元件電極接合墊2 3 0的材 質例如包含銅等。 請同樣參照圖2A，防銲層2 40係覆蓋於基板210之表 面212上，而防銲層240具有多個防銲開口240a、240b， 其分別暴露出這些針腳接合220與這些被動元件電極接合 塾2 3 0，以分別構成一銲罩定義型（s〇ider Mask Def ined，SMD )之接合墊，其中防銲層240係可於迴銲時 限制住這些預銲塊2 6 0之流動，以避免相鄰之兩預鋅塊 2 6 0於迴銲時彼此熔接，因而導致相鄰之兩被動元件電極 接合墊2 3 0發生短路。 請繼續參照圖2 A，值得注意的是，圖2 A所繪示之少 驟係完全在製程初期執行，而將這些針腳2 5 〇與這些預銲 塊2 60分別配置於這些針腳接合墊2 20與這些被動元^牛電 極接合墊2 3 0上，其中這些預銲塊2 60係可以電鑛或印別 等方式，預先形成於這些電極接合墊230上。因此，藉由 這些預銲塊2 6 0，可將至少一被動元件連接於針格陣列封 裝載板2 0 〇上，其中此被動元件係可為表面黏著型 (Surface Mount Technology，SMT)元件，例如是具有 高密度接點（high density terminal)的表面黏著裂元 件，且多個預銲塊2 6 0之材質包括含鉛銲料（s〇lder

13307TWF.PTD 第12頁 1235028 五、發明說明（8) wi th lead )或無鉛銲料（lead free solder )等 喷激 請參照圖2 B，之後，例如以浸潰（d i p p i n g ) (spray )或塗佈（coating)的方式，將一助得層 在 (flux layer) 2 70覆蓋於針格陣列封裝載板2〇〇上:匕 迴銲這些預銲塊2 6 0時，此助銲層2 70係可用來增加這& ^ 預銲塊260之對於這些電極280a、280b與這些被動元件電 極接合塾2 3 0間的接合性。請參照圖2 C，然後，將至少〆 被動元件2 8 0之兩個電極2 8 0 a、2 8 0 b分別接觸兩個預銲塊 2 6 0。請參照圖2D，接著，迴銲多個預銲塊2 6 〇，使得被 動元件280之兩個電極280a、280b可分別經由兩預銲塊 2 6 0，而與兩被動元件電極接合墊23〇相連接，以完成一 針格陣列封^載板背面之表面黏著型被動元件的組裝作 助 ί溫意？Ϊ ’針格陣列封裝載板2 0 0上之殘餘的 麵層（未、，、a不）更可藉由一清洗步驟加以去除。 封裝載板具有下列優點 、，於本發明在製程初期所提供之針格陣 ，就已經將多個預銲塊分別精確地配置於多個、: 動？件電巧接合墊上，&毋須習知的銲料點膠方:皮 成XI些預銲塊，以縮短製造針格陣列（PG A )之 形 體的製程時間，以有效地增加電氣封裝體的生產…乳封裝 二、由於本發明在製程初期所提供之針格陣^ f二 載板上，已預先精確地控制每個預銲塊的體 力裝 銲這些預銲塊時，可有效地防止相鄰兩預銲塊之 月之被動元件組裝製程及針袼陣列 載板上

1235028 五、發明說明（9) 銲短，使得相鄰兩被動元件電極接合墊之間可維持斷 路，以有效地提昇電氣封裝體的製作良率，並可有效地 降低殘餘銲料等問題，以保持針格陣列封裝載板上的美 觀。 三、由於本發明在製程初期所提供之針格陣列封裝 載板上，已預先精確地控制每個預銲塊的體積，故可提 高這些預銲塊之分佈密度，並可藉由這些高密度之預銲 塊，來將具有高密度接點之表面黏著型元件（SMT parts )組裝至針格陣列封裝載板之已具有多個針腳的一面。 雖然本發明已以一較佳實施例揭露如上，然其並非 用以限定本發明，任何熟習此技藝者，在不脫離本發明 之精神和範圍内，當可作些許之更動與潤飾，因此本發 明之保護範圍當視後附之申請專利範圍所界定者為準。

13307TWF.PTD 第14頁 1235028 圖式簡單說明 圖1 A〜1 D繪示為習知之一種針格陣列封裝載板之被 動元件組裝製程。 圖2 A〜2 D繪示為本發明較佳實施例之一種針格陣列 封裝載板之被動元件組裝製程。 【圖式標示說明】 100 針 格陣 列封裝載板 1 10 基 板 1 12 表 面 120 針 腳接 合墊 130 被 動元 件電極接合 140 防 銲層 140a 、140b ： 防鋅開口 150 針 腳 160 銲 料膠 1 70 被 動元 件 170a 、170b ： 電極 200 針 格陣 列封裝載板 210 基 板 212 表 面 220 針 腳接 合墊 230 被 動元 件電極接合 240 防 銲層 2 40 a 、24 0 b ·· 防銲開口 250 :針 腳

13307TWF.PTD 第15頁 1235028 圖式簡單說明 2 6 0 :銲料膠 2 7 0 :助銲層 2 8 0 :被動元件 2 8 0 a > 28 0 b ··電極

13307TWF.PTD 第16頁

Claims (1)

1235028 六、申請專利範圍 1 . 一種.被動元件組裝製程，至少包括： 提供一針格陣列封裝載板，其至少包括： 一基板，具有一表面； 多數個針腳，配置於該基板之該表面上； 多數個被動元件電極接合墊，配置於該基板之 該表面；以及 多數個預銲塊，分別配置於該些被動元件電極 接合墊上； 將一被動元件之多數個電極分別配置於該些預銲塊 上；以及 迴銲該些預銲塊，以使該些被動元件電極接合墊分 別經由該些預銲塊，而分別與該被動元件之該些電極相 連接。 2 ·如申請專利範圍第1項所述之被動元件組裝製程， 其中該針格陣列封裝載板更包括一防銲層，係覆蓋於該 基板之該表面，以暴露出該針腳與至少局部之該些被動 元件電極接合塾。 3.如申請專利範圍第1項所述之被動元件組裝製程， 其中在提供該針格陣列封裝載板的步驟之後，更包括一 將一助銲層（f 1 u X )覆蓋於該針格陣列封裝載板上的步 驟。 4·如申請專利範圍第3項所述之被動元件組裝製程， 其中該助銲層係以浸潰（d i p p i n g )的方式而覆蓋於該針 格陣列封裝載板上。

13307TWF.PTD 第17頁 1235028 六、申請專利範圍 5 .如申請專利範圍第3項所述之被動元件組裝製程， 其中該助銲層係以喷麗（s p r a y )的方式而覆蓋於該針格 陣列封裝載板上。 6 .如申請專利範圍第3項所述之被動元件組裝製程， 其中該助銲層係以塗佈（c 〇 a t i n g )的方式而覆蓋於該針 格陣列封裝載板上。 7.如申請專利範圍第3項所述之被動元件組裝製程， 其中在迴銲該預銲塊的步驟之後，更包括一清洗殘餘的 該助銲層之步驟。 8 ·如申請專利範圍第1項所述之被動元件組裝製程， 其中提供該針格陣列封裝載板的步驟中，其中該些預銲 塊係預先以電鍍及印刷其中之一的方式，而分別配置於 該些被動元件電極接合墊上。 9 . 一種針格陣列封裝載板，適用於一針格陣列（P i η Grid Array, PGA)封裝體，並可承載至少一被動元件， 且該被動元件具有多數個電極，該針格陣列封裝載板至 少包括： 一基板，具有一表面； 多數個針腳，配置於該基板之該表面上； 多數個被動元件電極接合墊，配置於該基板之該表 面；以及 多數個預銲塊，該些預銲塊係分別配置於該些被動 元件電極接合墊上，且該些被動元件電極接合墊係適於 分別經由該些預銲塊，而分別與該被動元件之該些電極

13307TWF.PTD 第18頁 1235028 六、申請專利範圍 相連接。 1 0.如申請專利範圍第9項所述之針格陣列封裝載 板，更包括多數個針腳接合墊，係配置於該基板之該表 面〇 1 1.如申請專利範圍第9項所述之針格陣列封裝載 板，更包括一防銲層，係覆蓋於該基板之該表面，以暴 露出該針腳與至少局部之該些被動元件電極接合墊。 1 2.如申請專利範圍第1 0項所述之針格陣列封裝載 板，其中該些針腳接合墊的材質包括銅。 1 3.如申請專利範圍第9項所述之針格陣列封裝載 板，其中該針格陣列封裝載板係一 I C封裝基板。 1 4.如申請專利範圍第9項所述之針格陣列封裝載 板，其中該預銲塊之組成成分包括含鉛銲料及無鉛銲料 其中之一。 1 5.如申請專利範圍第9項所述之針格陣列封裝載 板，其中每一該些被動元件電極接合墊的材質包括銅。 1 6.如申請專利範圍第9項所述之針格陣列封裝載 板，其中該被動元件為一表面黏著型（Surface Mount Technology, SMT)元件。

13307TWF.PTD 第19頁