JP2020205313A - 電子部品および電子回路モジュールの製造方法 - Google Patents
電子部品および電子回路モジュールの製造方法 Download PDFInfo
- Publication number
- JP2020205313A JP2020205313A JP2019111318A JP2019111318A JP2020205313A JP 2020205313 A JP2020205313 A JP 2020205313A JP 2019111318 A JP2019111318 A JP 2019111318A JP 2019111318 A JP2019111318 A JP 2019111318A JP 2020205313 A JP2020205313 A JP 2020205313A
- Authority
- JP
- Japan
- Prior art keywords
- coating layer
- electronic component
- electrodes
- mounting surface
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Non-Adjustable Resistors (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】接合材による電極間ショートを抑制できる電子部品および電子回路モジュールの製造方法を提供すること。【解決手段】電子部品10は、配線材に対向する実装面11aを有する部品本体11と、部品本体11の実装面11aに設けられ、接合材を介して配線材に接続される複数の外部電極15、16を備えている。部品本体11の実装面11aには、外部電極15、16間に設けられ、接合材に対する濡れ性が部品本体11および外部電極15、16よりも低い電気絶縁性のコーティング層17が設けられている。【選択図】図4
Description
この明細書における開示は、電子部品および電子回路モジュールの製造方法に関する。
特許文献1は、電子部品を開示している。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。
特許文献1は、配線材に対向する実装面を有する部品本体と、部品本体の実装面に設けられ、接合材を介して配線材に接続される複数の電極を備えた電子部品を提供する。特許文献1では、粘着プレートに固定した状態でスプレーコーティングし、コーティング層を備えた電子部品を得る。上述の観点において、または言及されていない他の観点において、電子部品、および、電子部品を備えた電子回路モジュールにはさらなる改良が求められている。
開示されるひとつの目的は、接合材による電極間ショートを抑制できる電子部品および電子回路モジュールの製造方法を提供することにある。
ここに開示された電子部品は、
接合材(30、130、230)を介して配線材(20、21)に接続される電子部品であって、
配線材に対向する実装面(11a)を有する部品本体(11)と、
部品本体の実装面に設けられ、接合材を介して配線材に接続される複数の電極(15、16)と、
実装面において電極間に設けられ、接合材に対する濡れ性が部品本体および電極よりも低い電気絶縁性のコーティング層(17、117)と、
を備える。
接合材(30、130、230)を介して配線材(20、21)に接続される電子部品であって、
配線材に対向する実装面(11a)を有する部品本体(11)と、
部品本体の実装面に設けられ、接合材を介して配線材に接続される複数の電極(15、16)と、
実装面において電極間に設けられ、接合材に対する濡れ性が部品本体および電極よりも低い電気絶縁性のコーティング層(17、117)と、
を備える。
開示された電子部品によると、部品本体の実装面において、電極間にコーティング層を設けたため、電極間において接合材が濡れ拡がるのを抑制することができる。これにより、接合材による電極間ショートを抑制することができる。
ここに開示された電子回路モジュールの製造方法は、
部品本体(11)の実装面に複数の電極(15、16)が設けられ、実装面の電極間に、接合材である導電性ペースト(130)に対する濡れ性が部品本体および電極よりも低く、融点が導電性ペーストの硬化温度以下である電気絶縁性のコーティング層(117)が設けられた電子部品(10)を準備し、
導電性ペーストを配線材(20、21)および電極の少なくとも一方に配置して、導電性ペーストを介して配線材上に電子部品を積層し、
加熱により、導電性ペーストを硬化させて電極と電子部品とを電気的に接続するとともに、コーティング層を溶融させて電子部品から落下させる。
部品本体(11)の実装面に複数の電極(15、16)が設けられ、実装面の電極間に、接合材である導電性ペースト(130)に対する濡れ性が部品本体および電極よりも低く、融点が導電性ペーストの硬化温度以下である電気絶縁性のコーティング層(117)が設けられた電子部品(10)を準備し、
導電性ペーストを配線材(20、21)および電極の少なくとも一方に配置して、導電性ペーストを介して配線材上に電子部品を積層し、
加熱により、導電性ペーストを硬化させて電極と電子部品とを電気的に接続するとともに、コーティング層を溶融させて電子部品から落下させる。
開示された電子回路モジュールの製造方法によると、導電性ペーストを硬化させる際の加熱で、コーティング層が溶融し、電子部品から落下する。よって、加熱を行う前の状態で、電極間に導電性ペーストによるブリッジが生じていても、コーティング層の落下にともなって、ブリッジを除去することができる。これにより、接合材(導電性ペースト)による電極間ショートを抑制することができる。
ここに開示された電子回路モジュールの製造方法は、
部品本体(11)の実装面に複数の電極(15、16)が設けられ、実装面の電極間に、接合材であるはんだ(230)に対する濡れ性が部品本体および電極よりも低く、融点がはんだのリフロー温度以下である電気絶縁性のコーティング層(117)が設けられた電子部品(10)を準備し、
はんだを配線材(20、21)および電極の少なくとも一方に配置して、はんだを介して配線材上に電子部品を積層し、
加熱により、はんだをリフローさせて電極と電子部品とを電気的に接続するとともに、コーティング層を溶融させて電子部品から落下させる。
部品本体(11)の実装面に複数の電極(15、16)が設けられ、実装面の電極間に、接合材であるはんだ(230)に対する濡れ性が部品本体および電極よりも低く、融点がはんだのリフロー温度以下である電気絶縁性のコーティング層(117)が設けられた電子部品(10)を準備し、
はんだを配線材(20、21)および電極の少なくとも一方に配置して、はんだを介して配線材上に電子部品を積層し、
加熱により、はんだをリフローさせて電極と電子部品とを電気的に接続するとともに、コーティング層を溶融させて電子部品から落下させる。
開示された電子回路モジュールの製造方法によると、はんだリフロー時の加熱で、コーティング層が溶融し、電子部品から落下する。よって、加熱を行う前の状態で、電極間にはんだブリッジが生じていても、コーティング層の落下にともなって、ブリッジを除去することができる。これにより、接合材(はんだ)による電極間ショートを抑制することができる。
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。
以下、図面に基づいて複数の実施形態を説明する。複数の実施形態において、機能的におよび/または構造的に対応する部分および/または関連付けられる部分には同一の参照符号、または十の位と一の位が同じ参照符号が付される場合がある。対応する部分および/または関連付けられる部分については、他の実施形態の説明を参照することができる。
(第1実施形態)
先ず、図1〜図4に基づき、電子部品について説明する。
先ず、図1〜図4に基づき、電子部品について説明する。
<電子部品>
図1〜図4に示すように、電子部品10は、部品本体11と、外部電極15、16と、コーティング層17を備えている。電子部品10は、積層セラミックコンデンサである。以下において、積層方向をZ方向と示す。Z方向に直交し、外部電極15、16の並び方向をX方向と示す。Z方向及びX方向の両方向に直交する方向を、Y方向と示す。
図1〜図4に示すように、電子部品10は、部品本体11と、外部電極15、16と、コーティング層17を備えている。電子部品10は、積層セラミックコンデンサである。以下において、積層方向をZ方向と示す。Z方向に直交し、外部電極15、16の並び方向をX方向と示す。Z方向及びX方向の両方向に直交する方向を、Y方向と示す。
部品本体11は、電子部品10の本体部である。図1および図2に示すように、部品本体11は、略直方体状をなしている。部品本体11は、X方向を長手方向、Y方向を短手方向としている。部品本体11は、Z方向において実装面11aおよび裏面11bを有している。実装面11aは、部品本体11の表面のうち、配線材に対向する面である。裏面11bは、Z方向において実装面11aとは反対の面である。図2および図4に示すように、部品本体11は、実装面11aおよび裏面11b以外に、側面11cおよび端面11dを有している。側面11cはY方向の端の面であり、端面11dはX方向の端の面である。
図4に示すように、部品本体11は、誘電体層12と、内部電極13、14を有している。誘電体層12は、たとえば、チタン酸バリウムなどの高誘電セラミックを材料としている。内部電極13、14は、Cuなどの金属を含む導体層である。誘電体層12と内部電極13、14とは、交互に積層されている。内部電極13と内部電極14とは、誘電体層12を介してZ方向に交互に配置されている。内部電極13はX方向において外部電極15側に延設され、内部電極14は外部電極16側に延設されている。
外部電極15は端面11dのひとつに設けられ、外部電極16は端面の他のひとつに設けられている。外部電極15、16は、対応する端面11dだけでなく、実装面11a、裏面11b、および側面11cにわたって形成されている。よって、外部電極15、16は、実装面11aに設けられている。外部電極15に内部電極13が電気的に接続され、外部電極16に内部電極14が電気的に接続されている。外部電極15、16は、その表面に、接合材との濡れ性向上、接合性向上などを目的としためっき膜を有している。
コーティング層17は、部品本体11および外部電極15、16よりも、接合材に対する濡れ性の低い材料を用いて形成されている。材料として、たとえばポリイミド、ポリアミドなどの樹脂を用いることができる。コーティング層17は、電気絶縁性の材料を用いて形成された膜である。コーティング層17は、外部電極15、16から露出する部品本体11の表面のうち、少なくとも実装面11aにおいて外部電極15、16間に設けられている。本実施形態では、コーティング層17は、実装面11aの露出部分の全域と、側面11cの一部領域とに、一体的に設けられている。コーティング層17は、両側面11cにおいて、実装面11aとの境界からZ方向に所定の高さまで設けられている。
図3に示すように、部品本体11の表面、具体的には実装面11a、裏面11b、および側面11cと、外部電極15、16との間には、高さt1の段差が存在する。高さt1は、たとえば5μm程度である。コーティング層17の厚みt2は、高さt1未満とされている。これによれば、電子部品10を配線材に実装する際に、コーティング層17が配線材に接触し、位置ずれ等が生じるのを防ぐことができる。
<電子回路モジュール>
上記した電子部品10は、接合材を介して配線材に接続され、電子回路モジュールを構成する。電子部品10と配線材によって回路が構成される。図5および図6に示す電子回路モジュール40は、配線材として、リード20、21を備えている。電子部品10は、接合材30を介してリード20、21に接続されている。接合材30は、Agペーストなどの導電性ペーストやはんだである。外部電極15は、接合材30を介してリード20に接続されている。外部電極16は、接合材30を介してリード21に接続されている。電子部品10は、リード20、21を架橋している。
上記した電子部品10は、接合材を介して配線材に接続され、電子回路モジュールを構成する。電子部品10と配線材によって回路が構成される。図5および図6に示す電子回路モジュール40は、配線材として、リード20、21を備えている。電子部品10は、接合材30を介してリード20、21に接続されている。接合材30は、Agペーストなどの導電性ペーストやはんだである。外部電極15は、接合材30を介してリード20に接続されている。外部電極16は、接合材30を介してリード21に接続されている。電子部品10は、リード20、21を架橋している。
電子回路モジュール40は、図5および図6に示す電子部品10およびリード20、21以外にも、回路構成部品を備えてもよい。電子部品10を封止する封止樹脂体を備えてもよい。
<第1実施形態のまとめ>
部品本体の実装面に複数の電極が設けられた電子部品では、接合材の塗布量が多いと、接合材による電極間ショートが生じる虞がある。また、繊維などの異物が電極間を跨いでいると、接合材が異物をつたわり、接合材による電極間ショートが生じる虞がある。また、配線材に対する電子部品の実装位置(マウント位置)のずれにより接合材が押されて、接合材による電極間ショートが生じる虞がある。なお、接合材が導電性ペーストの場合、導電性ペーストが硬化(焼結)するまで、電極間ショートが生じる虞がある。はんだの場合、リフロー後に固化するまで、電極間ショートが生じる虞がある。
部品本体の実装面に複数の電極が設けられた電子部品では、接合材の塗布量が多いと、接合材による電極間ショートが生じる虞がある。また、繊維などの異物が電極間を跨いでいると、接合材が異物をつたわり、接合材による電極間ショートが生じる虞がある。また、配線材に対する電子部品の実装位置(マウント位置)のずれにより接合材が押されて、接合材による電極間ショートが生じる虞がある。なお、接合材が導電性ペーストの場合、導電性ペーストが硬化(焼結)するまで、電極間ショートが生じる虞がある。はんだの場合、リフロー後に固化するまで、電極間ショートが生じる虞がある。
これに対し、本実施形態によると、部品本体11の実装面11aにおいて、外部電極15、16間に、コーティング層17を設けている。このコーティング層17は、接合材30に対する濡れ性が部品本体11および外部電極15、16よりも低い。よって、コーティング層17の表面を、接合材30が濡れ拡がり難い。すなわち、外部電極15、16間に接合材30によるブリッジが形成され難い。この結果、実装面11aにコーティング層17を備えない構成に較べて、接合材30による外部電極15、16間のショートを抑制することができる。本実施形態では、側面11cの一部にも、実装面11aと一体的にコーティング層17を設けるため、側面11cを通じて接合材30が濡れ拡がるのを抑制することができる。
なお、コーティング層17は、少なくとも実装面11aにおいて外部電極15、16の間に設けられれば良い。側面11cには設けず、実装面11aの露出部分の全域のみに設けてもよい。実装面11a、裏面11b、および側面11cの露出部分の全域に設けてもよい。図7の変形例の示すように、実装面11aの露出部分の全域ではなく、一部のみに設けてもよい。図7では、コーティング層17が、実装面11aの露出部分の中央領域に設けられている。コーティング層17は、実装面11aをY方向に横切っている。コーティング層17により、実装面11aの露出部分のうち、コーティング層17に覆われていない部分が二分されている。
(第2実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。
図8に示すように、この実施形態では、電子部品10のコーティング層17が凸部17aを有している。コーティング層17において、凸部17aは、凸部17aの周囲部分に対して突出している。凸部17aは、外部電極15、16の間に設けられている。凸部17aは、たとえば実装面11aをY方向に横切っている。
<第2実施形態のまとめ>
この実施形態によると、コーティング層17の凸部17aが壁となり、X方向において外部電極15、16の一方の側から他方の側へ接合材30が移動し難い。よって、先行実施形態に記載の濡れ拡がりを抑制する効果と相俟って、接合材30による外部電極15、16間のショートを効果的に抑制することができる。
この実施形態によると、コーティング層17の凸部17aが壁となり、X方向において外部電極15、16の一方の側から他方の側へ接合材30が移動し難い。よって、先行実施形態に記載の濡れ拡がりを抑制する効果と相俟って、接合材30による外部電極15、16間のショートを効果的に抑制することができる。
なお、図9に示す変形例のように、コーティング層17に、接合材30を収容する凹部17bを設けてもよい。凹部17bは、コーティング層17を貫通する貫通部でもよいし、未貫通の凹みでも良い。また、コーティング層17に、凸部17aおよび凹部17bを設けてもよい。
(第3実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。
図10に示すように、この実施形態では、接合材として導電性ペースト130を用いる。電子部品10のコーティング層117は、融点が、室温(たとえば20℃)よりも高く、導電性ペースト130の硬化温度よりも低い絶縁材料を用いて形成されている。硬化温度は、焼成温度と称されることがある。具体的には、導電性ペースト130としてAgペーストを用いる。また、コーティング層117の材料として、ワセリンや蝋材(ワックス)などを用いる。それ以外の構成は、先行実施形態と同じである。
<電子回路モジュールの製造方法>
次に、図10〜図12に基づき、上記した電子部品10および導電性ペースト130を用いた電子回路モジュール40の製造方法について説明する。
次に、図10〜図12に基づき、上記した電子部品10および導電性ペースト130を用いた電子回路モジュール40の製造方法について説明する。
先ず、図10に示すように、コーティング層117を備えた電子部品10を準備する。コーティング層117は、実装面11aにおいて、外部電極15、16の間に設けられている。
次いで、電子部品10と配線材であるリード20、21とを積層する。導電性ペースト130を、外部電極15、16およびリード20、21の少なくとも一方に配置した状態で積層する。ここでは、リード20、21の電子部品搭載位置に、導電性ペースト130を塗布する。そして、電子部品10をコレット50にて吸着し、リード20、21に対して位置決めする。そして、コレット50を下方に操作し、図11に示すように、導電性ペースト130上に電子部品10を配置する。導電性ペースト130を介して、リード20、21上に電子部品10を積層する。積層したら、コレット50による吸着を開放する。
この実施形態では、導電性ペースト130の塗布量が多い場合を例示している。コーティング層117は、部品本体11および外部電極15、16に較べて導電性ペースト130に対する濡れ性が低い。しかしながら、電子部品10の配置によってコーティング層117上に押される導電性ペースト130の量が多いため、ブリッジ130aが生じる。以下では、便宜上、ブリッジをなす導電性ペーストについても、符号130aを付与する。
次いで、導電性ペースト130を硬化させる加熱処理を行う。たとえばAgペーストの場合、たとえば155℃で、60分保持する。本実施形態では、導電性ペースト130が硬化する前に、コーティング層117が溶融し、部品本体11から落下する。このとき、図12に示すように、コーティング層117とともに、ブリッジをなしている導電性ペースト130aも一緒に落下する。Z方向の平面視において、コーティング層117の直下には、リード20、21が存在していない。コーティング層117は、リード20、21に接触することなく、リード20、21の間の領域(空隙)を通して落下する。コーティング層117の落下後も加熱を継続することで、導電性ペースト130が硬化する。すなわち、導電性ペースト130を構成する金属が焼結する。
以上により、図13に示す電子回路モジュール40を得ることができる。得られる電子回路モジュール40は、先行実施形態とは異なる。電子回路モジュール40において、電子部品10は、コーティング層117を備えていない。
<第3実施形態のまとめ>
この実施形態によると、導電性ペースト130に対する濡れ性が低いコーティング層117を設けるため、導電性ペースト130がコーティング層117側に濡れ拡がり難い。塗布量が多いことなどにより、仮に導電性ペースト130のブリッジ130aが生じたとしても、導電性ペースト130を硬化させる加熱を利用し、硬化前に、ブリッジをなしている導電性ペースト130aを除去することができる。したがって、導電性ペースト130による外部電極15、16の間のショートを、より効果的に抑制することができる。
この実施形態によると、導電性ペースト130に対する濡れ性が低いコーティング層117を設けるため、導電性ペースト130がコーティング層117側に濡れ拡がり難い。塗布量が多いことなどにより、仮に導電性ペースト130のブリッジ130aが生じたとしても、導電性ペースト130を硬化させる加熱を利用し、硬化前に、ブリッジをなしている導電性ペースト130aを除去することができる。したがって、導電性ペースト130による外部電極15、16の間のショートを、より効果的に抑制することができる。
コーティング層117としては、導電性ペースト130の硬化温度よりも低い融点の材料を用いるのが好ましい。導電性ペースト130が硬化を開始する前に、コーティング層117を溶融させて部品本体11から落下させることができる。
接合材として導電性ペースト130の例を示したが、これに限定されない。図14に示す変形例のように、はんだ230にも適用することができる。図14は、図12に対応している。はんだ230を用いる場合、コーティング層217は、融点が室温以上、はんだ230のリフロー温度以下である絶縁材料を用いて形成される。よって、仮にはんだ230のブリッジ230aが生じたとしても、はんだ230をリフローさせる加熱を利用し、リフローによってはんだ230が固化する前に、ブリッジをなしているはんだ230aを除去することができる。
(他の実施形態)
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば開示は、実施形態において示された部品および/又は要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および/又は要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および/又は要素の置き換え、又は組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内での全ての変更を含むものと解されるべきである。
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば開示は、実施形態において示された部品および/又は要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および/又は要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および/又は要素の置き換え、又は組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内での全ての変更を含むものと解されるべきである。
明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。
電子部品10として、積層セラミックコンデンサの例を示したが、これに限定されない。部品本体11の実装面11aに複数の外部電極15、16が設けられた構成の電子部品であれば、適用が可能である。たとえば図15に示すように、QFNパッケージ構造の電子部品10にも適用が可能である。図15において、外部電極15、16はそれぞれ複数設けられている。コーティング層17は、実装面11aにおいて外部電極15、16の間に設けられている。コーティング層17は、隣り合う外部電極15の間、および、隣り合う外部電極16の間にも設けられている。
配線材として、リード20、21の例を示したが、これに限定されない。たとえば図示しないプリント基板にも適用することができる。第3実施形態に示した構成にプリント基板を適用する場合、プリント基板において部品本体11(コーティング層)の直下に貫通孔を設けるとよい。これにより、コーティング層とともに落下した接合材によって、基板上でショート等が発生するのを抑制することができる。なお、貫通孔に代えて、配線とは電気的に分離された未貫通の収容孔を設けてもよい。
10…電子部品、11…部品本体、11a…実装面、11b…裏面、11c…側面、11d…端面、12…誘電体層、13、14…内部電極、15、16…外部電極、17、117、217…コーティング層、17a…凸部、17b…凹部、20、21…リード、30…接合材、130、130a…導電性ペースト、230、230a…はんだ、40…電子回路モジュール、50…コレット
Claims (7)
- 接合材(30、130、230)を介して配線材(20、21)に接続される電子部品であって、
前記配線材に対向する実装面(11a)を有する部品本体(11)と、
前記部品本体の前記実装面に設けられ、前記接合材を介して前記配線材に接続される複数の電極(15、16)と、
前記実装面において前記電極間に設けられ、前記接合材に対する濡れ性が前記部品本体および前記電極よりも低い電気絶縁性のコーティング層(17、117)と、
を備える電子部品。 - 前記接合材は、導電性ペーストであり、
前記コーティング層の融点が、前記導電性ペーストの硬化温度以下とされている請求項1に記載の電子部品。 - 前記接合材は、はんだであり、
前記コーティング層の融点が、前記はんだのリフロー温度以下とされている請求項1に記載の電子部品。 - 前記コーティング層は、凸部(17a)および凹部(17b)の少なくとも一方を有する請求項1〜3いずれか1項に記載の電子部品。
- 前記電極と、前記電極間の前記実装面との間に段差があり、
前記コーティング層の厚みが、前記段差未満とされている請求項1〜4いずれか1項に記載の電子部品。 - 部品本体(11)の実装面に複数の電極(15、16)が設けられ、前記実装面の前記電極間に、接合材である導電性ペースト(130)に対する濡れ性が前記部品本体および前記電極よりも低く、融点が前記導電性ペーストの硬化温度以下である電気絶縁性のコーティング層(117)が設けられた電子部品(10)を準備し、
前記導電性ペーストを配線材(20、21)および前記電極の少なくとも一方に配置して、前記導電性ペーストを介して前記配線材上に前記電子部品を積層し、
加熱により、前記導電性ペーストを硬化させて前記電極と前記電子部品とを電気的に接続するとともに、前記コーティング層を溶融させて前記電子部品から落下させる、
電子回路モジュールの製造方法。 - 部品本体(11)の実装面に複数の電極(15、16)が設けられ、前記実装面の前記電極間に、接合材であるはんだ(230)に対する濡れ性が前記部品本体および前記電極よりも低く、融点が前記はんだのリフロー温度以下である電気絶縁性のコーティング層(117)が設けられた電子部品(10)を準備し、
前記はんだを配線材(20、21)および前記電極の少なくとも一方に配置して、前記はんだを介して前記配線材上に前記電子部品を積層し、
加熱により、前記はんだをリフローさせて前記電極と前記電子部品とを電気的に接続するとともに、前記コーティング層を溶融させて前記電子部品から落下させる、
電子回路モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019111318A JP2020205313A (ja) | 2019-06-14 | 2019-06-14 | 電子部品および電子回路モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019111318A JP2020205313A (ja) | 2019-06-14 | 2019-06-14 | 電子部品および電子回路モジュールの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020205313A true JP2020205313A (ja) | 2020-12-24 |
Family
ID=73837560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019111318A Pending JP2020205313A (ja) | 2019-06-14 | 2019-06-14 | 電子部品および電子回路モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020205313A (ja) |
-
2019
- 2019-06-14 JP JP2019111318A patent/JP2020205313A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7902678B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH06295962A (ja) | 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置 | |
TW201237976A (en) | Bump-on-lead flip chip interconnection | |
JP4864810B2 (ja) | チップ内蔵基板の製造方法 | |
JP2015115419A (ja) | 半導体パッケージ及びその製造方法 | |
JP5036397B2 (ja) | チップ内蔵基板の製造方法 | |
JP2003273160A (ja) | 半導体実装モジュール | |
JP2020205313A (ja) | 電子部品および電子回路モジュールの製造方法 | |
JPWO2009044695A1 (ja) | 電子部品の実装方法等 | |
CN114145080B (zh) | 芯片部件、芯片部件的制造方法以及电子设备的制造方法 | |
JP4100685B2 (ja) | 半導体装置 | |
JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
KR101607675B1 (ko) | 패키지 결합 방법 | |
JP4381657B2 (ja) | 回路基板および電子部品実装方法 | |
JP4285140B2 (ja) | 半導体装置の製造方法 | |
JP2010258173A (ja) | 半導体パッケージ部品の実装方法と実装構造体 | |
JP2006066811A (ja) | はんだ印刷用マスク、部品実装方法 | |
JP2023173215A (ja) | プリント回路板の製造方法及びプリント回路板 | |
JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
JP2023156805A (ja) | プリント回路板の製造方法、プリント回路板及びプリント回路板用構造体 | |
TWI235028B (en) | Pin grid array package carrier and process for mounting passive component thereon | |
JP2741611B2 (ja) | フリップチップボンディング用基板 | |
JP2023183071A (ja) | プリント回路板の製造方法及びプリント回路板 | |
JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
JPH0445273Y2 (ja) |