TWI231978B - Electrical package structure and process thereof - Google Patents

Electrical package structure and process thereof Download PDF

Info

Publication number
TWI231978B
TWI231978B TW093100022A TW93100022A TWI231978B TW I231978 B TWI231978 B TW I231978B TW 093100022 A TW093100022 A TW 093100022A TW 93100022 A TW93100022 A TW 93100022A TW I231978 B TWI231978 B TW I231978B
Authority
TW
Taiwan
Prior art keywords
wafer
film
adhesive layer
bonding area
bonding
Prior art date
Application number
TW093100022A
Other languages
English (en)
Other versions
TW200524103A (en
Inventor
Chi-Chih Chu
Gwo-Liang Weng
Shih-Chang Lee
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW093100022A priority Critical patent/TWI231978B/zh
Priority to US11/028,718 priority patent/US7439619B2/en
Application granted granted Critical
Publication of TWI231978B publication Critical patent/TWI231978B/zh
Publication of TW200524103A publication Critical patent/TW200524103A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

1231978 五、發明說明（1) 發^所屬之拮術頜域 本發明是有關於一種電子構裝製程，且特別是有關 於一種電子構裝製程，其利用—擾流凸條以避免膠層受 熱時所產生的高熱氣體來破壞薄膜與附著層之間的鍵結 力，以減少薄膜與附著層之間產生的氣泡。 先前技術 隨著科技的進步與生活品質的持續提升，加上3 C產 業的整合與持續成長，使得積體電路（Integrated circuit, 1C)的應用領域越來越廣。整個積體電路之製 造流程乃是由I C設計、I c製造、I C構裝以及1 C測試等所 構成，其中在影響I C效能的因子中，1 c構裝技術乃扮演 一重要角色。1C構裝之第一層級（Level 1 )的構裝技術 主要有三種主要的接合方法，其依序為焊線接合方式 (Wire Bonding, WB)、覆晶接合方式（FliP ChiP Bonding, FC)與捲帶式自動接合方式（TaPe Automated Bond i ng， TAB )。值得注意的是，由於以覆晶接合之構 裝方式具有最高的積體電路構裝密度與縮短訊號傳輸路 徑等優點，使得覆晶接合之構裝方式成為目前I C構裝技 術之主流。 就覆晶接合技術而言，以應用異方性導電膠層 (Anisotropic Conductive Film，ACF)之覆晶接合製 程為例，其乃是經由一異方性導電膠層中的許多導電粒 子，將晶片（chip)上的凸塊（bump)與晶片載板 (chip carrier)上的接合墊（bonding pad)作電性連
11893twf.ptd 第7頁 1231978 五、發明說明（2) 接，至於異方性導電膠層的介電膠乃是將晶片與晶片載 板作結構性連接。當晶片經由異方性導電膠層而電性及 結構性連接至晶片載板時，通常經由晶片而間接地加熱 異方性導電膠層之介電膠，以增加晶片與晶片載板之間 的結構強度。值得注意的是，異方性導電膠層之介電膠 在受到高溫時將會釋出高熱氣體。 請參照第1 A圖，其繪示為習知之一種電子構裝結構 的示意圖，並請參照第1 B圖，其繪示為第1 A圖之I - I線的 剖面圖。舉例而言，此電子構裝結構係可見於一指紋感 應器1 0 0上，其中指紋感應器1 0 0大致包括一晶片載板 1 10、多顆晶片124、一薄膜132及一傳輸線150，其中晶 片載板1 1 0之材質例如為玻璃，而晶片1 2 4例如是一特殊 應用積體電路（ASIC )，且晶片124及薄膜132均接合至 晶片載板1 1 0之表面，而傳輸線1 5 0係為一柔性印刷電路 (Flexible Printed-Circuit， FPC)，其電性連接至晶 片載板1 1 0之表面的線路。 在晶片1 2 4及薄膜1 3 2接合至晶片載板1 1 0的過程期 間，通常是在將薄膜1 3 2經由一附著層1 3 4而貼附至晶片 載板1 1 0之表面的薄膜接合區域1 3 0以後，再將晶片1 2 4經 由一膠層122而覆晶接合至晶片載板110之表面的晶片接 合區域120，其中膠層122係為異方性導電膠層（ACF )， 且附著層1 3 4可包含一熱固性膠層。之後，經由接合頭 1 2 6直接施加熱能至晶片1 2 4，而間接地將熱能經由晶片 124傳導至膠層122，此時，膠層122因受到高熱而有軟化
11893twf.ptd 第8頁 1231978 五、發明說明（3) 現象，同時膠層122亦會伴隨產生高熱氣體。然而，自膠 層1 2 2釋出之高熱的氣體將會沿著行進方向F 1流動，而直 接破壞薄膜1 3 2與附著層1 3 4之間的鍵結力，導致薄膜1 3 2 與附著層1 3 4之間有空隙產生，使得薄膜1 3 2與附著層1 3 4 之間將會有氣泡產生，如此將導致薄膜1 3 2與晶片載板 1 1 0之結構性與電性連接不良，使得薄膜1 3 2容易剝離自 附著層1 3 4，且電流無法正常地在薄膜1 3 2與晶片載板1 1 0 之間進行傳輸，因而降低薄膜1 3 2接合至晶片載板1 1 0的 製程良率。 發明内容 因此，本發明之目的就是在提供一種電子構裝結 構，其形成一擾流凸條於晶片及薄膜之間，用以阻擋膠 層受熱時所產生的高熱氣體，讓薄膜與附著層之間不易 產生氣泡，進而提高晶片及薄膜接合至晶片載板之製程 良率。 此外，本發明之另一目的就是在提供一種電子構裝 製程，其形成一擾流凸條於晶片及薄膜之間，用以阻擋 膠層受熱時所產生的南熱氣體’讓薄膜與附著層之間不 易產生氣泡，進而提高晶片及薄膜接合至晶片載板之製 程良率。 為達本發明之上述目的，本發明提出一種電子構裝 結構，其包含一晶片載板、一晶片、一薄膜及一擾流凸 條，其中晶片載板的表面具有一晶片接合區域及相鄰之 一薄膜接合區域，而晶片係接合至晶片接合區域，且薄
11893twf.ptd 第9頁 1231978 五、發明說明t(4) 膜係貼附至薄膜接合區域，而擾流凸條乃是配置於晶片 載板之表面，且位於晶片接合區域及薄膜接合區域之 間。 依照本發明的較佳實施例所述之電子構裝結構，更 包括一膠層，其配置於晶片及晶片接合區域之間，用以 將晶片接合至晶片接合區域，其中膠層可包含一異方性 導電膠層，其將晶片結構性地及電性地連接至晶片載 板。 依照本發明的較佳實施例所述之電子構裝結構，更 包括一附著層，其配置於該薄膜及薄膜接合區域之間， 用以將薄膜貼附至薄膜接合區域。 依照本發明的較佳實施例所述之電子構裝結構，其 中晶片係可以覆晶接合的方式連接至晶片載板。 為達本發明之上述目的，本發明提出一種電子構裝 製程，其分別將一晶片及一薄膜接合至一晶片載板，此 晶片載板之表面具有一晶片接合區域及相鄰之一薄膜接 合區域。首先，形成至少一擾流凸條於晶片載板之表 面，且位於晶片接合區域及薄膜接合區域之間。接著， 將薄膜貼附至晶片載板之薄膜接合區域。之後，將晶片 結構性地及電性地連接至晶片載板之晶片接合區域。 依照本發明的較佳實施例所述之電子構裝製程，在 將晶片連接至晶片接合區域之步驟中，更包括提供一膠 層，且晶片係經由膠層來接合至晶片接合區域，其中膠 層可為一異方性導電膠層，其將晶片結構性地及電性地
11893twf.ptd 第10頁 1231978 五、發明說明（5) 連接至晶片載板。 依照本發明的較佳實施例所述之電子構裝製程，其 中將晶片經由膠層而連接至晶片載板之晶片接合區域的 步驟中，更可包含一加熱膠層的步驟。 依照本發明的較佳實施例所述之電子構裝製程，在 將薄膜貼附至薄膜接合區域之步驟中，更包括提供一附 著層，且薄膜係經由附著層來貼附至薄膜接合區域。 依照本發明的較佳實施例所述之電子構裝製程，其 中晶片係以覆晶接合的方式連接至晶片載板。 基於上述，本發明乃是形成一擾流凸條於晶片載板 之晶片接合區域及薄膜接合區域之間，此擾流凸條可阻 擋膠層受熱時所產生的高熱氣體，以避免此高熱氣體降 低薄膜與附著層之間的鍵結力，讓薄膜與附著層之間較 不易產生氣泡，使得薄膜與晶片載板之結構性與電性的 連接能夠保持良好。因此，本發明將可有效地提高晶片 及薄膜接合至晶片載板之製程良率。 為讓本發明之上述目的、特徵和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細 說明如下： 實施方式 請參照第2 A圖，其繪示為依照本發明一較佳實施例 的一種電子構裝結構的示意圖，並請參照第2 B圖，其繪 示為第2 A圖之I I - I I線的剖面圖，且請參照第3圖，其繪 示為依照本發明一較佳實施例之一種電子構裝製程的流
11893twf.ptd 第11頁 1231978 五、發明說明（6) 程圖。本發明之電子構裝製程係可應用於一指紋感應器 2 0 0上，指紋感應器2 0 0包括一晶片載板2 1 〇、多顆晶片 2 2 4、一薄膜2 3 2以及一傳輸線2 5 0，其中晶片載板2 1 0之 材質例如為玻璃，且晶片載板2 1 〇之表面具有一晶片接合 區域220及相鄰之一薄膜接合區域230，而晶片224例如是 一特殊應用積體電路（AS I C )，且晶片2 2 4及薄膜2 3 2均 接合至晶片載板2 1 0之表面，而傳輸線2 5 0係為一柔性印 刷電路（Flexible Printed-Circuit, FPC)，其電性連 接至晶片載板2 1 0之表面的線路。 首先’於步驟310中，在晶片載板21〇之上形成至少 一擾流凸條24 0，擾流凸條24 0乃是位於晶片載板2 10表面 之晶片接合區域220及薄膜接合區域230之間。接著，於 步驟3 20中，將薄膜2 3 2貼附至晶片載板21 〇之薄膜接合區 域2 3 0，其貼附的方式例如藉由一附著層2 3 4，此附著層 234例如為一熱固性膠層，或者是，當薄膜232之底面經 加熱後即具有黏性的情況下，此時可先將薄膜2 3 2置於晶 片載板210之薄膜接合區域230上，再加熱薄膜232，即可 將薄膜2 3 2貼附至晶片載板2 1 0之薄膜接合區域2 3 0。 之後，於步驟3 3 0中，將晶片2 2 4例如經由一膠層2 2 2 而接合至晶片載板210之表面的晶片接合區域220，其中 膠層2 2 2例如為一異方性導電膠層（A C F )，此異方性導 電膠層内含有許多導電粒子，可以將晶片2 2 4上的凸塊 (bump )與晶片載板210上的接合塾（bonding pad)作 電性連接，至於異方性導電膠層的介電膠乃是用於將晶
11893twf.ptd 第12頁 1231978 五、發明說明（7) 片2 2 4與晶片載板2 1 〇作結構性連接。此外，在本實施例 中，膠層2 2 2亦可例如為一般覆晶封裝製程所經常採用之 底膠（underfill) ’在晶片224上的凸塊（bump)分別 接合至晶片載板21〇上的接合塾（bonding pad)之後， 在晶片2 2 4與晶片載板2 1 0之間通常會注入上述之底膠。 同樣於步驟310中，當膠層22 2需要加熱固化時，可 經由接合頭（bond head) 226直接施加熱能至晶片224 , 而間接地將熱能經由晶片2 2 4傳導至膠層2 2 2，此時，膠 層2 2 2因受到高熱而有軟化現象，同時膠層2 2 2亦會伴隨 產生高熱氣體，自膠層222釋出之高熱的氣體將會沿著行 進方向F 2流動，而不會流動到薄膜2 3 2與附著層2 3 4之 間，故不易破壞薄膜2 3 2與附著層2 3 4之間的鍵結力。因 此，由於擾流凸條2 4 0之形成將可有效地阻擋膠層2 2 2受 熱時所產生的高熱氣體，以避免此高熱氣體降低薄膜232 與附著層234之間的鍵結力，所以薄膜232與附著層234之 間較不易產生氣泡，使得薄膜2 3 2與晶片載板2 1 0之結構 性與電性連接能夠保持良好，讓電流可以在薄膜2 3 2與晶 片載板2 1 0之間持續傳輸，進而有效地提高晶片2 2 4與薄 膜232接合至晶片載板210之製程良率。 值得注意的是，本發明並不限於應用在指紋辨識器 上，亦可應用於其他具有相似接合結構之電氣組件，且 晶片與晶片載板之間的接合方式不限於覆晶接合，亦可 以是純粹經由膠層所產生的結構性連接，故晶片與晶片 載板之間的膠層將不限於異方性導電膠層或底膠，亦可
11893twf.ptd 第13頁 1231978 五、發明說明（8) 是其他在受熱時可能產生高溫氣體的任何結構層。此 外，薄膜與薄膜接合區域之間的貼附方式不限於透過一 附著層，若是當薄膜之本身經加熱後即具有黏性的情況 下，此時可加熱薄膜就可將薄膜直接貼附至薄膜接合區 域。 綜上所述，本發明乃是將擾流凸條形成至晶片載板 之晶片接合區域及薄膜接合區域，此擾流凸條係可有效 地阻擋膠層受熱時所產生的高熱氣體，以避免此高熱氣 體降低薄膜與附著層之間的鍵結力，故讓薄膜與附著層 之間較不易產生氣泡，使得薄膜與晶片載板之結構性與 電性的連接能夠保持良好，因而讓電流可以在薄膜與晶 片載板之間持續傳輸。因此，本發明增加擾流凸條之設 計將可有效地提高此電子構裝製程之良率。 換句話說，本發明乃是在兩接合區域之間配設有擾 流凸條，故由某一接合區域上之結構層或元件所產生的 氣流，將可透過上述之擾流凸條，而導引至遠離另一接 合區域上之結構層或元件，藉以預防來自某一接合區域 之氣流其對於另一接合區域上之結構層或元件產生不良 的影響，進而提升結構層或元件之配設或組裝至另一接 合區域的良率及可靠度。 雖然本發明已以一較佳實施例揭露如上，然其並非 用以限定本發明，任何熟習此技藝者，在不脫離本發明 之精神和範圍内，當可作些許之更動與潤飾，因此本發 明之保護範圍當視後附之申請專利範圍所界定者為準。
11893twf.ptd 第14頁 1231978 圖式簡單說明 第1 A圖繪示為習知之一種電子構裝結構之示意圖。 第1B圖繪示為第1A圖之I-Ι線的剖面圖。 第2 A圖繪示為依照本發明一較佳實施例之電子構裝 結構之示意圖。 第2B圖繪示為第2A圖之II-II線的剖面圖。 第3圖繪示為依照本發明一較佳實施例之一種電子構 裝製程之流程圖。 【圖式標示說明】 1 0 0、2 0 0 :指紋感應器 1 1 0、2 1 0 :晶片載板 1 2 0、2 2 0 :晶片接合區域 122 、 222 :膠層 124 、 224 :晶片 1 26、2 2 6 :接合頭 1 3 0、2 3 0 :薄膜接合區域 1 3 2、2 3 2 :薄膜 1 34、2 34 :附著層 1 5 0、2 5 0 :傳輸線 240 :擾流凸條 F1 :流動方向 F2 :流動方向 3 1 0 :形成擾流凸條於晶片載板上 3 2 0 :將薄膜貼附至晶片載板之薄膜接合區域 3 3 0 :將晶片結構性地及電性地連接至晶片載板之晶
11893twf.ptd 第15頁 1231978 圖式簡單說明 片接合區域 匪漏關 第16頁 11893twf.ptd

Claims (1)

1231978 六、申請專利範圍 1. 一種電子構裝結構，至少包括： 一晶片載板，其表面具有至少一晶片接合區域及相 鄰之一薄膜接合區域； 至少一晶片，結構性地及電性地連接至該晶片接合 區域， 一薄膜，貼附於該薄膜接合區域；以及 至少一擾流凸條，配置於該晶片載板之表面，且位 於該晶片接合區域及該薄膜接合區域之間。 2. 如申請專利範圍第1項所述之電子構裝結構，更包 含一膠層，其配置於該晶片及該晶片接合區域之間，且 該晶片係經由該膠層而接合至該晶片接合區域。 3. 如申請專利範圍第2項所述之電子構裝結構，其中 該膠層包括一異方性導電膠層，其將該晶片結構性地及 電性地連接至該晶片載板。 4. 如申請專利範圍第1項所述之電子構裝結構，其中 該晶片係以覆晶接合的方式連接至該晶片載板。 5 ·如申請專利範圍第1項所述之電子構裝結構，更包 含一附著層，其配置於該薄膜及該薄膜接合區域之間， 且該薄膜係經由該附著層而貼附至該薄膜接合區域。 6 ·如申請專利範圍第5項所述之電子構裝結構，其中 該附著層包括一熱固性膠層。 7 · —種電子構裝製程，適用於將至少一晶片及一薄 膜接合至一晶片載板，其中該晶片載板之表面具有至少 一晶片接合區域及相鄰之一薄膜接合區域，該製程至少
11893twf.ptd 第17頁 1231978 六、申請專利範圍 包括下列步驟： 形成至少一擾流凸條於該晶片載板之表面，且位於 該晶片接合區域及該薄膜接合區域之間； 將該薄膜貼附至該晶片載板之該薄膜接合區域；以 及 將該晶片結構性地及電性地連接至該晶片載板之該 晶片接合區域。 8. 如申請專利範圍第7項所述之電子構裝製程，其中 在將該晶片結構性地及電性地連接至該晶片載板之該晶 片接合區域之步驟中，更包含提供一膠層，且該晶片係 經由該膠層而接合至該晶片接合區域。 9. 如申請專利範圍第8項所述之電子構裝製程，其中 該膠層包括一異方性導電膠層，其將該晶片結構性地及 電性地連接至該晶片載板。 1 0 .如申請專利範圍第8或9項所述之電子構裝製程， 其中將該晶片經由該膠層而接合至該晶片載板之該晶片 接合區域之步驟中，更包含一加熱該膠層之步驟。 1 1.如申請專利範圍第1 0項所述之電子構裝製程，其 中在加熱該膠層時，更包括經由該晶片而間接地加熱該 膠層。 1 2.如申請專利範圍第9項所述之電子構裝製程，其中 在該薄膜貼附至該晶片載板之該薄膜接合區域之步驟 中，更包含提供一附著層，且該薄膜係經由該附著層而 貼附至該薄膜接合區域。
11893twf.ptd 第18頁 1231978 六、 申請專利範圍 1 3· 如 中 請 專 利 範 圍 第 12 項 所 述 之 電 子 構 裝 製 程 其 中 該 附 著 層 包 括 _ 一 熱 固 性 膠 層 〇 1 4· 如 中 請 專 利 範 圍 第 7項所述之電子構裝製程 ，其中 該 晶 片 係 以 覆 晶 接 合 的 方 式 連 接 至 該 晶 片 載 板 〇 1 5 · —丨一 種 電 子 構 裝 製 程 適 用 於 將 至 少 一 晶 片 接 合 至 一 晶 片 載 板 其 中 該 晶 片 載 板 之 表 面 具 有 至 少 一 晶 片 接 合 區 域 及 相 鄰 之 _ 一 薄 膜 接 合 區 域 ， 且 _ 一 薄 膜 係 貼 附 於 該 薄 膜 接 合 域 該 製 程 至 少 包 括 下 列 步 驟 ·· 形 成 至 少 一 擾 流 凸 條 於 該 晶 片 載 板 之 表 面 且 位 於 該 晶 片 接 合 域 及 該 薄 膜 接 合 區 域 之 間 ’ 以 及 將 該 晶 片 結 構 性 地 及 電 性 地 連 接 至 該 晶 片 載 板 之 該 晶 片 接 合 區 域 〇 1 6. 如 中 請 專 利 範 圍 第 15 項 所 述 之 電 子 構 裝 製 程 ， 其 中 在 將 該 晶 片 結 構 性 地 及 電 性 地 連 接 至 該 晶 片 載 板 之 該 晶 片 接 合 域 之 步 驟 中 更 包 含 提 供 一 膠 層 9 且 該 晶 片 係 經 由 該 膠 層 而 接 合 至 該 晶 片 接 合 區 域 〇 1 7. 如 中 請 專 利 範 圍 第 16 項 所 述 之 電 子 構 裝 製 程 其 中 該 膠 層 包 括 一 異 方 性 導 電 膠 層 9 其 將 該 晶 片 結 構 性 地 及 電 性 地 連 接 至 該 晶 片 接 合 區 域 0 1 8. 如 中 請 專 利 範 圍 第 16 或 17 項 所 述 之 電 子 構 裝 製 程 其 中 將 該 晶 片 經 由 該 膠 層 而 接 合 至 該 晶 片 載 板 之 該 晶 片 接 合 域 之 步 驟 中 更 包 含 —κ 加 熱 該 膠 層 之 步 驟 〇 1 9. 如 中 請 專 利 範 圍 第 18 項 所 述 之 電 子 構 裝 製 程 ， 其 中 在 加 熱 該 膠 層 時 更 包 括 經 由 該 晶 片 而 間 接 地 加 熱 該
11893twf.ptd 第19頁 1231978
11893twf.ptd 第20頁
TW093100022A 2004-01-02 2004-01-02 Electrical package structure and process thereof TWI231978B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093100022A TWI231978B (en) 2004-01-02 2004-01-02 Electrical package structure and process thereof
US11/028,718 US7439619B2 (en) 2004-01-02 2005-01-03 Electronic package structure and the packaging process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093100022A TWI231978B (en) 2004-01-02 2004-01-02 Electrical package structure and process thereof

Publications (2)

Publication Number Publication Date
TWI231978B true TWI231978B (en) 2005-05-01
TW200524103A TW200524103A (en) 2005-07-16

Family

ID=34709543

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093100022A TWI231978B (en) 2004-01-02 2004-01-02 Electrical package structure and process thereof

Country Status (2)

Country Link
US (1) US7439619B2 (zh)
TW (1) TWI231978B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894643B2 (en) * 2005-10-18 2011-02-22 Authentec, Inc. Finger sensor including flexible circuit and associated methods
US8358816B2 (en) 2005-10-18 2013-01-22 Authentec, Inc. Thinned finger sensor and associated methods

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236683A (ja) * 1995-02-28 1996-09-13 Nec Corp リードフレーム
US6670222B1 (en) * 1997-06-14 2003-12-30 Jds Uniphase Corporation Texturing of a die pad surface for enhancing bonding strength in the surface attachment

Also Published As

Publication number Publication date
US20050146054A1 (en) 2005-07-07
TW200524103A (en) 2005-07-16
US7439619B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
WO2007148724A1 (ja) 半導体デバイスの製造方法及び接着フィルム
US7239027B2 (en) Bonding structure of device packaging
JP2004214374A (ja) 半導体素子及び液晶表示パネル
TW451376B (en) Production of semiconductor device
US6414397B1 (en) Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device
WO2012171320A1 (zh) 一种新的接触式智能卡的封装方法
US6544818B2 (en) Method of manufacturing semiconductor device
TWI231978B (en) Electrical package structure and process thereof
JPH07106334A (ja) 光学半導体装置を光学基板に付着する方法
JP6036083B2 (ja) 半導体装置及びその製造方法並びに電子装置及びその製造方法
KR20070106364A (ko) 반도체(플립 칩) 실장 부품과 그 제조 방법
JPH1022334A (ja) 半導体装置
JP2002118147A (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JPH07111379A (ja) マルチチップモジュール実装型プリント配線板
JPH0432171A (ja) 電子装置の製造方法
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
CN1316579C (zh) 半导体装置及其制造方法
JP3419398B2 (ja) 半導体装置の製造方法
JP2000156386A (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP3547270B2 (ja) 実装構造体およびその製造方法
JP3525331B2 (ja) 半導体チップの実装基板および半導体装置の実装方法
JP2002076208A (ja) 半導体素子の実装構造及びその構造の表示装置並びにその製造方法
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP2003133707A (ja) 電子部品の装着方法及び装置

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent