TWI231038B - Semiconductor process and method of forming floating gate for flash memory devices - Google Patents
Semiconductor process and method of forming floating gate for flash memory devices Download PDFInfo
- Publication number
- TWI231038B TWI231038B TW093117178A TW93117178A TWI231038B TW I231038 B TWI231038 B TW I231038B TW 093117178 A TW093117178 A TW 093117178A TW 93117178 A TW93117178 A TW 93117178A TW I231038 B TWI231038 B TW I231038B
- Authority
- TW
- Taiwan
- Prior art keywords
- cleaning
- layer
- patent application
- item
- scope
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 128
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004140 cleaning Methods 0.000 claims abstract description 101
- 238000005530 etching Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229920000642 polymer Polymers 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims description 62
- 230000003595 spectral effect Effects 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 238000004458 analytical method Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 241000293849 Cordylanthus Species 0.000 claims description 5
- 239000004575 stone Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 1
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 claims 1
- 238000010926 purge Methods 0.000 claims 1
- 229910052722 tritium Inorganic materials 0.000 claims 1
- 230000000873 masking effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 95
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 239000007789 gas Substances 0.000 description 17
- 230000000694 effects Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000001636 atomic emission spectroscopy Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000001356 surgical procedure Methods 0.000 description 1
- DNYWZCXLKNTFFI-UHFFFAOYSA-N uranium Chemical compound [U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U] DNYWZCXLKNTFFI-UHFFFAOYSA-N 0.000 description 1
- 230000001755 vocal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Description
1231038 、發明說明（1) 發明所屬之技術領域： 本發明係有關於一種快閃記憶裝置之製造，特別是有 關於一種改善快閃記憶體之浮置閘及蝕刻輪廓（etching profile)之方法。 先前技術： 半導體記憶裝置通常包含幾種類型，例如EPR〇JJ、 EEPR0M、及快閃（f lash )記憶裝置。近來，快閃記憶裝 置’例如分離閘極式快閃記憶體，係廣泛應用於大容量非 揮發圮憶體技術。典型地，分離閘極式快閃記憶體包括一 用以儲存電荷之複晶矽浮置閘極及一控制儲存電荷之複晶 矽控制閘極。浮置閘極通常設置於控制電極下方。控制閘 極係連接至字元線，而浮置閘極則為連接至其他導線或是 部件。分離閘極式快閃記憶體的抹除效能（erase performance )主要取決於浮置閘極的尖端部以及浮置閘 即與控制閘極之間的複晶矽層間氧化物（inter —p〇iy ◦xide)厚度。熟習此技藝者皆知，浮置閘極的尖端部越 尖，記憶體單元的抹除速度越快。亦即，浮置閘極的尖端 部的輪廓決定了分離閘極式快閃記憶體的浮置閘極與斤制 閘極之間的電子傳輸速度。再者，不佳的浮置閘極輪^， 例如具有底切（undercut )或底腳（f00ting )輪靡，將 導致不必要的電子特性產生。因此，控制其輪廓係快閃記 憶體製造中一重要因素。 為了改善浮置閘極之蝕刻輪廓，有幾種方法被提出
0503-A30073™F(Nl);TSMC2003-0640;Spin.ptd 第 5 ^ ' -----------—嶋 1231038 五、發明說明（2) __^ 來。Kumar et ai·於美國專利第5, 85 1926號 用應式罩幕來蝕刻電晶體閘極的方法，其利種利 C“、HBr等餘刻氣體對電晶體閘極進行#刻，之 ^、 控制之目的。再者，Deshmukh et al•於美國專利第兩廓 6的2 3 5 21 4號揭示一種利用氟及氧氣之混合氣體來^ 的方法，以蝕刻矽基底及控制其蝕刻輪廓。再 X夕 ^於美國專利第6,509,228號揭示一種形成快閃記Un Μ 序置閘極的方法，其利用兩階段银刻程序置1之 作上述使用多重㈣氣體來控二以 =硬式單幕之具有烏嘴的厚氧化層，降低= ^ 一種傳統的餘刻輪廓控制方法係採用製程 整。然而，調整製程功率會降低钱刻製程的轟擊效° (bombarding effect)而增加蝕刻時間。 發明内容： 於此’本發明之目的在於提供一 程，適用於钱刻輪廓控制，其利用一額外的清潔製程以土 間沉積於電漿反應室内壁的聚合物層，、藉以姓刻 出具有良好餘刻輪廓的石夕層。 本發月之另目的在於提供一種快閃記憶裝置之浮置 閘，形成方法’其利用一額外的清潔製程以^ 由 置之浮置閑極期間沉積於電=應室 内壁的I合物層，藉以防止側㈣刻效應（lateral 0503 - A300737W(N1); TSMC2003 -0640; Sp i η. p t d 第6頁 五、發明說明（3) etching effect )，以形成具有良好蝕刻 且不損及其方的硬式罩幕（har“ask)。…予置閑極 根據上述之目的，本發明提供一種半導體 於蝕刻輪廓控制。提供複數基底，其中每一基^ ^用 成有一待蝕刻層及—罩幕圖案層。利用罩幕^案層作 ϋ刻罩幕，以在—電漿反瘅室中序 二a 一 於鈾釗他网 电水汉愿至τ依序蝕刻母一待蝕刻層。 ^蝕刻期間，-聚合物層係沉積於該電漿反應室之 ^ °於沉積的聚合物層達到會引起下—待㈣層被 刻之程度以前，於前後餘刻之間，纟f裝反蝕 中間清潔製程，以改善待蝕刻層之蝕刻輪廓了中實她一 再者，較佳地，中間清潔製程更包 〇2、Cl2、及SF6作為第一清潔氣體以進行3二 利用C12及阶作為第二清潔氣體以進行5〇秒的清絮、。及 之、孚目的，本發明提供-種快閃’記憶裝置 之斤置閘極形成方法。提供複數基底，依 置 形成一浮置閘極介電層及一複曰夕 母基底上 -具有鳥嘴之上蓋層：；利;复作：!:：=形成 在一電漿反應室中依序蝕刻每一複晶声，ς f幕:以 閉極介電層上形成一浮置閉極，於钱亥置 係沉積於該電漿反應室之内壁上。於、·"接 聚δ物層 會引起下-該複晶石夕層被側向㈣之3的聚合物層達到 刻之間，在電聚反應室中實於前後· 再者，較佳地，中間清潔製程更 。2、。2、聯為第一清潔氣體以進行3〇 “二：用及 1231038 五、發明說明（4) .利用Cl2及術作為第二清潔氣體以進行5G秒的清潔。 又根據上述之另一目的，本發明提供一種快 ，之浮置閘極形成方法。提供複數基底，依序在每 i形極氧化層及一複晶石夕層。在複晶石夕層：i 具有鳥嘴之厚氧化㉟，並㈣厚氧化層作為—姓二 一，以在一電漿反應室中依序蝕刻每一複晶矽層，而在每 :洋置閘極氧化層上形成一浮置閘極，於蝕刻期間，一聚 曰物層係沉積於該電漿反應室之内壁上。於沉積的聚合物 層達到會引起下一該複晶矽層被側向蝕刻之程度以前，於 前後蝕刻之間，在電漿反應室中實施一中間清潔製程。 再者’較佳地’中間清潔製程更包括下列步驟：利用 〇2、CL、及SFe作為第一清潔氣體以進行3〇秒的清潔，以及 利用C12及HBr作為第二清潔氣體以進行5〇秒的清潔。 為讓本發明之上述目的、特徵和優點能更明顯易懂， 下文特舉較佳實施例，並配合所附圖式，作詳細説明如 下： 、’ 實施方式： 請參照第la-Id及3圖，其中第ia —id係％示出根據本 發明實施例之形成電晶體閘極之方法剖面示意蘭，而第3 圖係繪示出根據本發明實施例之電晶體閘極製造中，蝕刻 輪廓控制之方法流程圖。 首先，進行步驟S1 0，提供一電漿反應室，例如一蚀 刻反應室。
0503-A30073TWF(Nl);TSMC2003-0640;Spin.ptd
1231038 五、發明說明（5) 接下來，進行步驟S1 2，可在進行蝕刻製程前，於電 漿反應室中選擇性地實施一預清潔（preliminary cleaning)製程’以露出乾淨的電漿反應室之含矽内壁。 此處，預清潔製程的進行時間在8到丨2分鐘的範圍，而較 佳為1 0分鐘。在本實施例中，較佳地，預清潔製程包含以 下四個步驟。第一步驟，利用〇2、C込、及SFe作為第一清潔 氣體以進行70秒的清潔，〇2、π2、及SF6的流量分別為 2〇3〇(：111、2〇3(^111、及15〇3(^111。再者，此步驟的的製程壓 力及功率分別為15mTorr及800W。第二步驟，利用〇2、 C12、及He作為第二清潔氣體以進行2〇〇秒的清潔，〇2、
Cl2、及He 的流量分別為5〇sccm、2〇〇sccm、及2〇〇sccm。第 二步驟，利用Cl2及HBr作為第三清潔氣體以進行1 秒的清 潔’ Cl2及〇1：的流量分別為i30sccin &13〇sccin。再者，此 步驟的的製程壓力及功率分別為10mT〇rr及8〇〇w。第四步 驟，利用He作為第四清潔氣體以進行3〇秒的清潔，“的流 量分別為200 seem。再者，此步驟的的製程壓力為 lOmTorr 〇 接下來，進行步驟S14，製備複數待蝕刻的基底。第 1 a到1 b圖係繪不出上述基底其中之一的製備步驟。請參照 第1 a圖，k供一基底1 0，例如一石夕晶圓。接著，在基底 1 0 0上形成一閘極介電層11，例如，藉由熱氧化法，在其 上形成一氧化層。接著，藉由習知之化學氣相沉積（ )技術在閘極介電層11上形成一待蝕刻層2〇，例如一具 雜的複晶矽層。接著，藉由習知CVD技術或熱氧化法在待夕
五、發明說明（6) #刻層2 〇上形成一 藉由微影技術在Α μ y層3 0，例如一厚氧化矽層。之後， 。接下來，往^形成一光阻層40以覆蓋部分的罩幕層 罩幕層30，心；2圖，去除未被光阻層40所覆蓋的 的硬式罩幕屛/卩分的罩幕圖案層30a作為後續蝕刻 之製：ϊίΐ將idr之後’便完成上述基底 來，靖夂昭笛1、、置電桌反應室中以進行蝕刻。接下 叫 > 第1 c圖，藉由罩幕圖案層3 蝕刻待蝕刻；？η ^ , 令口示增wa邗馮蝕刻罩幕以 體之Η搞。:，而留下一部分的待蝕刻層20a作為電晶 之内i :。#刻期間，-聚合物層會沉積於電漿反應室 應室ί:ί底3行步驟S16，在完成㈣之後’從電衆反 =來，進行步驟S18，由操作者決定電浆反應室是 = 額外的清洗製程。此處，係於沉積的聚合物 引起下一基底10上的待蝕刻層20被侧向蝕刻而損 1 一邛为的閘極20a (如第ic圖中的虛線區域21所示）之、 魟度以則，在電漿反應室中實施一此額外的清洗製程（中 間（intermediary)清潔製程）。在本實施例中，可利用 光譜放射（optical emission spectrosc〇py，〇ES)分析 來決定是否實施額外的清潔製程。0ES係利用如反應室77内 的電漿所發射的光線來分析光線中所呈現出的波長'接著 將光線中所呈現各個不同的光譜強度（波長函數）繪出。 因此，反應室中的某種成分或是成分含量便可確定。9亦 即’在本實施例中，0ES分析可用來偵測蝕刻矽層之電聚 1231038 •五、發明說明（7) 中的矽含量，藉以決定電漿反應室是否需要實施一額外的 清洗製程。舉例而言，在沉積的聚合物層致使待蝕刻層2 〇 於光譜放射（0ES)分析中對應一4 05nm波長（對應矽之波 長）的光譜強度大於1〇〇之前，實施上述額外的清洗製 程，如第5a圖所示。
若反應室需要清潔，進行步驟S20，實施上述額外的 清洗製程並進行1到3分鐘，而較佳為2分鐘，藉以露出乾 淨的電漿反應室之含矽内壁。在本實施例中，額外的清潔 氩程包含以下兩個步驟。第一步驟，利用h、C i2、及作 為第一清潔氣體以進行30秒的清潔，〇2、ci2、及Sp6的流量 分別為2〇SCCm、2〇sccm、及i50sccm。再者，此步&的'的 製程壓力及功率分別為15mTorr &8〇〇w。第二步
Cj，HBr作為第二清潔氣體以進行5〇秒的清潔，q及肿厂的 ϊ 刀別為130sccni 及 130sccin 〇 行步ϊί2應室Λ需Λ清潔或完成上述額外的清潔製程，$ 灯步驟S22 ’操作者進m是否終止钱刻製程。 進行=6,進Λ步驟S24 ’終止钕刻製程。相反地，可 ΐ Ξ ί =，’接荖口一：待㈣的基底1 °置入電漿反應室 以進订钱刻，接者回到步驟3丨6。 在本發明的另一實施例中 入電漿反應室以進行蝕刻期間 後製程之間）實施上述額外的 接下來’請參照第ld圖， 作及從電漿反應室移出基底1 〇 ’可於依序將複數基底10置 、’在每一餘刻製程之間（前 清潔製程。 在藉由钱刻完成閘極20a製 之後’去除不再需要的罩幕
1231038 -五、發明說明（8) 案層3〇a。之後，去除閘極20a下方之外的閘極介電層 、在省知技術中，在每進行一次餘刻之後，未實施額外 的α潔製程之電漿反應室之含矽内壁會覆蓋一聚合物層。 在此種清形下’待姓刻層於光譜放射（OES )分析中對應 一405nm波^長（對應矽之波長）的光譜強度大於100 ，如 第5b圖所不，導致蝕刻期間產生較高的電漿密度並增強侧 向蝕刻效應，其乃由於閘極側壁產生較強的化學反應之 故。相反地，根據本發明之方法，電漿反應室内壁所露出 的矽表面同樣會在製作閘極期間受到電漿 =度八相低。在此種情形下，待㈣層於光譜= 強度小於m，如第5a圖所示，進而防止側向；=譜 ”由於閑極側壁產生較弱的化學反應之故。J效㊁以 改善閘極的蝕刻輪廓。再者，由於蝕刻氣體 並沒有：變，目而可避免習知技術所 …率 發明實施例之形成分離閘極式快閃 曰丁出根據本 意圖，而第3圖係繪示出根據本發明實H 方法剖面示 快閃記憶體之浮置閘極製造中，刀離閘極式 圖。 蝕刻輪廓控制之方法流程 首先，進行步驟S10，提供一電聚反應 刻反應室。 μ至，例如一蝕 接下來，進行步驟Μ2，可在進行兹刻製程前，於電 0503-A30073TWF(Nl)；TSMC2003-0640;Sp i n.p t d 第12頁 1231038 五、發明說明（9) 衆反應室中選擇性地實施一預清潔（preHminary cleaning )製程，以露出乾淨的電漿反應室之含石夕内壁。 此處’預清潔製程的進行時間在8到丨2分鐘的範圍，而較 佳為1 0分鐘。在本實施例中，較佳地，預清潔製程包含以 下四個步驟’如之前所述。 接下來，進行步驟S14，製備複數待蝕刻的基底。第 2a到2d圖係繪示出上述基底其中之一的製備步驟。請參照 第2a圖，在一基底丨00上方，例如一矽晶圓，依序沉積一 閘極介電層102、一第一導電層104、及一氮化矽層1〇6。 閘極介電層102可為藉由熱氧化法所形成之一氧化層；第 一導電層104可為一具摻雜的複晶矽層；氮化矽層1〇6可藉 由習知沉積技術而形成之，例如化學氣相沉積。 曰 接下來，請參照第2 b圖，在氮化矽層1 〇 6上方形成一 具有浮置閘極圖案之光阻層1〇8。接著，去除未被^阻声 108所覆蓋的氮化矽層1〇6，以在其中形成一開口 1〇9二 出一部分的第一導電層104。 路 接下來，請參照第2c圖，去除光阻層1〇8。接著， 開口 109中露出的第一導電層104上方形成一具有 。，例如一氧化石夕層’以作為後續钮刻之：a 式罩幕。之後，去除氮化矽層106以露出未被且有 ll〇a的厚上蓋層110所覆蓋的第一導電層1〇4 /如第% 示，如此便完成上述基底100之製備。接著，將基底丨圖斤 入一電漿反應室中以進行蝕刻。 置 接下來，請參照第2e圖，藉由上蓋層11〇作為硬式罩
1231038 五、發明說明（10) --- 幕以去除露出的第一導電層104，藉以形成在頂部角落112 具有尖端部之浮置閘極丨04a。在蝕刻期間，一聚合物層會 沉積於電衆反應室之内壁。 接下來，進行步驟S16，在完成蝕刻之後，從電漿反 應室移出基底1 0 0。 接下來，進行步驟S18，由操作者決定電漿反應室是 否需要實施一額外的清洗製程。此處，係於沉積的聚合物 層^到會引起下一基底1 〇 〇上的第一導電層i 〇 4被側向蝕刻 而損失一部分的浮置閘極1 〇 4 a及圓化頂部角落11 2 (如第 2e圖中的虛線區域113所示）之程度以前，在電漿反應室 :實施一此額外的清洗製程（中間清潔製程）。舉例而 5，在沉積的聚合物層致使第一導電層1〇4於光譜放射 (0ES)分析中對應一4〇5nm波長（對應矽之波長）的光譜 強度大於100之前，實施上述額外的清洗製程，如第5a " 所示。 若反應室需要清潔，進行步驟S2〇，實施上述額外的 清洗製程並進行1到3分鐘，而較佳為2分鐘，藉以露出乾 淨的電漿反應室之含矽内壁。在本實施例中，額外的清^ 製程包含以下兩個步驟，如之前所述。 /' 若反應室不需要清潔或完成上述額外的清潔製程，進 行步驟S22，操作者進一步決定是否終止蝕刻製程。 接下來，進行步驟S24，終止蝕刻製程。相反地，可 進行步驟S26，將下一個待蝕刻的基底丨00置入電漿反應室 以進行蝕刻，接著回到步驟s 1 6。
1231038 五、發明說明（11) 在本發明的另一 f 置入電漿反應室以進行韻 門可=序將複數基底10 0 (Μ ^ ^ Α 月間，在母一蝕刻製程之間 iii間）實施上述額外的清潔製程。 序开：ί:請ί照第“圖，在浮置閑極购的-侧，依 ^-er-P01y oxide, IP0) 蓋邙八& :a u，例如一具摻雜的複晶矽層，並覆 二蓋f110,其中第二導電層116係作為控制ϊ β a便兀成分離閘極式快閃記憶體結構之製作。 在習知技術中，在每進行—呤鈾 ._ ^ ^ , ，奸插電應至之含矽内壁會覆蓋-聚合物層。 一\W待蝕刻層於光譜放射（oes)分析中對應 nm波^長（對應矽之波長）的光譜強度大於丨⑽，如 a ^ ^所不，導致蝕刻期間產生較高的電漿密度並增強側 向蝕刻效應，#乃由於浮置閘極侧壁產生較強的化學反應 =故。相反地，根據本發明之方法，電漿反應室内壁所露 出的矽表面同樣會在製作浮置閘極期間受到電漿蝕刻作 用：使得電漿密度相對降低。在此種情形了，待蝕刻層於 光μ放射（OES)分析中對應一4〇5nm波長（對應矽之波長 )的光譜強度小於100 ，如第5a圖所示，進而防止側向蝕 刻效應，其乃由於浮置閘極側壁產生較弱的化學反應之 故。因此，可以改善閘極的蝕刻輪廓而增加快閃記憶裝置 之抹除效能。再者，由於蝕刻氣體以及製程功率並沒有改 變’因而可避免習知技術所衍生的問題。 最後，凊參照第4圖，其繪示出抹除效能改善率（％ ) 0503-A30073TW(Nl)；TSMC20〇3-0640;Spin.ptd 第15頁 1231038 I' 五、發明說明（12) 限定本發明，任何熟習此項技藝者，在ί脫非用以 神和範圍内，當可作更動斑Μ雜 X明之精 §視後附之申請專利範圍所界定者為準。 ，、濩範圍
0503-A30073TWF(Nl);TSMC2003-0640;Spin.ptd 第16頁 與晶圓蝕刻順序（批貨）之 、、- 線τ係指電漿反應室令未實施顧曲線圖。在第 而曲線"B"係指根據本發明之方$外的清潔製程之 額外的清潔製兹夕眛r 4 ’於電鑛。 古♦ k ^I #情形。如第4圖所干 反應室中實施 二：施：外的清潔製程’抹除效能係若電製反應室中 曰口而降低。另外，若電漿反應室中、：：飪刻晶圓的數量 程，隨著蝕刻晶圓的數量增加 ：：的清潔製 雖然本發明已以舫佔眘# y，示效此係大體不變。 1231038 圖式簡單說明 第1 a到1 d圖#絡一 , 閘極之方法剖面示意：出根據本發明實施例之形成電晶體 第2 a到2 f圖係格一 ， ，> r、 極式快閃記憶結構^出根據本發明實形成分離閑 m 〇 JS, ^ ^ ^万法剖面示意圖。 iM圖係、、、曰不出根體 及分離閘極式快閃記怜/發月貫施例之\，私方丨& 制之方法流程圖。隐體之浮置閘極製造中餘刻輪靡控 第4圖係繪示出技^ (批貨關係曲線圖除效能改善率（％)與晶圓姓刻順序 第5 a圖係綠示出柄 層期間之光譖放射，： = = 反應室中蝕刻-矽 )之光譜強度。出對應於矽之波長（ 405nm 第5 b圖係繪示出習知杜 期間未實施額外清潔製程之：譜放：J應= 矽之波長（405nm )之光譜強度。 並顯不出對應於 符號說明 10、100〜基底； 2 0〜待蝕刻層； 21、113〜虛線區域 30a〜罩幕圖案層； 104〜第一導電層； 1 0 6〜氮化矽層； 1 0 9〜開口； 11、1 0 2〜閘極介電層 20a〜閘極； θ 3 0〜罩幕層； 4 0〜光阻層； 104a〜浮置閘極； 1 0 8〜光阻層； 110〜上蓋層；
1231038 圖式簡單說明 11 0 a〜鳥嘴； 11 2〜頂部角落； 11 4〜複晶矽層間氧化層； 116〜第二導電層。 第18頁 0503 - A30073TWF( Nl); TSMC2003 - 0640; Sp i n. p t d
Claims (1)
1231038
包括下列 •種半導體製程’適用於鍅刻輪廊控制 步驟： 提供複數基底，其中每一 餘刻層及一罩幕圖案層；以及 該等基底上依序形成有一待 利用該罩幕圖案層作為一蝕刻罩幕，以在一電漿反應 至中依序蝕刻每一該等待蝕刻層，於蝕刻期間，一聚合^ 層係沉積於該電漿反應室之内壁上； '口 其中於該沉積的聚合物層達到會引起下一該待蝕刻層 被侧向姓刻之程度以前，於前後蝕刻之間，在該電漿反應 室中實施一中間清潔製程。 ’ … 2·如申請專利範圍第1項所述之半導體製程，其中該 待蝕刻層係一複晶矽層。 3·如申請專利範圍第2項所述之半導體製程，其中在 該沉積的聚合物層致使該待蝕刻層於光譜放射（0ES)分 析中對應一405nm波長的光譜強度大於100之前，實施該中 間清潔製程。 4.如申請專利範圍第1項所述之半導體製程，其中該 罩幕圖案層係一氧化石夕層。 5·如申請專利範圍第1項所述之半導體製程，其中於 每一蝕刻之間實施該中間清潔製程。 6.如申請專利範圍第1項所述之半導體製程，其中該 中間清潔製程之進行時間在1到3分鐘的範圍。 7 ·如申請專利範圍第6項所述之半導體製程，其中該 中間清Ά製程更包括下列步驟·
〇503-A30073WF(Nl) ；TSMC2003-0640;Spin.ptd 第 19 頁 1231038 六、申請專利範圍 利用〇2、C12、及sf6作為第z清潔氣體以進行3〇秒的清 潔；以及 利用C“及HBr作為第二清潔氣體以進行5〇秒的清潔。 一 8.如申請專利範圍第1項所述之半導體製程，於放置 該等基底於該電漿反應室之前，更包括對該電漿反應室實 施一預清潔製程。 4 9 ·如申凊專利範圍第8項所述之半導體製程，其中該 預清潔製程之進行時間在8到〗2分鐘的範圍。 … 10·如申凊專利範圍第8項所述之半導體製程，其尹該 預清潔製程更包括下列步驟·· 潔； 利用〇2、C〗2、及SFe作為第一清潔氣體以進行秒的清 清潔； 利用〇2、Cls、及He作為第二清潔氣體以進行2〇〇秒的 利用C“及HBr作為第三清潔氣體以進行15〇秒的清潔； 以及 利用He作為第四清潔氣體以進行3〇秒的清潔。 11. 一種快閃忆憶裝置之浮置閘極形成方法，包括下 列步驟： 提供複數基底； 依序在每一該等基底上形成—浮置閘極介電一複 晶矽層； 在該複晶t層上形成一具有鳥嘴之上蓋層；以及 利用該上盍層作為一蝕刻罩幕’以在一電漿反應室中
0503-A30073TW(Nl);TSMC2003-0640;Spin.ptd 第20頁 £231038 六、申請專利範圍 __ ，序蝕刻每一該等複晶矽層， 一 =上形成一浮置閘極，於蝕刻母一該等浮置閘極介電 ^電漿反應室之内壁上； 聚合物層係沉積於 、其中於該沉積的聚合物声读& a 被侧向蝕刻之程度以前，&紅會引起下一該複晶矽層 室令實施一中間清潔製程。、則後蝕刻之間，在該電漿反應 1 2.如申請專利範圍第丨〗 置閉極形成方法，其中於每之之快=記憶^置之浮 程。 j之間實施該中間清潔製 分鐘的範圍。”中該中間^製程之進行時間在1到3 置間1二申Λ專利範圍第13項所述之快閃記憶裝置之浮 置間極形成方法，該中間清潔製程更包括下列步驟： 利用〇2、Clz、及sFe作為第一清潔氣體以進行3〇秒的清 泳，以及 利用C12及HBr作為第二清潔氣體以進行50秒的清潔。 1 5 ·如申請專利範圍第11項所述之快閃記憶裝置之浮 置閉極形成方法，於放置該等基底於該電漿反應室之前， 更包括對該電漿反應室實施一預清潔製程。 1 6 ·如申請專利範圍第丨5項所述之快閃記憶裝置之浮 置閑極形成方法，其中該預清潔製程之進行時間在8到1 2 分鐘的範圍。 0503-A30073TW(Nl)；TSMC2003.0640;Spin.ptd 第21頁 1 7·如申請專利範圍第1 6項所述之快閃記憶裝置之浮 1231038 六、申請專利範圍 置閘極形成方法，其中該預清潔製程更包括下列步驟： 潔利用〇2、Clz、及SFe作為第〆清潔氣體以進行^秒的清 利用〇2、C12、及He作為第二清潔氣體以進行2〇〇秒的 清潔； 利用C12及HBr作為第三清潔氣體以進行15〇秒的清潔； 以及 ' 利用He作為第四清潔氣體以進行30秒的清潔。 1 8·如申請專利範圍第11項所述之快閃記憶裝置之浮 置閘極形成方法’其中在該沉積的聚合物層致使該複晶石夕 層於光譜放射（0ES)分析中對應一 405nm波長的光譜強度 大於1 0 0之前，實施該中間清潔製程。 1 9.如申請專利範圍第丨丨項所述之快閃記憶裝置之浮 置閘極形成方法，其中該浮置閘極介電層係一氧化矽層。 2 0 ·如申請專利範圍第11項所述之快閃記憶裝置之浮 置閘極形成方法，其中該上蓋層係一氧化矽層。 21· —種快閃記憶裝置之浮置閘極形成方法，包括下 列步驟： 提供複數基底； 依序在母一該等基底上形成一浮置閘極氡化層及一複 晶石夕層； 在該複晶矽層上形成一具有鳥嘴之氧化層；以及 利用該氧化層作為一蝕刻罩幕，以在一電漿反應室中 依序#刻每一該等複晶矽層，而在每一該等浮置閘極氧化
1231038 六'申請專利範圍 層上形成一浮置閘極，於蝕刻期間 該電漿反應室之内壁上，· 聚合物 層係 /兄積於 其中於每一蝕刻之間，在該 製程以去除該沉積的聚合物層。，反應室中實A 22·如申請專利範圍第21項所述 汽知 置閘極形成方法，其中該清潔製程之進行柯記憶裝置之 的範圍。 間在1到3分j 23·如申請專利範圍第22所述之快閃記憶裴置 % w二、&、· “更包括下列步驟序 清潔 置閘極形成方法，該中間清潔製择 利用〇2、C12、及SFe作為第 潔；以及 利用C12及HBr作為第二清潔氟 清潔氣體以進行30秒的清 以進行5 0秒的清潔。
0503-A30073TWF(Nl)；TSMC2003-0640;Spin.ptd 第23貢
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/760,995 US7202170B2 (en) | 2004-01-20 | 2004-01-20 | Method of improving etching profile of floating gates for flash memory devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI231038B true TWI231038B (en) | 2005-04-11 |
| TW200525739A TW200525739A (en) | 2005-08-01 |
Family
ID=34750122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093117178A TWI231038B (en) | 2004-01-20 | 2004-06-15 | Semiconductor process and method of forming floating gate for flash memory devices |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7202170B2 (zh) |
| TW (1) | TWI231038B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100541554B1 (ko) * | 2003-12-09 | 2006-01-12 | 삼성전자주식회사 | 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자 |
| JP5710267B2 (ja) * | 2007-12-21 | 2015-04-30 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング |
| US9018098B2 (en) * | 2008-10-23 | 2015-04-28 | Lam Research Corporation | Silicon etch with passivation using chemical vapor deposition |
| US8173547B2 (en) | 2008-10-23 | 2012-05-08 | Lam Research Corporation | Silicon etch with passivation using plasma enhanced oxidation |
| US7985649B1 (en) * | 2010-01-07 | 2011-07-26 | Freescale Semiconductor, Inc. | Method of making a semiconductor structure useful in making a split gate non-volatile memory cell |
| US8048738B1 (en) * | 2010-04-14 | 2011-11-01 | Freescale Semiconductor, Inc. | Method for forming a split gate device |
| US9658106B2 (en) * | 2014-05-05 | 2017-05-23 | Tokyo Electron Limited | Plasma processing apparatus and measurement method |
| US10164067B2 (en) * | 2016-12-15 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating a semiconductor device |
| US10700077B2 (en) | 2018-01-02 | 2020-06-30 | Microchip Technology Incorporated | Memory cell with a flat-topped floating gate structure |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851926A (en) * | 1996-10-01 | 1998-12-22 | Applied Materials, Inc | Method for etching transistor gates using a hardmask |
| US6136211A (en) * | 1997-11-12 | 2000-10-24 | Applied Materials, Inc. | Self-cleaning etch process |
| US6235214B1 (en) * | 1998-12-03 | 2001-05-22 | Applied Materials, Inc. | Plasma etching of silicon using fluorinated gas mixtures |
| US6124927A (en) * | 1999-05-19 | 2000-09-26 | Chartered Semiconductor Manufacturing Ltd. | Method to protect chamber wall from etching by endpoint plasma clean |
| US6509228B1 (en) * | 2000-08-29 | 2003-01-21 | United Microelectronics Corp. | Etching procedure for floating gate formation of a flash memory device |
| US7270761B2 (en) * | 2002-10-18 | 2007-09-18 | Appleid Materials, Inc | Fluorine free integrated process for etching aluminum including chamber dry clean |
-
2004
- 2004-01-20 US US10/760,995 patent/US7202170B2/en not_active Expired - Fee Related
- 2004-06-15 TW TW093117178A patent/TWI231038B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US7202170B2 (en) | 2007-04-10 |
| TW200525739A (en) | 2005-08-01 |
| US20050158975A1 (en) | 2005-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6499654B2 (ja) | シリコン基板上に堆積されたマスクの選択的エッチング方法 | |
| US8618000B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
| US9887350B2 (en) | MTJ etching with improved uniformity and profile by adding passivation step | |
| JP4034164B2 (ja) | 微細パターンの作製方法及び半導体装置の製造方法 | |
| TWI261864B (en) | Recess gate and method for fabricating semiconductor device with the same | |
| JPH07335674A (ja) | Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法 | |
| EP1051744A1 (en) | Method of forming a semiconductor device | |
| TWI231038B (en) | Semiconductor process and method of forming floating gate for flash memory devices | |
| US20040214448A1 (en) | Method of ashing a photoresist | |
| JPH0770511B2 (ja) | 二酸化珪素への改良された選択性を有する単結晶シリコンのためのプラズマエッチングプロセス | |
| TW461025B (en) | Method for rounding corner of shallow trench isolation | |
| CN105632908B (zh) | 半导体结构形成方法 | |
| JP3544622B2 (ja) | 二重酸化膜の形成方法 | |
| TW439267B (en) | Fabricating method of bottom electrode for buried type capacitor | |
| US7566644B2 (en) | Method for forming gate electrode of semiconductor device | |
| US20210125830A1 (en) | Method of forming an ashable hard mask and patterning method | |
| CN111834204B (zh) | 半导体结构的制备方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| CN104124138B (zh) | 图形化方法 | |
| KR100594939B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR100807521B1 (ko) | 반도체 소자 제조 방법 | |
| JP2011029562A (ja) | 半導体ウェハ端面の処理方法および半導体装置の製造方法 | |
| CN108666208A (zh) | 半导体结构及其形成方法 | |
| KR100645460B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100518236B1 (ko) | 반도체소자의 게이트산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |