TWI229416B - Method of forming deep trench capacitor - Google Patents

Method of forming deep trench capacitor Download PDF

Info

Publication number
TWI229416B
TWI229416B TW093112385A TW93112385A TWI229416B TW I229416 B TWI229416 B TW I229416B TW 093112385 A TW093112385 A TW 093112385A TW 93112385 A TW93112385 A TW 93112385A TW I229416 B TWI229416 B TW I229416B
Authority
TW
Taiwan
Prior art keywords
layer
deep trench
forming
capacitor
patent application
Prior art date
Application number
TW093112385A
Other languages
English (en)
Other versions
TW200514207A (en
Inventor
Hsi-Chieh Chen
James Shyu
Hippo Wu
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to TW093112385A priority Critical patent/TWI229416B/zh
Priority to US10/962,473 priority patent/US7094659B2/en
Application granted granted Critical
Publication of TWI229416B publication Critical patent/TWI229416B/zh
Publication of TW200514207A publication Critical patent/TW200514207A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

1229416 五、發明說明（1) [發明所屬之技術領域]: 種 本發明有關於一種深渠溝電容器製程，特別有關一 以自仇丨生原子層化學氣相沉積法（self-starved atomic layer chemical vapor deposition, self-starved ALCVD)應用在深渠溝電容器製程。 [先前技術]: 動悲隨機存取記憶體（DRAM )為一種可以讀寫的記憶 體’而DRAM的每個動態隨機存取記憶體胞（DRM ce 1 1)只 需由一個電晶體和一個電容器構成，因此相對於其他記憶 體而§ ’ dram可以達到相當高的積集度，使得DRAM被廣泛 地應用在電腦及電器產品上。目前的平面電晶體設計係搭 配種深冓電谷為（deep trench capacitor)，將三維 的電容！!結構製作於半導體矽基底内的深渠溝中，可以縮 J α己，元的尺寸與電力消耗，進而加快其操作速度。 凊麥閱第1A圖，其顯示習知DRAM胞之深渠溝（deep trench)排列的平面圖。應用於折疊位元線（f〇ided bi1： 1 i n e )」、、σ構中，每一個主動區域中包含有兩 ，子元線^1、WL2以及一條位元線儿，其中符號DT代表一 深渠溝，符號CB代表一位元接觸插塞。 凊^閱第1B圖，其顯示習知DRAM胞之深渠溝電容器的 口 |J面不思圖。一半導體矽基底1 〇内製作有一深渠溝Μ，而 深渠溝DT之下方區域係製作成為一深渠溝電容器12，其乃 由埋入電極板(bUried plate)、-節點介電層(node ie ec ric以及儲存節點（storage node)所構成。深
0593-10334c iptwf(nl);92046;wayne.ptd 第5頁
1229416 五、發明說明（2) 渠溝電容器1 2之製作方法如下 早4占方丨ί , Ρ Τ Γ、+丄 厅這 百先，利用反應性離 子钱刻（RIE)方法，可於ρ型丰道辦 m。品祕 #丄 工牛v體石夕基底1 〇内形成深渠溝
U 1 而後，错由一書廣換雜爷tlL / / I 气夢芬古、w、日 雜乳化物（例如：砷玻璃（ASG)) "L積以及南溫退火制裎，可> 古 方F代品r上 了使11型尚隹子擴散至深渠溝DT下 万&域，而形成_ n+型擴嵛卩 12^ iw X 欢&14，用來作為深渠溝電容器 Z的埋入電極板。铁後，承^、、这 … 於冰渠溝DT下方區域之内側壁與 -邠形成虱化矽層及一氧化矽層之N0結構16，用來作為 dlel^tric；〇7 $ ’於广渠溝DT:先沉積一以型摻雜之第一多晶矽層i8， =I 2 JeCeSS)第一多晶石夕層18至一預定深度，則可用來 作為深乐溝電容器1 2的儲存節點。 70成上述之深渠溝電容器12之後，先於深渠溝〇了上方 品域的側，上製作一領型介電（c〇Uar 層 〇再於深&溝D T上方區域内製作一 n+型摻雜之第二多晶 夕層2 2，再龜續製作一第三多晶矽層2 4。後續則可進行一 淺溝隔離（STI)結構26、字元線WLi、Wl2、源/汲極擴散區 域28 :位元接觸插塞CB以及位元線BL等製程。淺溝隔離結 構26是用來區分兩相鄰之DRAM胞。 ^ 此外’為了連接深渠溝電容器1 2以及表面之電晶體， 2在深渠溝DT之頂部開口周圍的矽基底丨〇内形成有一埋入< ▼外擴散（buried strap outdiffusion)區域30，亦稱之 為 節點接合介面（node junction)，其形成方式是藉由 第二多晶石夕層2 2内之n+型離子經由第三多晶矽層24而向外 擴散至鄰近的矽基底丨〇中。因此，第三多晶矽層2 4也稱為
第6頁 1229416 五、發明說明（3) 一埋入帶（buried strap) 24。領型介電層2〇之目的是 隔絕埋入帶外擴散區域30與埋入電極板14之間達到有效 =絕，以防止此處（侧壁）的漏電流問題危害DRM胞之保 日寸間（retention time)。
9λ為了進一步了解深渠溝電容器之細部製作，請參閱第 至2Ε Μ，其顯示習知之先填人多晶料電層，然後 2領型介電層製程的剖面示意圖。如第2Α圖所示， I "V體矽基底10已經完成深渠溝電容器12之製作，包含 ΐ ;h : ί層32、一深渠溝DT、1+型擴散區14、-氮化矽/ =化石夕層結構（NO結構）16以及—n+型摻雜之第一 ( =然後’如第2!圖所進行第-多晶石夕層18之回飯曰刻 二厂之後’去除沬渠溝DT上方區域之NO(氮化矽層/氧化石夕 層M6結構。接著，如第2C圖所示，利用cvd方式沉積一氧 化石夕層36，再以非等向性乾钱刻方式去除第 夕 頂部之氧化矽層36。 夕日日y層丄8 後f ’如第2D圖所示，於深渠溝叮内沉積1+型摻雜 :弟：夕晶矽層22，1回蝕刻第二多晶矽層22至一預定深 又。最後，如第2E圖所$，利用濕敍刻方式去除部份氧化 矽層36 ’直至凸出第二多晶矽層22的頂部，則殘留之氧化 矽層3 6係用以作為一領型介電層。 然而，上述習知之深渠溝電容器製程相當 j及在製，，之前需要二道(2 steps)多晶；層填 充及二逼凹钱之步驟，不僅提高生產排程複雜性，亦易受 機台設備之穩定性與否而提高生產風險，進而影響生產良
1229416 五、發明說明（4) 率〇 [發明内容]: 有鑑於此，本發明的目的在於提供一種深渠溝電容器 的改良製程，藉由一種以自飢性原子層化學氣相沉積法 (self-starved atomic layer chemical vapor deposition ’self-starved ALD)形成介電層於部分溝槽 之側壁上，以達到縮減製程步驟的目的。為達成上述目 的’本發明可改以先形成領型介電層後再形成深渠溝多晶 矽填充，以達到原先需填充二道（2 steps)多晶矽步驟， 如今縮減成只需填充一道（1 s t e p)多晶矽步驟即可。另外丨 本發明亦可先形成擴散阻障層後，再形成⑽結構層（或高 介電值介電層）及深渠溝多晶矽填充，同樣可以縮減一道 (1 s t e p)填充多晶石夕的製程步驟。 抑為達成上述目的，本發明係提供一種形成深渠溝電容 器之製!!方法，包括下列步驟··提供一半導體矽基底其包 έ有/朱&溝及墊層結構。進行一摻雜氧化物例如珅玻 璃（ASG)沉積製程於該深渠溝底部及側壁，再進行一光阻 ，佈製程以覆蓋上述沉積在該深渠溝底部及側壁之珅玻璃 :Ϊ I二2 ί阻凹蝕(reCeSS)製程使光阻層停留在該 Ϊ ;二二側劈：位置，再以該殘留之凹蝕光阻層當作罩( 、u 頂部之砷玻璃沉積層蝕刻去除，之後， = : 併被去除。後續，“深渠溝之 溝上方區域之側壁义！緣 接耆，進灯一熱製程使砷離子（As+)擴
0593-10334ciptwf(nl);92046;wayne.ptd
第8頁 1229416 五、發明說明（5) 散至深渠溝下方區域，而形成一 n+型擴散區。之後，再以 蝕刻方式將深渠溝表面之砷玻璃層及覆蓋絕緣層去除。
接下來’以自飢性原子層化學氣相沉積法沉積一領型 =$層，以覆蓋該深渠溝頂部及側壁表面上距離深渠溝頂 部一預^位置，之後進行一領型介電層熱退火，再以原子 層化车氣相沉積法沉積一高介電值介電層於該領型介電層 及全部之深渠溝側壁及底部表面。後續，再填入一導電層 於該深渠溝内，並凹蝕該導電層至一預定深度，再以蝕刻 方式去除部份深渠溝側壁表面之高介電值介電層及領型介 電層’以完成深渠溝電容器之製作。 此外，本發明另提供一種形成深渠溝電容器之製作方 法，同樣可以達到縮減製程步驟的目的，包括下列步驟： 提供一半導體矽基底其包含有一深渠溝及一墊層結構。以 自饥性原子層化學氣相沉積法（self —starved ALCVD)順應 性沉積一擴散阻障層（diffusion barrier layer)以覆苗 於該深渠溝頂部及部份側壁表面上。形成一摻雜坤玻璃 (ASG)層於該擴散阻障層上，並以同一機台原處（in —si 再形成一覆蓋絕緣層（cap Teos)用以覆蓋於該神玻璃上。 進行一熱製程使深渠溝下方區域形成一 η型擴散區。
[實施方式]: 本發明藉由一種以自仇性原子層化學氣相沉積法 (self-starved atomic layer chemical vapor deposition，self-starved ALD)形成介電層於部分溝槽 之側壁上，以縮減製程步驟。因此再接下來的第一實施^
1229416 五、發明說明（6) " " ---- 中’本發明先形成領型介電層後再形成深渠溝多晶石夕，以 達到原先需填充二道（2 steps)多晶矽步驟，如今縮減成 只需填充一道（丨step)多晶矽步驟即可。另外在第二實施 例1係先形成擴散阻障層後，再形成N 0結構層（或高介電 值電層）及深渠溝多晶石夕填充，同樣可以縮減一道（1 s ΐ e P )填充多晶矽的製程步驟。 [第一實施例] 明參閱第3 A至3 F圖’其顯示本發明深渠溝電容哭萝 之剖面示意圖。 -、狂 人首先三如第3A圖所示，提供一半導體矽基底4〇，其包 各有一墊氧化層41(?&(1〇又1(16)、墊氮化層42(?3(1 n^tridej)及一深渠溝DT。藉由化學氣相沉積法（CVD)沉積 一摻雜氧化物例如一砷玻璃（ASG)層43於該深渠溝DT底部 及側壁。之後，以光阻塗佈方式形成一光阻層4 4以覆蓋上 述二積於冰糸溝DT底部及側壁之砷玻璃層，並以乾蝕刻法 光阻層凹蝕（recess)，留下預定厚度的光阻 渠溝DT下半部。 苴」妾者、’如第3B圖所*，再以殘留之凹蝕光阻層當作罩 ;冰渠溝DT側壁及頂部之部份砷玻璃層43以濕蝕刻方式 歹《如BHF-dip)去除’而殘留之凹蝕光阻層也在後續之酸 曰=理中去除之。後續，於深渠溝之暴露表面上以化學氣 j儿積法長成一覆蓋絕緣層45(^叩〇xide)，例如四乙氧 :石夕烧（TEOS) ’用以覆蓋在深渠溝DT上方區域及側壁。接 耆，進行一熱製程，例如一退火（anneal)製程，俾使砷玻
1229416 五、發明說明（7) 璃層43中之珅離子（As+)擴散至深渠溝^下方區域，而 1型擴散區54，以用來作為深渠溝電容器12的埋入電極 led plate)。之後，如第3C圖所示，再以濕蝕刻方 f (例如BHF-diP + DHF)將深渠溝DT表面之砷玻璃層43及覆 盍絕緣層45去除，至此，形成一下電極（b〇tt〇m electrode)54 ° 接下來，如第3D圖所示，以自飢性原子層化學氣相沉 積法（self-starved ALCVD)順應性沉積一例如厚度 150 450埃（最佳值3〇〇埃）之領型介電層a以覆蓋於該深渠 溝DT頂部及部份側壁表面上，該領型介電層46之沉積深度 係控制在距離深渠溝DT頂部一預定位置，例如丨· 5〜3 ·' 5微1 米（最佳值2· 5微米）。自飢性原子層化學氣相沉積法之特 徵為·為控制先驅物質（precurs〇r)之導入時間（通常為 100〜30〇msec)，使先驅物質無法到達深渠溝的全深度。並 藉以隨後通入之淨化氣體（purge gas)，例如一氮氣（\ )以 去除未反應之先驅物質。於一適當之製程環境例如1 〇〜1 5 分鐘，2 5 0〜4 5 0 °C (最佳值1 2分鐘/ 3 5 0 °C )下，利用氣體流量 之多寡及導入時間而控制該領型介電層4 6於深渠溝D T側壁 沉積之深度。在此領型介電層4 6沉積之前，自仇性原子層 化學氣相沉積法對於晶圓表面並無特殊要求，但避免使用< HF-last之濕製程處理晶圓表面，通常使用標準RCA清洗 (SC1(NH40H + H2 02 + H20)+SC2(HCL + H2 02 + H20))製程之濕式表面 處理法於例如20〜40 °C/2 00〜400秒（最佳值35 °C/ 30 0秒）將 基底表面之例如微塵（particles)、有機及金屬等雜質以
0593-103 34c i p t wf(η1);92046;wa yn e.p t d 第11頁 1229416 五、發明說明（8) 酸/谷液π除乾淨。之後，進行一領型介電層4 6熱退火製程 ( 80 0〜1 0 0 0 °C/50〜70秒），其目的為使領型介電層更為緻密 化（densify)及消除其内部應力（stress)。 山 之後，如第3E圖所示，同樣地，再以自飢性原子層化 學氣相沉積法（A LC VD)於一適當之製程環境例如3〜8分鐘 /400〜450 C(表佳值5分鐘/ 420 °C)下沉積一例如厚度3〇〜7〇 埃（最佳值50埃）之高介電值介電層47(high κ dielectric layer)覆蓋於該領型介電層46表面並延伸至深渠溝DT側壁 下緣及底部，例如一氧化鋁（A!2%)以當作電容材料來取代 習知之NO介電層結構。業界一般定義介電常數高於3· 9即 為面介電材料，本發明使用之高介電值介電層47具有高介 電常數例如8〜1 2。由於，在製作此深渠溝電容器之結構 下，如此高介電常數之介電層是無法以一般化學氣相沉積 法（CVD )來達成，而必須應用原子層化學氣相沉積法 貝 (ALCVD)來沉積具有優異之階梯覆蓋性（丨〇〇% step coverage)，良好之覆膜均勻性（film uniformity)，此 外’選用此高介電值介電層之另一目的係考量其具有良好 之熱穩定性（thermal stability)，如此之條件才不至於 使深渠溝電容器材質如習知之電容材質般會因後續之熱製 程（thermal proce ss )而遭到破壞。此夕卜，所選用之高、、八、 電值介電層有十分低之漏電流’符合之漏電流標S準。 應注意的是，雖然本實施例是使用高介電值介電材料作 電容介電層’但此技藝人士應可了解本發明的範圍不限於 此，此處的高介電值介電層亦可為習知的N〇4〇N〇介電層；
1229416
結構所取代。 後縯，如第3F圖所示，以低壓化學氣相沉積法 (LPCVD)於例如530〜620 t (最佳值55〇 t )填入一例如 2 5 0 0〜3 5 0 0埃（最佳值3 〇 〇 〇埃）之導電層，可例如一摻雜多 晶矽層48於該深渠溝DT内，並凹蝕（recess)該多晶矽層48 至一預定深度以形成一上電極（t〇p electr〇de)。最後， 如第3G圖所示，再以濕蝕刻方式例如H3p〇4(熱磷 酸），150〜20 0秒，120〜18(rc(最佳值18〇秒/155。〇去除部份 深渠溝側壁表面之高介電值介電層47及領型介電層46。 之後的製程可更包括埋入帶的製作及形成M〇s以構成 一DRAM。此部份的製程非關本發明之重點，在此不予贅 述° [第二實施例] 一首先三如第4A圖所示，提供一半導體矽基底8〇，其包 含有一塾氧化層81(pad oxide)、墊氮化層82(?8(1 ni tr ide)及一深渠溝DT。 接下來，如第4B圖所示，以自飢性原子層化學氣相沉 積法（self-starved ALCVD)順應性沉積一例如厚度 1 5 0〜4 5 0埃（最佳值3 0 0埃）之擴散阻障層8 3以覆蓋於該深渠 溝DT頂部及部份側壁表面上。在本較佳實施例中該擴散阻j 障層係為氮化矽、氧化矽或是氮氧化矽所組成。 4擴散阻障層8 3之沉積深度係控制在距離深渠溝D τ頂 部一預定位置，例如1· 5〜3· 5微米（最佳值2· 5微米）。自飢 性原子層化學氣相沉積法之特徵為··為控制先驅物質
1229416 五、發明說明（10) (precursor)之導入時間（通常為1〇〇〜3〇〇msec)，使先驅物 質無法到達深渠溝的全深度。並藉以隨後通入之淨化氣體 (purge gas)，例如一氮氣（I)以去除未反應之先驅物質。 於一適當之製程環境例如1 〇〜1 5分鐘，2 5 〇〜4 5 〇 π (最佳值 12分鐘/ 3 5 0 °C )下，利用氣體流量之多寡及導入時間而控 制該擴散阻障層83於深渠溝DT側壁沉積之深度。 在此擴散阻障層83沉積之前，自飢性原子層化學氣相 沉積法對於晶圓表面並無特殊要求，但避免使用H F - 1 a s t 之濕製程處理晶圓表面，通常使用標準RCA清洗 (SC1(NH40H + H2 02 + H20)+SC2(HCL + H2 02 + H20))製程之濕式表面 β 處理法於例如2 0〜4 0 °C / 2 0 0〜4 0 0秒（最佳值3 5 °c / 3 0 0秒）將 基底表面之例如微塵（parti cles)、有機及金屬等雜質以 酸溶液清除乾淨。該擴散阻障層（例如一 ALCVD氮化層）， 除了具有優異之阻障效果，亦可於後續進行氮化層蝕刻 時’可運用|虫刻氣體以選擇性地敍刻氮化層而較少姓刻氧 化層之另一目的，以降低墊氧化層產生下切之風險，避免 造成日後之膜層剝離（peeling)。 接著，以例如低壓爐管（L P - T e 〇 s f u r n a c e )順應性沉 基一摻雜氧化物8 4，例如珅玻璃（A S G )，於擴散阻障層8 3 及渠溝之表面。並以同一機台原處（in-situ)再形成一覆‘ 蓋絕緣層（cap Teos)85，例如四乙氧基矽烷（TE0S)，用以 覆蓋於該砷玻璃（ASG) 84上。之後，進行一熱製程，例如 一熱退火，使石申離子（A s+)擴散至深渠溝下方區域，而形成 一 η型擴散區8 6。然後，請參考第4C圖，再以例如等向性
0593-10334ciptwf(nl);92046;wayne.ptd 第14頁 1229416 五、發明說明（Π) '^- 濕姓刻法之酸溶液將深渠溝表面以及擴散阻障層⑽上之石令 玻璃層84及覆蓋絕緣層8 5去除，此酸蝕刻步驟亦可與後續 將形成NO(ni tr i de/oxide)結構層之電容器前之前置清洗 (pre c lean)步驟合併，以節省一道製程。 後續，如第4 D圖所示，以於深渠溝D T下方區域之内側 壁與底部及擴散阻障層8 3上形成一例如氮化石夕層及氧化石夕 層所組成之高介電值介電層，用來作為深渠溝電容器82的 節點介電層87a (node dielectric)。後續，於深渠溝DT 内以例如低壓化學氣相沉積法（L PC V D)以例如5 3 0〜6 2 0 X： (最佳值5 50 °C )填入一例如2 500〜350 0埃（最佳值30 0 0埃）之· η型摻雜之導電層88，例如一多晶石夕層。並凹餘（recess) 多晶矽層88至一預定深度，則可用來作為深渠溝電容器82 的儲存節點（storage node)。對於高介電值介電層87a， 業界一般定義其介電常數約為3 · 9。最後，如第4F圖所 示，以濕蝕刻方式，例如H3 P04 (熱磷酸），1 5 0〜2 0 0秒， 120〜180 °C(最佳值180秒/155 °C )，去除部份深渠溝側壁表 面之高介電值介電層87a。 此外，本發明上述之第一實施例及第二實施例亦可以 結合，亦即使用本發明第二實施例的方法形成第一實施例 第3 D圖之n+型擴散區5 4。另外第二實施之擴散阻障層8 3亦4 可以做為第一實施例之領型介電層4 6。之後，再依第一實 施例之依序形成高介電值介電層47、多晶矽層4 8及凹姓 (recess)步驟以形成一深渠溝電容器。 易吕之’請先參照第4A〜4C圖。提供一半導體基底
1229416
五、發明說明（12)
8 0，其包含一渠溝DT，並順應性沉積一擴散阻障層83於泪 溝之部分側壁表面。其後，形成一摻雜絕緣層84於渠溝1 側壁及擴散阻障層84上。形成一覆蓋絕緣層85於該摻雜浐 緣層84上，且施以一熱退火於該基底以形成一〇型擴散區巴 86，作為一電容器下電極。其後，移除覆蓋於渠溝内^ 蓋絕緣層8 5及摻雜絕緣層8 4。 復 ^ ^成11型擴散區後86，接著參照第3D〜3G圖，順應性沉 積一高介電值電容介電層47於領形介電層46表面（領形介^ 電層46等同於擴散阻障層83)。延伸至深渠溝DT側壁^ ^ 及底部以形成一深渠溝電容器之介電材料。填入一導\ 48於深渠溝内，並凹蝕導電層48至一預定深度以作為一: 電極。最後，以導電層48為罩幕，去除部份深渠溝側壁上 之高介電值介電層47及領形介電層46。 [本發明之特徵及優點]: 本發明之特徵在於渠溝之上部區域形成一種新型之介 電層（ALD oxide)，其可以做為形成η+型擴散區之擴散阻障 層，或是領型介電層，以定義出深溝槽底部之高介電值介 電層（ALD Α丨2〇3)來提升電容器之電容量。本發明比習知技 藝以先形成深渠溝多晶矽填充後再形成領型介電層，且柊 配NO介電層結構來形成電容器節省了許多道製程&驟。。省 對於形成一石夕層-絕緣層-石夕層（s I § silicon-insulator_silicon)之深渠溝電容器結構的介電 層及電極而言，本發明之優點在於提供製程步驟之縮減化 以達成更精簡之生產成[有別於習知之先形成深渠溝多
0593-10334c i p twf(η1);92046;wayne.ptd
1229416 五、發明說明（13) 晶矽填充；後形成領型介電層，本發明係改以先形成領型 介電層後，再形成深渠溝多晶矽填充，以達到原先需填充 二道多晶矽步驟，如今縮減成只需填充一道多晶矽步驟即 可，更因此縮減數道相關製程步驟。 此外，本發明第二實施例之方法除了可減少一道多晶 矽步驟，亦可將砷玻璃層及形成NO結構層（或高介電值介 電層）之電容器前之前置清洗步驟合併。因此依本發明第 二實施例之方法，可節省光阻塗佈、光阻凹蝕、砷玻璃層 上部去除、光阻去除及覆蓋絕緣層去除等五道製程。本發 明應用原子層化學氣相沉積法（ALCVD)來沉積之優點為具 4 有優異之階梯覆蓋性，良好之覆膜均勻性的高介電值介電 層以強化深渠溝電容器之性能。 \ 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
0593-10334ciptwf(nl);92046;wayne.ptd 第 17 頁 1229416 圖式簡單說明 第1 A圖顯示習知DRAM胞之深渠溝排列的平面圖。 第1 B圖顯示習知DRAM胞之深渠溝電容器的剖面示意 圖。 第2 A至2 E圖顯示習知之深渠溝電容器製程的剖面示意 圖。 第3A至3G圖顯示本發明第一實施例之形成深渠溝電容 器製程之剖面示意圖。 第4 A至4 F圖顯示本發明第二實施例之形成深渠溝電容 器製程之剖面示意圖。 [符號說明]: 習知技術： 字元線〜Wk、WL2 ; 位元線〜B L ; 深渠溝〜DT ; 位元接觸插塞〜CB ; 半導體矽基底〜1 0 ; 深渠溝電容器〜1 2 ; n+型擴散區〜1 4 ; NO層結構〜1 6 ; 第一多晶石夕層〜18 ; 領型介電層〜20 ; 第二多晶矽層〜2 2 ; 第三多晶石夕層〜24 ;
0593-10334ciptwf(nl);92046;wayne.ptd 第18頁 1229416 圖式簡單說明 淺溝隔離結構〜26 ; 源/汲極擴散區域〜28 ; 埋入帶外擴散區域〜30 ; 重疊邊緣區域〜L ; 塾層〜3 2 ; 氧化石夕層〜3 6。 本發明技術： 深渠溝〜DT ; || 半導體矽基底〜40、80 ; 深渠溝電容器〜12、8 2 ; n+型擴散區〜5 4、8 6 ; 墊氧化層〜41、81 ; 塾氮化層〜42、82 ; 砷玻璃層〜4 3 ; 光阻層〜4 4 ; 覆蓋絕緣層〜4 5、8 5 ; 領型介電層〜46 ; 高介電值介電層〜47、87a ; Φ 多晶矽層〜4 8 ; 擴散阻障層〜8 3 ; 摻雜氧化物〜8 4 ; η型摻雜之導電層〜88。
0593-10334ciptwf(nl);92046;wayne.ptd 第19頁

Claims (1)

1229416 六、申請專利範圍 1. 一種形成深渠溝電容器之方法，包括下列步驟： 提供一半導體矽基底，其包含其上有一墊氧化層及一 墊氮化層之深渠溝，其中該深渠溝内的半導體矽基底形成 有一埋入電極板； 順應性沉積一領型介電層於該墊氮化層上表面、墊氧 化層及墊氮化層側壁、深渠溝頂部及側壁表面上，以作為 與矽基底之隔離； 順應性沉積一高介電值電容介電層於該領型介電層 表面，並延伸至該深渠溝側壁下部及底部以形成一深渠溝 電容器之介電材料； 4 填入一導電層於該深渠溝内，並凹蝕該導電層至一預 定深度以作為一上電極；以及 以該導電層為罩幕，去除部份該深渠溝側壁上之高介 電值介電層及領型介電層。 2. 如申請專利範圍第1項所述之形成深渠溝電容器之 方法，其中該領型介電層係以自飢性原子層化學氣相沉積 法（self-starved ALCVD)形成。 3 ·如申請專利範圍第2項所述之形成深渠溝電容器之 方法，其中該領型介電層為氧化層（S i 02)。 4. 如申請專利範圍第1項所述之形成深渠溝電容器之· 方法，其中以自飢性原子層化學氣相沉積法形成之領型介 電層之前更包括施行一表面處理製程。 5. 如申請專利範圍第4項所述之形成深渠溝電容器之 方法，其中該表面處理製程為標準RCA清洗製程。
0593-10334ciptwf(nl);92046;wayne.ptd 第 20 頁 1229416 六、申請專利範圍 6. 如申請專利範圍第1項所述之形成深渠溝電容器之 方法，其中該領型介電層之沉積深度係控制在距離深渠溝 頂部大體為1 . 5〜3. 5微米之位置。 7. 如申請專利範圍第1項所述之形成深渠溝電容器之 方法，其中該高介電值介電層係以原子層化學氣相沉積法 (ALCVD)形成。 8. 如申請專利範圍第7項所述之形成深渠溝電容器之 方法，其中該高介電值介電層為一氧化铭（Al20；3)層。 9. 如申請專利範圍第7項所述之形成深渠溝電容器之 方法，其中該高介電值介電層厚度大體為30〜70A。 g I 0 .如申請專利範圍第1項所述之形成深渠溝電容器之 方法，其中去除部份該深渠溝側壁表面之高介電值介電層 及領型介電層係以濕蝕刻方式施行。 II . 一種形成深渠溝電容器之方法，包括下列步驟： 提供一基底，其包含有一渠溝，且該渠溝内的基底形 成有一埋入電極板； 形成一領型介電層於該渠溝頂部側壁； 形成一電容介電層於該領型介電層，並延伸至該渠溝 下部側壁及底部； 填入一導電層於該渠溝内，且凹餘該導電層至一預定_ 深度作為上電極板；以及 以該導電層為罩幕，去除部份該渠溝側壁之電容介電 層及領型介電層。 1 2.如申請專利範圍第1 1項所述之形成深渠溝電容器
0593-10334ciptwf(nl);92046;wayne.ptd 第 21 頁 1229416 六、申請專利範圍 之方法，其中該領型介電層係以自飢性原子層化學氣相沉 積法（self-starved ALCVD)形成。 1 3 ·如申請專利範圍第丨2項所述之形成深渠溝電容器 之方法，其中該領型介電層為氧化層（S1 Ο?)。 1 4 ·如申請專利範圍第丨丨項所述之形成深渠溝電容器 之方法，其中以自飢性原子層化學氣相沉積法形成 介電層之前更包括施行一表面處理製程。 之7貝型 1 5 ·如申請專利範圍第丨4項所述之形成深渠溝電容器 之方法，其中該表面處理製程為標準R C A清洗製程。 1 1 2 3 4 5 6 ·如申請專利範圍第1 1項所述之形成深渠溝電容器 之方法，其中該領型介電層之沉積深度係控制在距離深弟 溝頂部大體為1. 5〜3 · 5微米之位置。 木 木馮電容器 1 7 ·如申請專利範圍第丨丨項所述之形成…本》 之方法，其中該電容介電層為一高介電值介電層。
0593-10334c i ptwf(η1);92046;wayne.p td 第22頁 1 8 ·如申請專利範圍第1 7項所述之形成深渠溝電容器 之方法，其中該高介電值介電層係以原子層化學 法（ALCVD)形成。 W 1 9 ·如申請專利範圍第1 7項所述之形成深渠溝電容哭 之方法，其中該高介電值介電層厚度大體為為3Q〜7〇入。 2 0 ·如申請專利範圍第1 7項所述之形成深渠溝電容器 3 之方法，其中該高介電值介電層為一氧化|g(Al2〇3)層。 4 2 1 ·如申請專利範圍第1 1項所述之形成深渠溝電容器 5 之方法’其中去除部份該深渠溝側壁表面之高介電值介電 6 層及領型介電層係以濕餘刻方式施行。 1229416 六、申請專利範圍 2 2 · —種形成深渠溝電容器之方法，包括下列步驟·· 提供一基底，其包含一渠溝； 順應性沉積一擴散阻障層於雍溝之部分側壁表面； 形成一摻雜絕緣層於該暴露之渠溝側壁及擴散阻障層 上； θ 形成一覆蓋絕緣層於該摻雜絕緣層上；以及 施以一熱退火於該摻雜絕緣層以形成一擴散區，作為 一電容器下電極。 2 3 ·如申請專利範圍第2 2項所述之形成深渠溝電容器 之方法，其中該擴散阻障層係以自飢性原子層化學氣相1冗 積法（self-starved ALCVD)形成。 24·如申請專利範圍第22項所述之形成深渠溝電容器 之方法’其中該擴散阻障層之深度係控制在距離深渠 部大體為1 · 5〜3 · 5微米之位置。 木/ 、 25.如申請專利範圍第22項所述之形成深渠溝電容哭 之方法’更包括去除覆蓋於渠溝内之覆蓋絕緣層、彳參邑 緣層及上半部之擴散阻障層、形成一向介電值電容介電 覆蓋該渠溝、及填入一導電層於該渠溝内 “ € 26·如申請專利範圍第25項所述之形成深渠溝電容器 之方法，更包括凹蝕該導電層至〆預定深度以作/為一# ^ 極’及以該導電層為罩幕，去除部份該渠溝側辟^ ^ ^ 電值電容介電層。 & 之南介 27·如申請專利範圍第22項所述之形成深渠 之方法，其中該擴散阻障層為氧化矽、M 电奋為 礼化秒或是氮氧化
0593-10334c i p twf(η1);92046;wayne.p td 第23頁
1229416 六、申請專利範圍 石夕所組成。 2 8. —種形成深渠溝電容器之方法，包括下列步驟： 提供一基底，其包含一渠溝； 順應性沉積一擴散阻障層於該渠溝之部分側壁表面； 形成一摻雜絕緣層於該渠溝側壁及擴散阻障層上； 形成一覆蓋絕緣層於該摻雜絕緣層上； 施以一熱退火於該摻雜絕緣層以形成一擴散區，作為 一電容器下電極； 移除覆蓋於渠溝内之覆蓋絕緣層及摻雜絕緣層； 順應性沉積一高介電值電容介電層於該擴散阻障層 $ 表面，並延伸至該深渠溝側壁下部及底部以形成一深渠溝 電容器之介電材料； 填入一導電層於該深渠溝内，並凹钱該導電層至一預 定深度以作為一上電極；以及 以該導電層為罩幕，去除部份該深渠溝側壁上之高介 電值介電層及擴散阻障層。 2 9 .如申請專利範圍第2 8項所述之形成深渠溝電容器 之方法，其中該該擴散阻障層係以自飢性原子層化學氣相 沉積法（self-starved ALCVD)形成。
0593 - 10334ciptwf(η 1);92046;wayne.ptd 第24頁
TW093112385A 2003-10-14 2004-05-03 Method of forming deep trench capacitor TWI229416B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093112385A TWI229416B (en) 2003-10-14 2004-05-03 Method of forming deep trench capacitor
US10/962,473 US7094659B2 (en) 2003-10-14 2004-10-13 Method of forming deep trench capacitors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW92128380 2003-10-14
TW093112385A TWI229416B (en) 2003-10-14 2004-05-03 Method of forming deep trench capacitor

Publications (2)

Publication Number Publication Date
TWI229416B true TWI229416B (en) 2005-03-11
TW200514207A TW200514207A (en) 2005-04-16

Family

ID=34425479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093112385A TWI229416B (en) 2003-10-14 2004-05-03 Method of forming deep trench capacitor

Country Status (2)

Country Link
US (1) US7094659B2 (zh)
TW (1) TWI229416B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004022602A1 (de) * 2004-05-07 2005-12-15 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle
JP2006303010A (ja) * 2005-04-18 2006-11-02 Toshiba Corp 半導体装置およびその製造方法
US7402860B2 (en) * 2005-07-11 2008-07-22 Infineon Technologies Ag Method for fabricating a capacitor
US7294543B2 (en) 2006-03-22 2007-11-13 International Business Machines Corporation DRAM (Dynamic Random Access Memory) cells
TWI402946B (zh) * 2009-11-19 2013-07-21 Taiwan Memory Company 埋藏式位元線與單側位元線接觸窗及其製作方法
US8354675B2 (en) 2010-05-07 2013-01-15 International Business Machines Corporation Enhanced capacitance deep trench capacitor for EDRAM
US8652925B2 (en) 2010-07-19 2014-02-18 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof
US8569816B2 (en) * 2011-04-21 2013-10-29 Freescale Semiconductor, Inc. Isolated capacitors within shallow trench isolation
US8846470B2 (en) 2011-06-06 2014-09-30 International Business Machines Corporation Metal trench capacitor and improved isolation and methods of manufacture
US8552525B2 (en) 2011-07-01 2013-10-08 Micron Technology, Inc. Semiconductor structures and devices and methods of forming the same
CN105493238A (zh) * 2013-09-25 2016-04-13 英特尔公司 形成埋入式垂直电容器的方法和由此形成的结构
CN107706181A (zh) * 2017-10-27 2018-02-16 睿力集成电路有限公司 高深宽比结构、电容器结构、半导体存储器件及制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008830B1 (ko) * 1988-08-18 1991-10-21 현대전자산업 주식회사 산화물벽과 질화물벽을 이용한 트렌치 측면벽 도핑방법 및 그 반도체 소자
DE19939589B4 (de) * 1999-08-20 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung eines Grabens mit vergrabener Platte
JP3457236B2 (ja) * 1999-11-05 2003-10-14 茂徳科技股▲ふん▼有限公司 深いトレンチキャパシター蓄積電極の製造方法
TW439267B (en) * 1999-11-29 2001-06-07 Winbond Electronics Corp Fabricating method of bottom electrode for buried type capacitor
KR100371932B1 (ko) * 2000-12-22 2003-02-11 주승기 알루미늄막 또는 산화알루미늄막의 형성방법
DE10142580B4 (de) * 2001-08-31 2006-07-13 Infineon Technologies Ag Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE10219123B4 (de) * 2002-04-29 2004-06-03 Infineon Technologies Ag Verfahren zur Strukturierung keramischer Schichten auf Halbleitersubstanzen mit unebener Topographie

Also Published As

Publication number Publication date
TW200514207A (en) 2005-04-16
US20050079680A1 (en) 2005-04-14
US7094659B2 (en) 2006-08-22

Similar Documents

Publication Publication Date Title
KR100532509B1 (ko) ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
CN100447985C (zh) 用于制造半导体器件的方法
US6326261B1 (en) Method of fabricating a deep trench capacitor
US6509599B1 (en) Trench capacitor with insulation collar and method for producing the trench capacitor
US7332392B2 (en) Trench-capacitor DRAM device and manufacture method thereof
US6974743B2 (en) Method of making encapsulated spacers in vertical pass gate DRAM and damascene logic gates
JPH11330403A (ja) トレンチキャパシタの製造方法
US20060127680A1 (en) Multi-layer hard mask structure for etching deep trench in substrate
JP2000036578A (ja) 絶縁用カラ―を持つトレンチコンデンサ及びその製造方法
US6555430B1 (en) Process flow for capacitance enhancement in a DRAM trench
US6828191B1 (en) Trench capacitor with an insulation collar and method for producing a trench capacitor
TWI229416B (en) Method of forming deep trench capacitor
US5451809A (en) Smooth surface doped silicon film formation
JP5121102B2 (ja) 半導体装置の製造方法
US6750097B2 (en) Method of fabricating a patterened SOI embedded DRAM/eDRAM having a vertical device cell and device formed thereby
US7834415B2 (en) Semiconductor device with trench isolation structure and method of manufacturing the same
JP2002026148A (ja) ディープ・トレンチ・カラーを含む半導体構造の形成方法
US5998255A (en) Method of fabricating DRAM capacitor
JP3906198B2 (ja) 半導体記憶装置及びその製造方法
US7078291B2 (en) Method for fabricating a deep trench capacitor
TW522507B (en) Manufacturing method of semiconductor having trenched capacitor
US6759291B2 (en) Self-aligned near surface strap for high density trench DRAMS
US6204147B1 (en) Method of manufacturing shallow trench isolation
JP2000357779A (ja) 半導体装置及びその製造方法
JPH11204758A (ja) 半導体基板に埋蔵した水平型トレンチコンデンサの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees