TWI229262B - Optimized bus terminal to take over bus transaction - Google Patents

Description

1229262 五、發明說明（1) 本發明是有關於申請專利範圍第1項前言部份之用於 接管匯流排資料交換所用之最佳化匯流排終端。 在一處理器系統中進行各種各樣的匯流排資料交換。此 匯流排資料交換可劃分成以嚴格的邏輯順序來作業之資料 交換’且可劃分成非以嚴格的邏輯順序來作業之資料交換 〇 爲了接管匯流排資料交換而設置匯流排終端，其具有一 根據先進先出（FIFO)原則而作業的中間記億體。匯流排資 料交換是與“其是否以嚴格—或不以嚴格的邏輯次序來作 業”無關，而是在其到達的次序中暫時存在一種根據先進 先出（FIFO)原理而作業的中間記憶體中，且在隨後以相對 應之順序讀出且進行處理。 在匯流排資料交換中經常必須等待其他匯流排資料交換 的結果，以便例如可以實際的參數來繼續作業。由於匯流 排資料交換是依到達的次序而作業，則匯流排資料交換（ 其與此種資料交換無關）須等待一直到先前發生的資料交 換結束爲止。結果是造成處理器系統整體的延遲且因此造 成功率損耗。 本發明的目的是提供一種最佳化的匯流排終端，藉此使 處理器系統之作業速度加快，並且因此提高其效率。 此目的是由本文開頭所提到的匯流排終端作爲開始，由 具有申請專利範圍第丨項之特徵部份之最佳化匯流排終 端而達成。 1229262 五、發明說明（2) 此種匯流排終端將所發生的匯流排資料交換分類與定型 且具有各自平行配置之功能線。依據資料交換之種類與型 式，各資料交換以此種方式暫時存在不同的功能線中，使 其一方面可以根據其種類或型式來處理，另一方面則可彼 此分離，以便在作業次序中可以選擇一已調整的次序。這 樣可使若干功能線具有平行結構，利用本發明之匯流排終 端因此可進行資料交換，使等候時間（其一直至先前所發 生的資料交換結束爲止）在許多情形下可以被排除。其結 果是處理器系統的作業方式可加速及效率可提高。 本發明有利的配置描述在申請專利範圍各附屬項中。 此後在運作時等待處理（pending)的資料交換不但被分 離（不論其是否根據嚴謹的邏輯次序而運作），而且未依 據嚴謹之邏輯次序而運作的交換資料亦被分隔（不論其是 否爲讀或寫形式的資料交換），讀取式資料交換對於整個 系統之效率尤其具有決定性，其在作業中因此被給予特別 之優先權。 如上所述，本發明的匯流排終端排除了障壁效應，其發 生在作業時待處理的資料交換中。若未發生障壁效應，則 整個功能線保持準（qua s i )空載狀態，這是因爲所到達的 交換資料可以立刻被處理。爲了更節省時間（其是必要的 ，以便將資料交換經由所謂空載（i d 1 e )功能線而輸送）， 則在本發明有利的配置中須形成短路徑，其繞過所謂空載 功能線。 1229262 五、發明說明（3) 本發明的一實施例以下將根據圖示作進一步說明。圖式 簡單說明： 第1圖本發明之一種最佳化之匯流排終端。 此圖式顯示一處理器匯流排PB，其是圖中未進一步說 明之屬於上層的處理器系統之一部份。 連接於此處理器匯流排PB上的是一已爲人所知的以先 進先出（F I F0 )原理而運作的第一中間記憶體S 1，其以到達 的次序來儲存所到達的匯流排資料交換。 緊接著第一記憶體S1而設有三個串聯的功能區段I， I I與I 11。其中第一功能區段I之任務是以解碼器DK儘 可能快地讀出第一記憶體S 1中所暫存的資料交換，且進 行分類與定型。根據分類結果而將資料交換劃分成以嚴格 的邏輯次序來運作之資料交換。此外，資料交換亦劃分成 以非嚴格邏輯次序來運作之資料交換。在各以非嚴格邏輯 次序來運作之資料交換所形成之組中進行更深入的型式分 類，這是依據資料交換時其是否關於讀取型式或寫入型式 的資料交換來進行。 在分類與定型時，須計算匯流排資料交換之指令及其參 數，使由於指令本身（讀出或寫入）及其參數（例如，記憶 體之位址）而可進行一種明確之分類或決定該匯流排資料 交換之型式。 例如，直接依順序而來之指令（其存取一種相一致之位 址）被分類成以嚴格之邏輯次序來運作之資料交換。 第二功能區段I I依據三個其他記憶體S2，S3，S4 中之一的分類與定型而接收由解碼器DK所分類與定 型的資料交換過程，記憶體S2, S3, S4配置於各自所屬 的特定之功能線中。 記憶體S2中接收各根據"以嚴格邏輯次序來運作"之類 別而予以分類之資料交換，其與所接收的資料交換是否對 1229262 五、發明說明（4) 應於"寫入"型式或”讀取•，型式無關。因爲各資料交換過程 是根據一嚴格的邏輯次序而運作，則在此型式中未使用更 深入的劃分。 對應於”寫入"型式的資料交換具有所配置的第一寫入記 憶體SS 1，其中可容納各待寫入之資訊。若一與處理器匯 流排PB相連接的個別處理器起動一 ”寫入”型式之”以嚴格 的邏輯次序來運作"的資料交換，則其將此相對應之資料 交換過程以及待寫入之資訊轉到第一功能區段I 。對於 個別的處理器而言此資料交換過程因此結束，它本身可以 從事於其他的任務。第一功能區段I之目的是將資料交 換過程寫入第二記憶體S2中以及使待寫入之資訊寫入第 二功能區段I I之第一寫入記憶體SS 1中。第二記憶體2 是根據’’先進先出’’的原則而形成，以便可遵守資料交換過 程之嚴格之邏輯運作次序。 在本實施例中，在第二功能區段Π之記憶體S 3中儲存 著”讀取’’形式之”以非嚴格之邏輯次序來運作"之資料交換 過程。因爲此運作的次序是自由的，則記億體S3可根 據一平行的結構而構成，由S 3可自由選擇地取出內容 。同樣情況適用於第二功能區段Π之記憶體S4，這只需參 考”以非嚴格之邏輯次序來運作"的資料交換分類中 之M寫入"型式即可。因爲記憶體S4主管"寫入”形式之 資料交換過程，則須對應於第一寫入記憶體SS 1使第二寫 入記憶體SS2配屬於記憶體S4。 1229262 五、發明說明（5) 此等記憶體S3與S4特別可使"讀取"形式之”以非嚴格 之邏輯次序來運作”之資料交換可以立刻被處理且使"寫入 ”形式之”以非嚴格之邏輯次序來運作”之資料交換過程可 以儘快的處理。 第二功能區段I I之各自功能線所配置的各元件在第三 功能區段III中一種與第二功能區段II的功能線共用之 運作單元AE上延伸。此運作單元AE利用由第二功能區段 I I之功能線所獲得的資料交換來進行一系列的進一步之處 理。其中此資料交換之來源的意義是由功能線來考慮。因 此，”以非嚴格之邏輯次序來運作"之此種資料交換較”以 嚴格之邏輯次序來運作"之此種資料交換還優先。以此方 式在有利的次序中所存在之資料交換然後繼續傳送至系統 匯流排SB，其是圖中未詳細說明之屬於上層之處理器系統 之一部份。 短路途徑KW1或KW2使得資料交換過程跳過各個功能區 段。例如若功能區段I與I I之相繼的元件是空載的，則 資料交換過程可經由短路途徑KW 1直接由處理器匯流排PB 而到達功能區段I I I之運作單元AE。若功能區段I I中根 據先進先出（FIFO)原則而作業的記憶體S2是空載的，則 到達的資料交換過程可以立刻經由記憶體而通過且轉向至 功能區段I I I的作業單元AE。在此兩種情形中，節省了相 關之資料交換過程傳送所需的時間。 1229262 五、發明說明（6) 符號之說明 AE.......運作單元 DK.......解碼器 KW1......短路途徑 KW2......短路途徑 PB.......處理器匯流排 S 1.......第一記憶體 52 .......第二記憶體 53 .......第三記憶體 54 .......第四記憶體 551 ......第一寫入記憶體 552 ......第二寫入記憶體 SB.......系統匯流排

Claims (1)

1. 、申請專利範圍 第89 1 03 1 3 1號「接管匯流排資料交換所用之最佳化匯流 排終端」專利案 （9 3年8月修正） 六申請專利範圍 1. 一種接管匯流排資料交換所用之最佳化匯流排終端， 其具有一個根據先進先出（FIFO)原理而作業的第一記 憶體S 1，由一存在於上層中之處理器系統而來之由最 佳化匯流排終端所處理之資料交換過程依到達的資料 交換過程之次序而暫時儲存，其特徵爲：接著第一記 憶體（S 1 )而設有第一功能區段（I )，藉此使第一記憶 體（S 1 )中暫時儲存的匯流排資料交換以儘可能快的方 式讀出，分類與定型，在分類與定型時，須計算匯流 排資料交換之指令及其參數，使由於指令本身（讀出 或寫入）及其參數（例如，記憶體之位址）而可進行一 種明確之分類或決定該匯流排資料交換之型式，直接 依順序而來之指令（其存取一種相一致之位址）被分類 成以嚴格之邏輯次序來運作之資料交換；接著第一功 能區段而設有第二功能區段（I I )，其具有多條平行配 置的功能線，其中至少一條屬於資料交換之類別，經 由第一功能區段（I ) 一方面將各資料交換組合成一資 料交換分類，此分類是以嚴格的邏輯次序來處理，且 另一方面將各資料交換組合成一種資料交換分類，此 分類是以非嚴格的邏輯次序來處理，此匯流排資料交 換經由第一功能區段（I )依據其資料交換之分類與定 1229262 六、申請專利範圍 型的結果而配屬於第二功能區段（I I )之功能線之一， 此功能線（其配屬於以嚴格之邏輯次序來運作之資料 交換）具有根據先進先出（FIFO)原理而作業的記憶體 結構，其餘的功能線具有一適用於自由取存之記憶體 結構，且接著此第二功能區段（I I )而設有一第三功能 區段（I I I )，其具有一與第二功能區段（I I )之功能線 共有的運作單元（AE )，藉此以串列之次序引入第二功 能區段（I I )之各個功能線中所包含之資料交換以繼續 傳送至存在於上層中之處理器系統，其特點是在給定 之情況下依據上層中之處理器系統之需求，使以非嚴 格之邏輯次序來運作的資料交換優先於以嚴格之邏輯 次序來運作的資料交換。 2. 如申請專利範圍第1項之最佳化匯流排終端，其中 對於以非嚴格之邏輯次序來運作的資料交換在第二功 能區段（I I )中根據交換資料之二種型式而在讀取-與 寫入資料交換中各設有一獨立的功能線。 3. 如申請專利範圍第1或2項之最佳化匯流排終端， 其中對於匯流排資料交換而言從匯流排終端開始至第 三功能區段（I I I )之運作單元（AE )爲止，設有一依據 空載狀態而在最初兩個功能區段（I，I I )中作業的短 路途徑（KW1 )。 4. 如申請專利範圍第1或2項之最佳化匯流排終端，其 中對於以嚴格之邏輯次序來運作的資料交換而言從第 1229262 六、申請專利範圍 二功能區段（I I )中的輸入點開始至第二功能區段（1 1 1 ) 之運作單元（AE)爲止設有一依據屬於此分類之功能線 之空載狀態來作業之短路途徑（KW2 )。 5.如申請專利範圍第3項之最佳化匯流排終端’其中對 於以嚴格之邏輯次序來運作的資料交換而言從第二功 能區段（I I )中的輸入點開始至第三功能區段（Π I )之 運作單元（AE)爲止設有一依據屬於此分類之功能線之 空載狀態來作業之短路途徑（KW2 )。