TWI228225B - Transistor array and method of layout - Google Patents

Description

1228225 五、發明說明（1) 【發明所屬之技術領域】 本，月疋有關於_種電晶體陣 arrays )，且牿 =电日日筱I早列（tranSlstor 的電晶體陣列。《關於一種運用於單-晶片上誤差值 【先前技術] type ί L :晶類體:二之佈局方法，採用快閃式⑴ash 8位元數位 ^ )轉換電路之電晶體陣列，以接收 的類比訊號。 將數位訊號轉換成具有㈣個不同位準 數位一種數位-類比轉換電路的示意圖。此 -f )電晶體陣列20-1、一LSB (最少有效位 ^曰體P車列2〇-2、多個MSB開關3〇-1以及多個LSB開關 在第1圖中，MSB電晶體陣列20-1包括電晶體M1〜 M15，而LSB電晶體陣列20-2包括電晶體L1〜L15。每一個 MSB電晶體陣列20-1的電晶體M丨〜M15的尺寸係為每一個 LSB電晶體陣列20-2的電晶體L1〜L15的尺寸的16倍。亦 即，1 6個LSB尺寸的電晶體組成一個MSB電晶體。每一個電 晶體Ml〜M15與L1〜L15包括一NMOS電晶體其汲極耦接於一 電壓端V C C ’而N Μ 0 S電晶體之閘極則麵接於一偏壓端。μ s B 開關3 0 - 1包括開關M S1〜M S1 5其分別連接於電晶體μ 1〜Μ1 5 與一輸出訊號端Aout之間，而LSB開關30-2則包括開關LSI 〜LS15其分別連接於電晶體L1〜L15與一輸出訊號端Aout

12450pif.ptd 第8頁 1228225

之間。 有關第1圖之& 轉換電路的元件操作原理，詳述如 下。 4 1 ^型轉換器1 0一1可將一8位元數位訊號B8〜B1中的 上段4位兀B8〜B5轉換成一15位元數位訊號M〇1〜M〇15。當 上&4位T〇Bj〜B5是〇〇〇〇時，數位訊號乂〇1〜心15將轉換成 〇〇 〇接著’當上段4位元B8〜B5是0001時，數位訊號 M01〜M015將轉換成〇〇···；[。再者，當數位訊號⑽〜⑽是 0011時’數位訊號MO 1〜m〇15蔣轉換成〇〇…(jin。亦即， 每當數位訊號B8〜B15增加1，數位訊號乂〇1〜M〇15中位元 為1π也隨之增加1。此外，4 —丨5型轉換器丨〇 _ 2可將一 8位 元數位訊號B8〜B1中的下段4位元B4〜B1轉換成一15位元 數位訊號L01〜L01 5。電晶體Ml〜Μ 1 5可允許一定量的電流 通過’而電晶體L1〜L1 5也允許一定量的電流通過。然 而，由於每一電晶體Ml〜Μ15的尺寸係為每一電晶體L1〜 L15的尺寸的16倍，因此通過每一電晶體Ml〜Μ15的電流量 也是通過每一電晶體L1〜L1 5的電流量的1 6倍。另外，當 每一數位訊號Μ01〜Μ01 5分別具有高位準以允許電流通過 輸出訊號端Aout時，每一個MSB開關MSI〜MS15開啟，而當 每一數位訊號L01〜L015分別具有高位準以允許電流通過 輸出訊號端Aout時，每一LSB開關LSI〜LS15也開啟。流通 於MSB開關30-1的電流與流通於LSB開關30-2的電流相結合 並流向輸出訊號端Aout，且輸出於輸出訊號端Aout的電流 具有256位準（level )，同時，電流位準之間的差異

12450pif.ptd 第9頁 1228225 五、發明說明（3) (dif ference )要符合一致。 然而’在習知MSB與LSB電晶體陣列的佈局方法中，類 比訊號由輸出訊號端A〇ut輸出時卻無法符合一致的位準差 異0 第2圖缘示第1圖之快閃式D/A轉換電路的MSB與lsb電 曰曰體陣列的佈局方法的一範例示意圖。在第2圖中，電晶 體陣列具有1 6列與1 6行。 在第2圖中，ΤΙ, 1〜Τη，η代表一陣列區塊，其中靠近τ 之數子代表行，而下一個數字代表列。例如，τ丨，丨代表位 於第1行、第1列的陣列區塊。 下文描述有關第2圖之電晶體陣列的佈局方法。 MSB電晶體Ml排列於這些區塊τι，1、T2, 1、…、T16, 1 上，其尺寸均與LSB電晶體相同。MSB電晶體M2排列於這些 區塊T2,2.....Τ16, 2與Τ1，2上，其尺寸均與LSB電晶體相 同。MSB電晶體M15排列於這些區塊T2, 15.....T16, 15與

Tl,15上 其尺寸均與LSB電晶體相同。由每一個msb電晶 體Ml〜M15所組成之16個電晶體排列於同一列，形成一直 線’而LSB電晶體L1〜L1 5分別排列於這些區塊 T2，16.....Τ15, 16與Τ1，16上，因此LSB電晶體L1〜L15也 排成第1 6列，形成一直線。 在第2圖之佈局方法中，由於電晶體陣列之電晶體中 排列位置差異而具有不同的溫度分佈與製程變數，因而產 生操作特性（operational characteristics)不相同的 問題。也就是說，電晶體陣列之電晶體中會隨著溫度分佈

12450pif.ptd 第10頁 1228225 五、發明說明（4) 與製程I數而產生誤差值（err〇r value)，以致於由電 晶體陣列輸出之訊號無法形成一致的位準差異。 第3圖綠示第i圖之快閃式D/A轉換電路的MSB與LSB電 晶體陣列的佈局方法的另一示意圖。在第3圖中，單一電 晶體排列於每一個陣列區塊τ丨1〜τ丨6丨5上。 下文描述有關第3圖之電晶體陣列的佈局方法。 LSB電晶體li〜L1 5分別排列於這些區塊τι，8、 Τ2,8、…、Τ15,8與Τ16,8上，亦即LSB電晶體L1〜L15排列 在第8排，形成一直線。MSB電晶體M1排列於這些區塊 T1，1.....Τ7, 7、T9, 9.....Τ15, 15 與Τ16, 1 上，其尺寸 均與LSB電晶體相同。MSB電晶體M2排列於這些區塊 T1’15、T2’1.....T8,7、T10，g.....T16，15上，其尺寸 均與L S Β電晶體相同。μ S Β電晶體Μ1 5排列於這些區塊 Τ1’2.....Τ6,7、Τ8,9···Τ14，15、Τ15，1 與Τ16,2上，其尺 寸均與LSB電晶體相同。其餘MSB電晶體Μ3〜Μ14以同樣的 方式排列於對角方向上。也就是說，除了第8列之外，mSB 電晶體Μ1〜Μ1 5沿著對角方向排列於每一區塊上。 有關第2圖及第3圖之佈局方法請參考美國專利第 5, 568, 1 45 號。 ' 為了解決第2圖之佈局方法所產生的問題，第3圖之佈 局方法係將MSB電晶體Ml〜Μ15排列於對角方向，並同時啟 動對角方向的這些電晶體，以減少溫度分佈效應與製程變 數。 然而’由於LSB電晶體L1〜L15僅排列在中間部分

1228225 五、發明說明（5) (central portion)，這樣排列是無法移除溫度分佈效 應與製程變數，以致於由電晶體陣列輸出之訊號無法形 一致的位準差異。 Λ 【發明内容】 因此’本發明的特徵就是在提供一種電晶體陣列，其 中電晶體排列的方式可明顯減少溫度分佈效應與製程變〃 數，並且由電晶體陣列所輪出的訊號具有一致的位準 異。 本發明的另一特徵是提供一種電晶體陣列的佈局方 法i其中電晶體排列的方式可明顯減少溫度分佈效應與製 程變數，並且由電晶體陣列所輸出的訊號具有一致的位 差異。 千 為達本發明之上述特徵，本發明提出一種電晶體陣 列’包括多數個LSB電晶體，其排列於一陣列之一中間部 刀的對角方向’而陣列具有多數行與多數列；以及多數個 MSB電晶體’其沿著對角方向排列於這些LSB電晶體之上方 與下方。 本發明更提供一種電晶體陣列，包括多數個第一lsb 電晶體’其排列於一第一 1 / 4陣列之一中間部分的對角方 向’而第一 1/4陣列包括多數行與多數列；多數個第一 電晶體沿著對角方向而分別排列於第一LSB電晶體的上方 與下方；多數個第二LSB電晶體及第二MSB電晶體排列於一 第二1/4陣列，並與這些第一LSB電晶體及第一MSB電晶體 對稱於Y軸；多數個第三LSB電晶體及第三MSB電晶體排列

12450pif.ptd 第12頁 1228225 五、發明說明（6) ::第三"4陣列，並與這些第一LSB電晶體及第一謂電 曰，稱於X軸；以及多數個第四LSB電晶體及第四隐電 日日體排列於一第四1/4陣列，並與第三UB MSB電晶體對稱於γ軸。 日日第一 本發明又提供-種電晶體陣列之佈局方法，包括：將 二數個LSB電晶體排列於一陣列之—中間 U = !多數行與多數列；以及將多數幽電晶 =對角方向排列，使其排列於這些咖電晶體之上方 本發明又提供一種電晶體陣列的佈局方法， 多數個第一 LSB電晶體排列於一第_】/ ’ ^ ^ / 1 “陣列之一中間部分 數:固卜B電晶體沿著對角方向排列，使其‘^ 電晶體的上方與下方；將多數個第二lsb電晶 體^夕數個第二MSB電晶體排列於一第二1/4陣列，並使其 與每些第一LSB電晶體及這些第一MSB電晶體對稱於γ軸； ，f數個第二LSB電晶體及多數個第三MSB電晶體排列於〆 第三1/4陣列，並使其與這些第一LSB電晶體及這些第一 MSB電晶體對稱於X軸；以及將多數個第四LSB電晶體及多 數個第四MSB電晶體排列於一第四丨/ 4陣列，並使其與這些 第二LSB電晶體及這些第三MSB電晶體對稱於γ軸。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂’下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下：

12450pif.ptd 第13頁 1228225 五、發明說明（7) 【實施方式】 下文將詳述本發明一較佳實施例之實施内容，並配合 圖示說明。 本發明揭示一種電晶體陣列的佈局方法，其將誤差有 系統的分級，並依據溫度分佈與製程變數來呈現誤差分佈 的情況。 第4A及4B圖分別繪示排列於單一晶片之電晶體及其誤 差’其相對位置與有系統的誤差分級的分佈示意圖。在第 4A及4B圖中，底面代表單一晶片中電晶體排列的位置，而 垂直軸代表相對應於每一電晶體的誤差值。 在第4 A圖中’排列於中間部分的電晶體的誤差值為〇. 1〜1 · 0，而離中間部分愈遠距離的電晶體其誤差值愈大。 排列於邊緣部分的電晶體的誤差值為〇 · 9〜1 · 0，故第4 A圖 所示之誤差值呈空間分佈（spatial distribution)。 在第4B圖中，排列於中間部分的電晶體的誤差值為 0 · 0，而排列於中間部分右側的電晶體隨距離愈遠其誤差 值愈大；排列於中間部分左側的電晶體隨距離愈遠其誤差 值愈小。故苐4 B圖所不之誤差值呈平面分佈（pig^e distribution ) ° 第5圖繪示將第4 A圖之有系統的誤差分佈加以線性化 及模組化所得之誤差分佈示意圖。在第5圖中，將誤差值 乘以加權指數而得到範圍-1 5〜1 5的加權誤差值。 在第5圖中’排列於中間部分的電晶體的誤差值其範 圍界於-15〜_1〇 ’而離中間部分愈遠距離的電晶體其誤差

12450pif.ptd 第14頁 1228225 、發明說明（8) 值愈大。亦即 界於10〜15。 排列於邊緣部分的電晶體的誤差值其範圍 所示之電晶體相對位置與誤差值 第6圖繪示根據第5圖 所得到之誤差分佈圖表。 在第6圖中，晶片之電晶體陣列排列於區塊上， ^寫上其誤差值。其中，誤差值為〇之區塊分別位於第一 4陣列40-1之向右傾斜的對角方向、第二1/4陣列4〇 —2之 ^左傾斜的對角方向、第三1/4陣列40-3之向左傾斜的對 、方向以及第四1/4陣列40-4之向右傾斜的對角方向。鄰 近=誤差值為〇之對角方向内側的區塊其誤差值為―丨，而 最遠離誤差值為〇之對角方向内侧的區塊其誤差值為_15。 也就疋說’誤差值由對角方向之誤差值0向内依序遞減1。 此外’鄰近於誤差值為〇之對角方向外側的區塊其誤差值 為1 ’而最遠離誤差值為〇之對角方向外側的區塊其誤差值 為丨5。也就是說，誤差值由對角方向之誤差值〇向外依序 遞增1。 第7圖繪示本發明之一種電晶體的佈局方法的示意 圖。在第1圖中，LSB電晶體L1〜L15排列於對角方向的區 塊上，形成一直線，而MSB電晶體Ml〜Μ15則分別排列於中 間對角方向的LSB電晶體L1〜L15的上方與下方。 詳述如下，L S B電晶體L1〜L1 5分別排列於這些區塊 T1，1 6、T2, 1 5、…、T1 6, 1上，並形成一直線。MSB電晶體 M1排列於這些區塊T1，15.....T15, 1與T16, 16上，其尺寸 均與LSB電晶體相同。MSB電晶體M2排列於這些區塊

12450pif.ptd 第15頁 1228225 五、發明說明（9) T1，14、T2, 13.....Τ14, 1、Τ15, 16 與Τ16, 15 上，其尺寸 均與L S Β電晶體相同。M S Β電晶體Μ1 5排列於這些區塊 Τ2，16、Τ3，15.....Τ16, 2與Tl，1上，其尺寸均與LSB電晶 體相同。其餘MSB電晶體M3〜M14也排列於對角方向。也就 是說，位於LSB電晶體上方之MSB電晶體M1〜M15其排列的 順序由靠近該些LSB電晶體L1〜L15之對角方向區塊丁丨，15 〜T15, 1排列至角落區塊71，j ;位於LSB電晶體u〜Li5下 方之MSB電晶體Ml〜M15其排列的順序相反而由靠近LSB電 晶體L1〜L15之對角方向區塊12，16〜716,2排

塊丁1 6, 16。 門冷L Α也就是說’在第7圖之佈局方法中，LSB電晶體L1〜 L15分別具有一誤差值〇，而每一個MSB電晶體其誤 差值的總和也全部為Q。 八、 由於LSB電晶體L1〜L15與_電晶體以〜 因此第7圖之佈局方法可減少溫度分佈效應與 效應；；程Γ數圖，之二局因方:此可全去^ 構。 /、原口為此佈局方法不全然具有對稱結 的示Γ:。繪第 1 i發明另一較佳實施例之-種電晶體陣列 +沾ί曰挪 '之MSB電晶體Ml〜Μ15分別具有16個LSB尺 曰曰 、、曰—，但第8圖之MSB電晶體Ml〜M15分別具有64個 LSB尺寸的電晶體’其中排列於第8圖中單一格區塊的一電 -曰-體尺寸係為第7圖之一電晶體尺寸的丨/ 4。 1228225

五、發明說明（10) 排列於第8圖之電晶體陣列以第6圖之誤差值的佈局方 法呈現，因此每一個LSB電晶體L1〜L15其誤差值為〇，而 由母一個MSB電晶體Ml〜M15所組成之64個電晶體其誤差 的總和也全部為〇。 值 也就是說，第一1/4陣列40-1之電晶體其排列的方式 與第7圖之佈局方式相同，而第二1/4陣列4〇 —2之電晶體X 與第一 1/4陣列40-1之電晶體對稱於γ軸方向。第三丨"、1 列40-3之電晶體與第一1/4陣列40-1之電晶體對稱於义軸 向，而第四1/4陣列40-4之電晶體則與第三1/4陣列4〇 電晶體對稱於Y軸方向。 之 第8圖之佈局方法可最小化溫度分佈效應與製程變 數，其原因為此佈局方法可使電晶體所在位置之誤差 根據完全對稱之LSB與MSB電晶體來排列。 值係 差異因此，由電晶體陣列所輸出之訊號可產生一致的位準 =悉該項技藝者皆&，本發明雖以電晶體陣列— 之佈局彳〉去。 -運用在-他㈣，例如電容器陣列 綜^所述，本發明之電晶體陣列與電晶體陣列之 法可最小化溫度分佈效應與製程變數。目此， ： =，例如具有電晶體陣列之快閃式D 子: 特性將獲得改善。 浴，、彳呆作 雖然本發明已以一較佳實施 以限定本發明，任何熟習此技藝 並非用 υ议π有，在不脫離本發明之精

12450pif.ptd 第17頁 1228225

12450pif.ptd 第18頁 1228225 圖式簡單說明 【圖式簡單說明】 第1圖繪示習知一種數位-類比轉換電路的示意圖。 第2圖繪示第1圖之快閃式D/A轉換電路的MSB與LSB電 晶體陣列的佈局方法的一範例示意圖。 第3圖繪不第1圖之快閃式D/A轉換電路的MSB與LSB電 晶體陣列的佈局方法的另一示意圖。 ,第4 A及4B圖分別繪示排列於單一晶片之電晶體及其誤 差’其相對位#置與有系統的誤差分級的分佈示意圖。 第5圖繪示將第4a圖之有系統的誤差分佈加以線性化 及模組化所得之誤差分佈示意圖。 第6圖繪不根據第5圖所示之電晶體相對位置與誤差值 所得到之誤差分佈圖表。 第7圖繪示本發明之—種電晶體的佈局方法的示意 圖。 第8圖繪不本發明另一於/未杳· /丨 力 季又佳貝軛例之一種電晶體陣列 的示意圖。 【圖式標不彡兄明】 10-1、10-2 : 4-15 型轉換器 2 0-1 : MSB電晶體陣列 20-2 .LSB電晶體陣列 30-1 ·· MSB 開關 30-2 :LSB 開關 4 0 -1 :第一 1 / 4陣列

第19頁 1228225 圖式簡單說明 40-2 :第， 二1 / 4陣列 40 -3 :第, 三1 / 4陣列 40 -4 :第 四1 / 4陣列 Ml 〜M15 ·· MSB電晶體 L1 〜L15 : LSB電晶體

IllilRI 12450pif.ptd 第20頁

Claims (1)

1228225 六、申請專利範圍 1 · 一種電晶體陣列，包括： 多數個L S B電晶體，排列於一陣列之一中間部分的對 角方向，該陣列具有多數行與多數列；以及 多數個MSB電晶體，沿著對角方向排列於該些LSB電晶 體之上方與下方。 2 ·如申請專利範圍第1項所述之電晶體陣列，其中每 一該些MSB電晶體包括多數個電晶體，其尺寸與每一該些 LSB電晶體相同。 3 ·如申請專利範圍第1項所述之電晶體陣列，其中該 些MSB電晶體中，位於該些LSB電晶體上方之該些MSB電晶 體（如Ml、M2等）其排列的順序由靠近該些LSB電晶體之 對角方向排列至角落區域，而位於該些LSB電晶體下方之 該些MSB電晶體（如M1 5、M14等）其排列的順序由靠近該 些LSB電晶體之對角方向排列至角落區域。 4. 一種電晶體陣列，包括： 多數個第一LSB電晶體，其排列於一第一1/4陣列之一 中間W刀的對角方向，而該第一 1 / 4陣列包括多數行盥多 數列； 多數個第一MSB電晶體，沿著對角方向而分別排列於 该些第一LSB電晶體的上方與下方； 、一多數個第二LSB電晶體及多數個第二MSB電晶體，排列 :第一 1 /4陣列，並與該些第一LSB電晶體及該些第一 MSB電晶體對稱於γ軸·， 夕數個弟—LSB電晶體及多數個第三Μβ電晶體，排列

1228225 六、申請專利範圍 於一第三1/4陣列，並與該些第一LSB電晶體及該些第一 MSB電晶體對稱於X軸；以及 多數個第四L S B電晶體及多數個第四Μ $ B電晶體，排列 於一第四1/4陣列，並與該些第三LSB電晶體及該些第三 MSB電晶體對稱於γ韩。 5 ·如申請專利範圍第4項所述之電晶體陣列’其中每 一該些第一〜第四MSB電晶體包括多數個電晶體’其尺寸 與每一該些LSB電晶體相同。 6 ·如申請專利範圍第4項所述之電晶體陣列，其中該 些MSB電晶體中，位於該些LSB電晶體上方之遠些電晶 體其排列的順序由靠近該些LSB電晶體之對角方向排列至 角落區域，而位於該些LSB電晶體下方之該些MSB電晶體其 反順序排列由靠近該些LSB電晶體之對角方向排列至角落 區域。 7 · —種電晶體陣列之佈局方法’包括· 將多數個LSB電晶體排列於/陣列之一中間部分的對 角方向，該陣列具有多數行與多數列；以及 將多數個MSB電晶體沿著對角方向排列’使其排列於 該些LSB電晶體之上方與下方。 8 ·如申請專利範圍第7項所述之電晶體陣列的佈局方 法，其中每一該些MSB電晶體包栝多數個電晶體’其尺寸 與每一該些LSB電晶體相同。 9 ·如申請專利範圍第7項所述之電晶體陣列的佈局方 法，其中於排列該些MSB電晶體的步驟中’包括：

12450pif.ptd 第22頁 1228225 、、申請專利範圍 依序排列位於該些LSB電晶體上方之該些MSB電晶體， 使其由靠近該些LSB電晶體之對角方向排列至角落區域； 以及 反順序排列位於該些LSB電晶體下方之該些MSB電晶 體’使其由靠近該些LSB電晶體之對角方向排列至角落區 域。 I 0 · —種電晶體陣列的佈局方法，包括： 將多數個第一LSB電晶體排列於一第一1/4陣列之一中 間部分的對角方向，而該第一 1 / 4陣列包括多數行與多數 列； /、 將多數個第一MSB電晶體沿著對角方向排列，使其分 別排列於該些第一LSB電晶體的上方與下方； 將多數個第二LSB電晶體及多數個第二MSB電晶體排列 於一第二1/4陣列，並使其與該些第一LSB電晶體及該些第 — MSB電晶體對稱於γ軸； 將多數個第三LSB電晶體及多數個第三MSB電晶體排列 於一第三1 /4陣列，並使其與該些第一LSB電晶體及該些第 一MSB電晶體對稱於X軸；以及 將多數個第四LSB電晶體及多數個第四MSB電晶體排列 於一第四1/4陣列，並使其與該呰第二LSB電晶體及該些第 三MSB電晶體對稱於γ軸。 II ·如申請專利範圍第1 〇項所述之電晶體陣列的佈局 方法，其中每一該些第一〜第四MSB電晶體包括多數個電 晶體，其尺寸與每一該些LSB電晶艘相同。

12450pif.ptd 第23買 1228225 六、申請專利範圍 1 2·如申請專利範圍第丨〇項所述之電晶體陣列的佈局 方法，其中於排列該些第一 M S B電晶體的步驟中，包括·· 依序排列位於該些第一 LSB電晶體上方之該些第一 MSB 電晶體，使其由靠近該些第一 L s B電晶體之對角方向排列 至角洛區域；以及 反順序排列位於該些第一LSB電晶體下方之該些第一 MSB電晶體，使其由靠近該些LSB電晶體之對角方向排列至 角洛區域。 1 3 · —種電晶體陣列，包括： 多數個第一電晶體，排列於〆陣列之一中間部分的對 角方向；以及 多數個第二電晶體，每一該些第'一電晶體具有多數個 組合電晶體，其分別沿著對角方兩而排列於該些第一電晶 體之上方與下方。 1 4 ·如申請專利範圍第丨3項所述之電晶體陣列，其中 位於该些第一電晶體上方之該些第二電晶體其排列的順序 由罪近該些第一電晶體之對角方向排列至角落區域，而位 於該些第一電晶體下方之該些第二電晶體其反順序排列由 靠近該些第一電晶體之對角方向排列至角落區域。 1 5 ·如申請專利範圍第丨4項所述之電晶體陣列，其中 該電晶體陣列係為一大陣列的一第〆1 / 4陣列，該大陣列 還包括相連排列之一第二丨/ 4陣列、一第三1 / 4陣列以及一 第四1/4陣列，其中該第二1/4陣列與該第一1/4陣列對稱 於Y軸方向，而該第三1/4陣列與該第一1/4陣列對稱於X軸

12450pif.ptd 第24頁 1228225 六、申請專利範圍 方向，且該第四1 / 4陣列與該第三1 / 4陣列對稱於γ軸方 向。 1 6 ·如申請專利範圍第1 5項所述之電晶體陣列，其中 該大陣列係以誤差值所排列之陣列，而該些第一電晶體之 誤差值為零，且由該些組合電晶體所構成之每一該些第二 電晶體其誤差值總和為零。 1 7 ·如申請專利範圍第丨3項所述之電晶體陣列，其中 該些第一電晶體包括最少有效位元（LSB )電晶體，而該 些第二電晶體包括最多有效位元（MSB )電晶體。 1 8 ·如申請專利範圍第1 3項所述之電晶體陣列，其中 該電晶體陣列適用於一數位—類比轉換電路。 1 9·如申請專利範圍第1 4項所述之電晶體陣列，其中 該排列順序係以有效位元的數值來決定。 :2j·如申請專利範圍第丨6項所述之電晶體陣列，其中 該二誤差值係以該些第一電晶體之誤差值加權而得。