TWI223819B - Ferroelectric capacitors having BAPBO3 - Google Patents

Description

1223819 Ο) 玖、發明說# (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 技術領域 本發明係關一種鐵電電容器（ferroelectric capacitor)，尤指 一種含鉛酸鋇（BaPb03,以下簡稱BPO)氧化物導體之鐵電電 容器。 先前技術_ 隨著資訊產業的蓬勃發展與資訊媒體應用的日益普 及，各類的資訊儲存器，例如電子記憶體的需求與日遽 增。一般而言，電子記憶體依其功能性主要分為兩類，一 為揮發性記憶體，例如動態隨機存取記憶體（以下簡稱 DRAM)與靜態隨機存取記憶體（以下簡稱SRAM)，強調高速 存取，但卻沒有永久記憶的功能；另一為非揮發性記憶 體，強調永久記憶的功能，但存在資料寫入速度較慢、窝 入次數有限與寫入時功耗較大等缺點，這類的記憶體包含 可抹除可程式化唯讀記憶體（EPROM)、可電抹除可程式化 唯讀記憶體（EEPROM)，及快閃記憶體等。近年來，一種新 型的鐵電記憶體（FeRAM)結合以上兩類的優點，是目前非 常受矚目的一種非揮發性隨機存取記憶體，因其具有讀寫 電壓低、讀寫速度快、耗電量低、製程簡單、重量輕與積 集度高等優點，在半導體業界已逐漸受到重視。 一般的電子記憶體，例如 SRAM及雙倍資料處理速度 (DDR) DRAM等，都是利用二氧化矽為材質所做的電容來 儲存’’ 0 π與’’ 1 ’’的邏輯狀態，而鐵電記憶體主要是利用鐵電 材料來當作記憶體的儲存介質，而利用鐵電材料所形成的 -6 -

1223819 電容稱之為鐵電電容器。鐵電材料具有優越的介電性、遲 滯性、壓電性及焦電性，其高介電係數的特性可以儲存更 多的電荷，亦即增加鐵電記憶體的儲存容量，而其遲滯特 性使得鐵電材料在達到極化飽和並將外加電場去除後，仍 具有極化量，此極化量稱為殘存極化量（remnant polarization)，一般以Pr表示。殘存極化量對於記憶體材料 而言非常重要，因為殘存極化量的存在才使得記憶體可以_ 不需要持續地外加電場。另外，鐵電材料在外加電場為零 時，具有兩個穩定的殘存極化值（土 Pr)，且施加電場可以 切換其極化狀態由正變負或由負變正，這兩種極化狀態可 用來儲存邏輯’’ 0 π與π Γ’，一般稱為 2Pf。此外，除了極化 量的大小之外，鐵電材料另一項重要特性稱為疲勞 (fatigue)，因為記憶體在讀取時需要外加電壓，因此使用 久了之後會使得鐵電材料的2Pr變小，造成電路無法正確 判讀資料。 在鐵電記憶體的應用中，以具有#5鈇礦（perovskite)結構 的錘鈦酸鉛以下簡稱 PZT)為目前最受矚目 的鐵電材料之一，這是因為PZT具有高的殘存極化量與高 的居里溫度，且其成相溫度較低之故。此外，由於鉑（Pt) 具有高的導電度、熱及化學穩定性，因此適合用來當作電 極，一般都是將 PZT鍍覆在鉑電極上，以形成 Pt/PZT/Pt 的鐵電電容器結構。然而許多文獻，例如美國專利第 6,194, 228號指出習知的Pt/PZT/Pt鐵電電容器在經過多次的 電壓反轉極化後，PZT的反轉極化量會隨著電壓施加的次 1223819 (3) 數大幅劣化，大約只能極化106次，這種抗疲勞性不佳的 缺點是鐵電記憶體應用上的一大阻礙。 為了解決上述問題，有許多研究指出以氧化物電極，例 如氧化銥（Ir02)、氧化铷（Ru02)，及氧化銦錫（ΙΤΟ)等來取代 銘電極，由於氧化物電極可以吸收氧空缺（oxygen vacancy) 以避免氧空缺在鐵電薄膜與電極之間累積，因此可改善鐵 電薄膜的疲勞特性，然而有些氧化物電極與鐵電薄膜之間_ 的交互擴散，反而使得漏電流更為嚴重與電性劣化的情況 產生。 為改善上述問題，有許多文獻例如美國專利第5, 155,658 號、第 5,519,235 號、第 5,248,564 號、第 5,838,035 號，及 第6,194,228號等提出，利用與PZT同為鈣鈦礦結構的氧化 物電極，例如鎳酸鑭（LaNi03,以下簡稱 LNO)、鈷酸鳃鑭 ((La，Sr)Co03,以下簡稱 LSCO)、釕酸鳃（SrRu03,以下簡稱 SRO)，及釔鋇銅氧化物（YBa2Cu307.x，以下簡稱YBCO)等金屬 氧化物導體來作為鐵電電容器的上下電極，由於這些氧化 物電極的結構及化性與PZT相近，除可改善PZT的疲勞性 質之外，也有助於PZT薄膜的成長。 然而由於上述金屬氧化物導體的鍍製溫度過高（約為 600至810°C之間），因此使得習知鐵電電容器的製程並不 適合與半導體製程整合，這是因為過高的製程溫度將使得 鐵電電容器下方的電子元件，例如互補式金氧半導體 (CMOS)電路在高溫鍍膜過程中產生劣化，而影響產品的電 性表現。雖然使用 LNO作為氧化物電極的製程溫度較低 1223819 ⑷ (約為350°C )，然而鑭的擴散卻會造成PZT的殘存極化量 大幅下降。因此，尋找出一種能低溫鍍製、抗疲勞性佳、 不會引起產品劣化，並適用於以ΡΖΤ為鐵電薄膜之鐵電電 容器的金屬氧化物電極，在目前鐵電記憶體的應用上是一 大重要的課題。 發明内容 本發明之主要目的在於提供一種鐵電電容器，其利用具 有鈣鈦礦結構之ΒΡΟ氧化物導體當作鐵電電容器之上下 電極，以改善鐵電電容器的疲勞性質與漏電性質、增進鐵 電性質，並可降低整個電容結構的製程溫度，適合與半導 體製程整合。 本發明之鐵電電容器主要包含有一下方導電性金屬氧 化物電極、一上方導電性金屬氧化物電極，及一作為該上 方與該下方導電性金屬氧化物電極之介電層的鐵電薄 膜，其中該鐵電薄膜為ΡΖΤ薄膜，該上方與該下方導電性 金屬氧化物電極均包含 ΒΡΟ氧化物導體，以形成一 ΒΡΟ/ΡΖΤ/ΒΡΟ的電容結構，除可改善ΡΖΤ的疲勞性質與漏 電流性質、增進鐵電性質，及降低整個結構的製程溫度 外，更具有降低ΡΖΤ結晶溫度之功效。 實施方式 本發明利用含ΒΡΟ氧化物導體之材料當作鐵電電容器 的上與下電極，可有效降低鐵電薄膜的結晶溫度、改善疲 勞特性與鐵電性，及降低漏電流。 圖1為本發明之鐵電電容器10的結構示意圖。如圖1 1223819

所示，本發明之鐵電電容器 ίο主要包含一半導體基底 12、一含BPO氧化物導體之下方電極14、一鐵電薄膜16， 及至少一含BPO氧化物導體之上方電極 18。此外，本發 明之半導體基底12與下方電極14之間可另包含至少一緩 衝層，在本發明中係以一二氧化矽層 20、一鈦層 22，及 一鉑層24為例，以避免鐵電電容器10與半導體基底12表 面的直接接觸，且在每一上方電極 18上方皆設有一鉑層_ 26，用來當作電子接點（electrical contact)，以利本發明之鐵 電電容器10與後續形成的其他電子元件（未顯示於圖1中） 電連接。

一般而言，用於形成半導體基底12的材料係選自由單 晶矽、氧化鎂、鈦酸鳃（SrTi03)及鑭鋁氧化物（LaA103)及其 混合物所構成群組；形成上方電極14與下方電極18之材 料包含有BP0或含BP0之化合物，例如添加銀、鋅及/或 鉍之BP0化合物；形成鐵電薄膜16的材料包含有PZT、含 PZT之化合物，例如锆鈦酸鉛鑭（PLZT)、妞酸鳃鉍 (SrBi2Ta209，SBT)或鈦酸鉍鑭（（Bi，La)4Ti3012，BLT)等； 形成緩衝層20,22,24的材料係選自由氧化矽、氮化矽、鉑、 鈦、妞、LNO、SRO、YBCO、LSC0、經釔穩定之氧化锆（Yttrium Stabilized Zirconia , YSZ)及鈦酸鉍（Bi4Ti3012，BIT)及其混合 物所構成群組。 由於 BP0是一種具有假立方晶（pseudocubic)#5欽礦結構 的金屬氧化物導體，其晶格常數約為0.427奈米（nm)，室 溫下的電阻係數為0 · 3至0 · 8毫歐姆-公分（m Ω - cm)之間， -10- 1223819 ⑹ 在低溫下有超導性，臨界溫度約為Ο . 38K，而添加適量的 鉍可使臨界溫度升高至13K左右。值得注意的是，BPO氧 化物的薄膜製程溫度約在350°C時便可成相，且具有較佳 的導電性，因此適合與PZT搭配作為電極使用。再者，由 於鋇與鉛同價數，因此即使BPO氧化物導體内的鋇擴散進 入PZT中，對鐵電薄膜16的電性並無影響。 以下實施例將對本發明做進一步說明，為非用以限制本_ 發明之範圍，任何熟習此項技藝之人士可輕易達成之修飾 φ 及改變，均涵蓋於本發明之範圍内。 實施例

本發明之鐵電電容器10的製作方法是先提供一半導體 基底12，接著進行一濕式熱氧化法，以於半導體基底12 表面形成一厚度約為150 nm的二氧化矽層20,用來當作阻 絕層，接著利用雙電子槍蒸鍍法於二氧化矽層20上鍍覆 一厚度約為50 nm之鈦層22，用來加強後續形成的鉑層24 與二氧化矽層20之間的附著性，然後再於鈦層22上鍍覆 一厚度約為150 nm之銘層24，用來增加導電性，接著進行 一射頻磁控錢鍍製程（RF magnetron sputtering)，以於舶層24 上形成一厚度約為200 nm的含BPO氧化物導體之薄膜，用 來當作下方電極 14，再進行一溶凝膠（sol-gel)法，以於下 方電極14上形成一厚度介於100至500 nm之間，最佳約為 300 nm的PZT薄膜，用來當作鐵電薄膜層16，之後利用RF 磁控丨賤鍍法於鐵電薄膜層16上形成另一厚度約為200 nm 之含BPO氧化物導體之薄膜，然後進行一微影暨蝕刻製程 11 - 1223819 ⑺ (photo-etching process，PEP)，以形成至少一個上方電極 18， 每一個上方電極18具有約為100微米（# m)之寬度。最後 於每一個上方電極18上形成一鉑層26，用來當作電子接 點，完成本發明之鐵電電容器10的製作方法。 值得注意的是，本發明之含BP0氧化物導體之薄膜的製 備方法是先混和碳酸鋇（BaC03)與二氧化鉛（Pb02)粉末，然 後利用乙醇將混合的粉末壓製成球狀，接著在純氧的環境_ 下以溫度約為80(TC鍛燒及乾燥此混合物，再將經過鍛燒 φ 後的混合物置於一直徑為2英吋（inch)之圓形模具中，然 後將此壓製後的混合物置於純氧的環境下以溫度約為800 °C燒結，以得到適當強度，同時需控制氧氣的流量以確保

得到均相（homogeneous)及品質佳的標乾（target)以供後續的 濺鍍製程使用。而RF磁控濺鍍製程為於濺鍍艙内通入90% 氬氣與10%氧氣的混合氣體，以功率50瓦特，壓力40毫 托耳（mTorr)之操作條件來進行濺鍍，再將半導體基底 12 利用一鹵素燈加熱其背面至350°C，在此條件下所製備而 成的含BPO氧化物導體之薄膜的電阻值約為1.4 X 10·3毫歐 姆-公分（γπΩ - cm)。 此外，本發明之鐵電薄膜16的製備方法主要是利用溶 凝膠法，以得到厚度約為300 nm之PZT，在本發明之較佳 實施例中，PZT的化學式為 Pb(Zi:0.53，Ti0.47)O3。然本發明並 不侷限於此，本發明之PZT薄膜也可利用其他方法製備， 例如RF磁控濺鍍法。此外，可另外添加1至10%的鑭及 /或鈮（Nb)於鐵電薄膜中以改善其鐵電性質。值得注意的 -12- 1223819 (8) 是，若是同樣以溶凝膠法來製備ΡΖΤ，則習知以鉑當電極 之ΡΖΤ的成相溫度約為650°C ，而在本發明中以ΒΡΟ為電 極之.PZT的成相溫度約為550°C，可知使用BPO氧化物導 體當作下方電極可以有效降低PZT沈積於BPO上方之溫 度。再者，利用原子力顯微鏡（AFM)觀察PZT表面可知，

鍍覆於鉑電極上之 PZT表面具有玫瑰花型琢型結構 (rosette)，而鍍覆於BPO電極上之PZT則具有均勻的微結構 與平坦的表面。舉例言之，當以相同的方法分別於鉑電極 與BPO電極上製備PZT，所得到的PZT於鉑電極表面上的 粗糙程度約為8.4 nm，於BPO電極表面上的粗糙程度則僅 約為1.7 nm，因此利用BPO當作電極可以有效地避免粗糙 表面的形成，同時也可降低PZT薄膜的厚度，並降低其操 作電壓。

為了更清楚瞭解本發明鐵電電容器10確實較習知的鐵 電電容器為佳，因此發明人進行多種試驗，以針對本發明 之ΒΡ0/ΡΖΤ/ΒΡ0電容器與習知Pt/PZT/Pt電容器之鐵電薄膜 的鐵電性質、疲勞性質，及漏電性質。 圖 2 為本發明 BP〇/PZT/BPO(a)鐵電電容器與習知 Pt/PZT/Pt(b)鐵電電容器之鐵電薄膜的電滯曲線圖 (ferroelectric hysteresis loop)，亦即電場強度（E)與極化量（P) 的關係圖。本發明是利用 RT_66A儀器來測量本發明 BPO/PZT/BPO(a)電容器與習知Pt/PZT/Pt(b)電容器之鐵電薄 膜在不同的外加電場強度下，其極化量的改變。如圖 2 所示，當外加電場為零時，（a)與（b)兩者之殘存極化量（Pr) -13- 1223819

相差不多，然而當鐵電薄膜的極化量為零時，（a)之鐵電 薄膜的矯頑電場（coercive field)強度較（b)為低，可知（a)較（b) 易驅動其極化轉向，亦即（a)較（b)具有較佳的鐵電性質。

圖3為本發明BPO/PZT/BPO(a)電容器與習知Pt/PZT/Pt(b) 電容器之鐵電薄膜之極化反轉週期與淨極化量（2Pr)的關 係圖。本發明是使用HP8116A脈衝產生器並連結至RT-66A

以產生 1MHz的矩形波來測量（a)與（b)之鐵電薄膜的疲勞 特性。如圖3所示，（b)之鐵電薄膜在經過109循環的極化 反轉後，其淨極化量衰減約 90%，而（a)之鐵電薄膜在經 過1011循環的極化反轉後，其淨極化量幾乎沒有衰減。由 此可知，本發明之利用BPO氧化物導體當作電極的電容結 構可以大幅地增加鐵電薄膜的抗疲勞性。此外，BPO與其 他的氧化物電極一樣，也可以避免氧空缺累積在 BPO與 PZT的界面，因此利用BPO當作鐵電電容器的電極可更有 效地避免反轉極化量的降低，改善鐵電薄膜的疲勞性質。

圖4為本發明BPO/PZT/BPO(a)電容器與習知Pt/PZT/Pt(b) 電容器之鐵電薄膜之外加電場強度與漏電流量的關係 圖。本發明之測量方式是利用HP4140B pa meter/dc電壓源來 測量（a)與（b)之鐵電薄膜的漏電流.，當施加相同的電場強 度於（a)與（b)之鐵電薄膜時，由圖4可知，（a)之鐵電薄膜 的漏電流遠較（b)之鐵電薄膜的漏電流為低，例如當外加 電場為200千伏/公分（kV/cm)時，（a)之鐵電薄膜的漏電流 約為0.1微安培/平方公分〇 A/cm2)，而（b)之鐵電薄膜的 漏電流約為 4.5微安培/平方公分，因此本發明之利用含 -14 - 1223819 (10) BPO氧化物導體之薄膜當作電極之電容結構可有效減少 鐵電薄膜之漏電流的產生。 综上所述，由於具有鈣鈦礦結構之ΒΡΟ氧化物導體具有 約為1.4x10—3 Ω cm之低電阻值，且利用RF磁控錢鍍法的製 備溫度約介於350至400°C之間，因此適合用來當作PZT 鐵電薄膜之電極，並可降低PZT的成相溫度。此外，本發 明之PZT亦可利用射頻磁控濺鍍法來形成，其成相溫度_ 約為4 0 0至4 5 0 °C，使得整個電容結構的製程溫度最高不 φ 超過450°C，因此可與半導體製程整合，不會造成下方的 CMOS電路因其上方電極與鐵電薄膜的鍍膜過程中產生劣 化。

相較於習知的鐵電電容器，本發明之BPO/PZT/BPO鐵電 電容器，並無習知因氧化物電極與鐵電薄膜間的交互擴散 導致高的漏電流或其他電性上劣化的情形發生。此外，由 於形成於BPO上的PZT具有較低的矯頑電場，且其殘存極 化量與形成於鉑電極上的 PZT差不多，因此可有效改善 PZT的鐵電性質。再者，本發明之BPO/PZT/BPO鐵電電容 器尚具有良好的抗疲勞性。又利用BPO當作下方電極可以 避免習知因 PZT形成於鉑電極上所產生的粗糙界面。因 此，本發明之鐵電電容器不但具有一平坦的電極/鐵電薄 膜界面，且其鐵電、疲勞與漏電流性質皆獲得大幅的改善。 圖式簡單說明 圖1為本發明之鐵電電容器的結構示意圖。 圖2為本發明BPO/PZT/BPO鐵電電容器與習知Pt/PZT/Pt -15- 1223819

(11) 鐵電電容器之鐵電薄膜的電滯曲線圖。 圖3為本發明BPO/PZT/BPO電容器與習知Pt/PZT/Pt電容 器之鐵電薄膜之極化反轉週期與淨極化量的關係圖。 圖4為本發明BPO/PZT/BPO電容器與習知Pt/PZT/Pt電容 器之鐵電薄膜之外加電場強度與漏電流量的關係圖。 圖式元件符號之簡單說明 10 鐵電電容器 12 半導體基底 14 含BPO氧化物導體之上方電極 16 鐵電薄膜 18 含BPO氧化物導體之下方電極 20 二氧化矽層 22 鈦層 24 始層 26 鉑層 -16-

Claims (1)

1223819

第092110151號專利申請案 中文申請專利範圍替換本(93年6月） 拾、申請專利範圍 1. 一種鐵電電容器，其包含有一半導體基底、一下方導 電性金屬氧化物（conductive metallic oxide)電極、一上方導 電性金屬氧化物電極，及一作為該上方與該下方導電 性金屬氧化物電極之介電層的鐵電薄膜，其特徵在於 該上方與該下方導電性金屬氧化物電極均包含鉛酸鋇 (BaPb03)。 2 .如申請專利範圍第1項之鐵電電容器，其中該半導體基 底係選自由單晶矽、氧化鎂、鈦酸鳃（SrTi03)及鑭鋁氧 化物（LaA103)及其混合物所構成群組。 3 .如申請專利範圍第1項之鐵電電容器，其中該半導體基 底與該下方導電性金屬氧化物電極之間另包含至少一 緩衝層。 4.如申請專利範圍第3項之鐵電電容器，其中該緩衝層係 包含選自由氧化矽、氮化矽、鉑、鈦、鈕、鎳酸鑭（LaNi〇3) 、鈷酸鳃鑭（（La，Sr)Co03)、釕酸锶（SrRu03)、釔鋇銅氧化 物（YBa2Cu307_x)、經紀穩定之氧化 # (Yttrium Stabilized Zirconia)及鈦酸鉍（Bi4Ti3012)及其混合物所構成群組之材 料。 5 .如申請專利範圍第1項之鐵電電容器，其中該上方金屬 氧化物電極係包含BaPb03本身或含有BaPb〇3之化合物。 6.如申請專利範圍第5項之鐵電電容器，其中該含有 BaPb〇3之化合物中係添加銀、鋅及/或鉍。 7 .如申請專利範圍第1項之鐵電電容器，其中該下方金屬 1223819

氧化物電極係包含BaPb03本身或含有BaPb〇3之化合物。 8.如申請專利範圍第7項之鐵電電容器，其中該含有 BaPb〇3之化合物中係添加銀、鋅及/或鉍。 9 .如申請專利範圍第1項之鐵電電容器，其中該鐵電薄膜 係包含結鈥酸鉛（Lead Zirconate Titanate)。

-2-