TWI223506B - Selectable clocking architecture - Google Patents

Description

玖、發明說明： L發明所屬之技術領域3 本發明一般係關於一種可選擇的時脈供應架構。 L· ^tr 3 發明背景 參看至第1圖，為了產生一組經由光纖20傳輪之光作 號，串列器/傳輸器5可以被使用。以這方式，該傳輸器5自 輸出暫存器24倂列地接收資料位元並且轉換這僻列的資料 流成為指示串列資料流之輸出信號。接著，該輪出传號被 通訊至光纖20。為達成這目的，傳輸器5可以包含—輸入暫 存器12，該輸入暫存器倂列地接收將通訊至光纖之資料 位元（自輸出暫存器24)。利用輸入暫存器12所接吹之資料被 通訊至倂列至串列轉換電路，或選擇器14，其緩由電氣至 光學(E/O)轉換器11而被耦合至光纖20。接著，選擇器^產 生指示串列資料流位元之輸出信號(在其輸出端點）。對於光 學串列匯流排20，選擇器14可以經由來自選擇器μ之料出 信號所驅動的光源11而耦合至匯流排2 〇。 輸入暫存器12之操作與出現在傳輸器5之時脈信號線 19的時脈信號(稱為“TXPICLK信號，，)邊緣同步。以這方式， 同步於TXPICLK信號之預先定義邊緣，輸出暫存器24接收 新的資料並且傳送被儲存之資料至輸入暫存器12。 因為由選擇器14所執行之倂列至串列轉換的本質，選 擇器14利用具有頻率較高於TXPICLK信號之時脈信號（出 現在時脈彳s號線13上）而被時脈驅動。為了產生這線路速率 時脈信號13，傳輸i!5i時脈多Μ單元電路(衫出）必須 被製作於傳輸器5。 【發明内容】 發明概要 理想情況下，時脈信號線U上之時脈信號與TXpICLK 信號是同步的，_這些信號具有不同的頻率。但是，產 生這些時脈信狀方以錢些時脈_彼此㈤步化之方 式相影響許多相關於傳輸器5之性質。例如，產生這些時 脈信2以及彼此同步化之方式可以影響在時脈信號之間的 相位誤差，或劇跳，相位邊限，時脈產生電路所消耗的功 率及時脈產生電路所消耗的電路板空間。 圖式簡單說明 第1圖疋先七技術之串列匯流排傳輸器的分解圖。 第2圖及第3圖是串列器/傳輸器的分解圖。 第Θ疋種具有依據本發明實施例之可選擇時脈供 應架構的串列器/傳輪^分㈣。 第5圖及第6圖展示依據本發明實施例不同操作模式中 之弟4圖的傳輪器。 第圖是侠據本發明實施例之光線傳輸器的分解圖。 【實施冷武】 較佳實施例之詳細說明 抑第2圖及第3圖展示用以產生相關於經由傳輪器或串列 时至光纖51之貧料通訊的時脈信號之不同機構。 尤其是，袁泰μ ，有弟2圖，此一機構包含使用一組串列器， 或傳輸$5G。該傳輸1150包含—組倂列至串列轉換電路， 或多工器54，該多工器提供指示串列資料位元之信號。這 仏號驅動電氣至光學(E/Q)轉換以卜其接著軸—組於光 纖51上之光信號。 多工器54所提供之信號指示串列資料位元，該串列資 列位兀藉由多1 H 54倂列地自傳輸器5G之輸人暫存器52而 被接收。以這方式，輸人暫存㈣自輸出暫存器咐屬於應 用特疋積體電路(ASIC)67)接收資料，並且與出現在時脈信 號線70之時脈信號（稱為“TxpiCLK”）同步地通訊該資料至 夕工器54。輸出暫存器66接收一組信號，被稱為“txpclk，， 信號(相似於“TXPICLK”信號，除了由於ASIC 67所導致的 往返延遲之相位差量外），並且同步於TXI>ICLK信號之邊緣 而同步化所提供之該資料至輸入暫存器52。 由於多工器54進行倂列至串列的資料轉換，故該多工 裔54以較咼於輸入52以及輸出66暫存器之頻率而操作。以 此方式，多工器54之操作同步於由多工器54自時脈信號線 62所接收的脈信號之邊緣。 為了產生出現於TXPCLK時脈信號線72之時脈信號， 傳輸器50包含一組相位頻率比較器（PFC)64以及一組電壓 控制震盪器（VCO) 66而構成，至少部分地，一組相位鎖定 迴路電路。該傳輸器50使用這相位鎖定迴路電路以確保 TXPICLK信號是同步於出現在時脈信號線62上之時脈作 號。如第2圖所示，VCO 66之輸出端點於時脈信號線72上 產生TXPCLK信號。由於第2圖所示出之配置，時脈信號線 72被耦合至出現TXPICLK信號之時脈信號線70。因此，如 所展示，VCO 66抵銷在TXPCLK 72及TXHCLK 70時脈線 之間的往返延遲變化。

該PFC 64具有一耦合至時脈信號線76以接收TXPICLK 信號之輸入端點76。PFC 64另一輸入端點74耦合至時脈多 工單元(CMU) 56之輸出端點。CMU 56具有一輸入端點58 以接收稱為“TXREFCLK”之一參考時脈信號。儘管時脈信 號線62上之時脈信號的頻率可能顯著地較高於txRFFClk 參考時脈信號的頻率，CMU 56仍然同步化出現於時脈信號 線62上之信號及該考時脈信號。cMu 56同時 也於PFC 64之輸入端點74產生一較低頻率的時脈信號，並 且這較低頻率的時脈信號同步於出現在時脈信號線62上之 時脈信號。 時脈信號線70於介面ASIC 67中内部地被耦合至時脈 信號線72，接著介面ASIC 67被耦合至vc〇的之輪出端 =。由於這配置，由PFC 64及VCO 66所構成之合成相位鎖 定迴路電_作關步化TXPICLK信號與錢人端點Μ由 CMU 56所提供之時脈信號。因此，由於這配置出現在時 脈信號線70上之簡CLK信號及出現在時脈信號72上之 TXPCLK信號皆各同步於出現在時脈信號線&上之時脈作 號。 ϋ 如第2圖所示，這配置的優點是，傳輸器50可以由存在 ;傳輸通逼之單—積體電路所製造。此外，這配置提供低 頻率往返延遲變化之無限相位邊限。此配置的缺點是，未 具備固有或内建劇跳清除功能。因此，傳輸器50可能需要 一穩定（亦即，“清除，，)TXREFCLK參考時脈信號。否則，可 能產生過度的劇跳。 麥看第3圖，為了提供劇跳清除功能，可以另外使用一 組在參考時脈源以及傳輸㈣上之參考時脈輸人端點（亦 即，CMU 56上之參考時脈輸入)之間的電路。以這方式， «路69包含傳輸器5()。但是，在電路的中，傳輸器观 一種不同的組態（說明如下)被連接，並且傳輸器5〇也被使用 於連接外部電壓控制晶體震盪器（vcx〇)丨丨2。 不同於第2圖所示之傳輸器5〇，電路69ipFC料被使用 於將時脈信號線62上之時脈信號及丁XREFCLK參考時脈信 號同步化的配置上。以這方式，PFC 64另—輸人端點^自 時脈信號線58接收TXREFCLK參考時脈信號，而以說明於 第2圖之傳輸器5〇的相同方式，pFC 64之另—輸人端點接收 來自CMU 56輸出之信號。但是，脱料之輸出端_合至 電壓控制晶體震|器112(以及迴路漶波器剛)以形成一挺 用以控制出現在CMU 56輸入端點之信號的相位鎖定迴路 電路。 由於這配f %路69之合成相位迴路鎖定電路調整被 提供至CMU 56的時脈信號之頻率及相位以將此信號“鎖 定，，至TXREFCLK信號。反應於Vcx〇 112所提供之時脈信 號，該CMU 56產生時脈信號線62上之時脈信號，以及出現 在時脈信號線74及78(其他輸出時脈信號線來自cmu 56)上 之時脈信號。 、、且。以&方式’在第-模式巾’該電路同步於參考時脈作 號(稱為“TXREFCLK”）而產生出現在時脈信號線2〇9上之: 脈信號。此外，在這第一模式中，傳輸器2〇〇之時脈電路^ 步於出現在時脈信號線2G9上之時脈㈣而將出現在時脈 5 ^號線205以及207上之時脈信號同步化。在第二操作模式 中，傳輸器200之時脈電路同步於TXREFCLK參考時脈信號 而產生出現在時脈信號線2〇5以及207上之時脈信號並且同 步於時脈信號線205及207上之時脈信號而將在時脈信號線 209上時脈信號的產生同步化。 10 為說明第一以及第二模式，首先參考第4圖，討論傳輸 器200構造。接著，參考第5圖以及第6圖，討論這構造中兩 種不同的模式。 參看第4圖，傳輸器200包含一組相位頻率比較器 (PFC)210，其包含一輸入端點212以及一輸入端點214。進 15 一步說明如下，依據特定的操作模式，傳輸器200組態一輸 入端點212、214作為輸入信號端點而其他輸入端點212、214 作為回授信號輸入端點。輸入端點212耦合至一組2 : 1選擇 器222之輸出端點，選擇器222具有耦合至TXPICLK輸入時 脈信號線207而連接至時脈信號線的第一輸入端點，並且具 20 有被耦合至通訊TXREFCLK參考時脈信號之時脈信號線 234之另一輸入端點。選擇器222之選擇輸入端點耦合至時 脈信號線238，該時脈信號線238傳輸一組稱為 “TXPCLKSEL”之信號，該信號選擇性地確定或否定配置傳 輸器200於兩組模式之其中一組。PFC 210之一輸出端點216 11 1223506 耦合至傳輸器200之一外部端點217並且耦合至電壓控制震 盪器（VCO)220之輸入端點。 PFC 210之其他輸入端點214耦合至2: 1選擇器224之輸 出端點214。VCO 220之輸出端點耦合至2 : 1選擇器226另 5 一輸入端點。選擇器226之選擇端點耗合至txpclksEL選 擇信號238，選擇器226之輸出端點耦合至傳輸1^：1>(：1^：信 號之時脈信號線240，而選擇器226之輸入端點耦合至時脈 產生器250之一輸出端點。選擇器224之其他輸入端點麵合 至選擇器258之輸出端點。選擇器258之選擇輸入端點接收 10 一組稱為“TXREFSEL”之選擇信號，該選擇信號在信號線 207之上傳輸以選擇出現在選擇器258之輸出端點上時脈信 號的頻率。選擇器258另一輸入端點耦合至選擇器224以及 226輸入端點。選擇器258其他輸入端點耦合至頻率分割器 256輸出端點。頻率分割|§ 256輸入端點麵合至時脈產生器 15 250另一輸出端點。 時脈產生器250另一輸出端點提供時脈信號至時脈信 號線209。時脈產生器250另一輸出端點提供一輸出信號於 輸出時脈彳§號線251上’並且時脈產生器250—輸入端點轉 合至VCO 252之輸出端點。VC0 252之輸入端點耦合至外部 2〇 端點253，下面將說明其使用。 傳輸器200同時也包含一輸入端點耦合至時脈信號線 234之一選擇器225。選擇器225另一輸入端點柄合至外部端 點242，下面將說明其使用。選擇器225之輸出端點耦合至 PFC 262之輸入端點。PFC 262輸出端點耦合至外部輸出端 12 1223506 點263，下面將說明其使用。PFC 262另一輸入端點耦合至 選擇器260輸出端點。選擇器260另一輸入端點耦合至時脈 信號線205，而選擇器260另一輸入端點耦合至選擇器258輸 出端點。如第4圖所示，PFC 262、選擇器260、選擇器258、 5 頻率分割器256、時脈產生器250以及VCO 252形成一組時 脈多工單元(CMU)208。 由於上述之配置，TXPCLKSEL信號可以被確定（例 如，被高位驅動）以第一模式配置傳輸器200並且建立如第5 圖所示之信號通道。以這模式而言，傳輸器200耦合至傳輸 10器200外部之另外的電路。例如，該電路可以包含，例如， 一組耦合在時脈信號端點217與接地之間的迴路濾波器 3 02。電壓控制晶體震盪器（VCXO)3 04輸入端點耦合至時脈 信號217。VCXO 304輸出端點耦合至時脈信號端點242。這 電路同時也包含一組耦合在端點263與接地之間的迴路渡 15 波器300。 反應於被確定之TXPCLKSEL信號，TXREFCLK參考時 脈信號經由選擇器225被引導至PFC 262輸入端點。此外， PFC 262比較這輸入信號之相位及頻率與時脈產生器25〇之 輸出信號的相位及頻率。因此，pFC 262控制閉迴路中之 20 VCO 252，以將時脈產生器250產生之時脈信號與 TXREFCLK參考時脈信號同步化。來自時脈產生器250之輸 出信號出現在時脈信號線205上並且出現在PFC 210輸入端 點 214。 此外’出現在PFC 210輸出端點216的輸出信號被引導 13 1223506 回PFC210輸入端點212。由於這配置，PFC210比較出現在 時脈信號線207上之時脈信號的相位及頻率與時脈產生器 250所產生並出現在輸入端點214之時脈信號。因此，由於 這配置，一組相位鎖定迴路自PFC 210形成，並且VCO 220 5將出現在時脈信號線207上之信號與出現在時脈信號線209 上之時脈信號的相位同步化。如第5圖所示，出現在時脈信 號線205上之時脈信號也是由時脈產生器250所產生。 因此，在第5圖所示出之配置中，參考時脈信號被使用 以產生將選擇器202操作同步化的時脈信號。將fif〇 204資 10料儲存同步化之時脈信號與出現在時脈信號線2〇9上之時 脈信號同步地產生。 TXPCLKSEL信號可以被否定（例如，被低位驅動）而以 第二操作模式配置傳輸器200以建立如第6圖所示之信號通 道。利用這第二操作模式，PFC 210之輸入端點212成為PFC 15 ^10之參考或輸入信號，並且PFC 210將這信號與出現在輸 入端點214上之信號同步化。在這情況中，於第二模式中， 出現在輪入端點216上之信號是來自時脈產生器21〇之輸出 k號。因此，如第6圖所示，在傳輸器之第二操作模式中， PFC21〇、VCX0 304以及迴路濾波器3〇2形成一組相位鎖定 2〇迴路電路，其同步於TXREFCLK參考時脈信號而同時地在 寸脈L號線205及207上產生時脈信號。同步於該等信號， 日守脈產生器210產生出現在時脈信號線209上之時脈信號。 苓看第7圖，在本發明某些實施例中，例如，傳輸器2〇〇 可以成為光線傳輸器卡500之部份，而該光線傳輸器卡5〇〇 14 亦為光學運送網路(OTN)之部份。作為範例，傳輸器卡5〇〇 可以是光網路路由器或切換器之部份。傳輸器卡5〇〇可以包 含—組應用特定積體電路(ASIC)502(正如一些範例中之光 網路組成器或傳送誤差更正裝置），其包含倂列地提供資料 5至傳輸器200之FIF〇 204(第4圖）的輸出暫存器（未於第7圖 中展示）。ASIC 502自資料源600接收資料，例如自電腦， 或網路橋，如一些範例。光線傳輸器卡5〇〇同時也可包含光 源508(例如，雷射二極體裝置），其反應於出現在傳輸器2〇〇 之輸出端點203上的信號而於光學串列匯流排51〇上產生光 10信號。亦可能有其他的變化。 參看第4圖，該傳輸器2〇〇之模式選擇（經由 TXPCLKSEL信號）可以用許多方式設定。例如，輸入信號 線238可以金屬線連接至特定的電壓位準（亦即，邏輯丨位準 或邏輯0位準）以選擇傳輸器2〇〇之模式。另外，txpclkse[ 15信號之信號位準可經由可程式規劃暫存器中之一位元而設 疋。其他配置亦可能被採用。 雖然本發明對於有限數之實施例 而加以說明，但熟習 本技術者將了解，本發明可有許多修改及變化。申請專利 範圍將涵蓋本發明之精神及範嘴所包含之所有此等修改及 20 變化。 【圖式簡單說明】 第1圖是先喊術之_賴流排傳輸H的分解圖。 第2圖及第3圖是串列器/傳輸器的分解圖。 第4圖是依據本發明實施例具有可選擇的時脈供應架 15

Claims (1)

1. 拾、申請專利範圍： 第92106090號申請案申請專利範圍修正本 93.7.19· 1. 一種用以供應時脈之方法，其包含： 提供一組第一時脈信號至一倂列至串列資料轉換 5 電路； 提供一組第二時脈信號至儲存利用轉換電路所轉 換的資料之記憶體； 選擇性地同步化第一以及第二時脈信號之其中一 組時脈信號與一參考時脈信號。 10 2.如申請專利範圍第1項之方法，其進一步地包含： 同步化第一及第二時脈信號之另外一組時脈信號 與第一及第二時脈信號之該一組時脈信號。 3. 如申請專利範圍第1項之方法，其中選擇性地同步化包 含： 15 選擇性地置放同步化電路於第一模式以同步化第 一時脈信號與參考時脈信號，以及於第二模式以同步化 第二時脈信號與參考時脈信號。 4. 如申請專利範圍第1項之方法，其中該選擇性地同步化 包含： 20 選擇性地提供參考時脈信號及第一時脈信號指示 之其中一組至相位鎖定迴路電路輸入端點。 5. 如申請專利範圍第4項之方法，其中反應於提供參考時 脈信號至相位鎖定迴路電路輸入端點，而同步化第一時 脈信號與參考時脈信號。 18 5 6. 如申請專利範圍第5項之方法，其進—步地包含： 反應於提供參考時脈信號至相位鎖定迴路電路輸 入端點，而同步化第二時脈信號與第—時脈信號。 7. 如申請專利範圍第4項之方法，其中反應於提供第-時 脈信號“至相位鎖定_電路輸人端點，而針對第二 時脈信號將第一時脈信號同步化。 8·如申請專利範圍第4項之方 脈信號指示至相位鎖定趣路^中反應於提供第—時 時脈信號將第二時脈信號同沭輸入端點’而針對第— 9· 一種用以供應時脈之裝置， 。 ’其包含· -組用以接收第_時 . 換電路； ^之倂列至串列資料轉 -組記憶體，其儲存利 15 接收第一時脈信號；以及 、電路所轉換的資料且 一組時脈電路，其 號將第-及第二時=性地針對-參考時脈信 步化。 破之其中-組時脈信號同 ίο.如申請專利範圍第9項之襄置， 20 一組相位鎖定趣路電路龙 其中该時脈電路包含. 號之該-組時脈信號將第其—用以針對第—及第二時脈信 時脈信號同步化。 及第二時脈信號之另—組 1 ’其中叫脈電路具有第 號與參考_錢，以及第 號與參考時脈信號。 U·如申請專利範圍第9項之裝 一模式關步 二模式關步切二時脈^ 19 年 10 15 20 曝頁 中::::圍第9項之裝置’其中該時脈電路包含: 相位鎖㉔路::第:广信號之”-組信號的 :组選擇H電路，制祕地提供 苐—時脈信梦肸+夕甘Λ L 了胍仏唬及 入端點。 其中一組至相位鎖定迴路電路輪 13.如申請專利範圍第12項之裝置，其中 路反應於選搓考雷政趄也冬土 、成疋遇路電 路電路^時脈信號至相位鎖定迴 :路之輸人端點，而提供第—時脈信號並且同^ 時脈信號與參考時脈信號。 μ 14·ίΓΓ利範圍第12項之裝置，其中該相位鎖定迴路電 =應於選擇《路提供第—時脈㈣ /路電路輸人端點，而提供第二時脈信號並且同步化 /第二時脈信號與第一時脈信號。 15=申請專利範圍第9項之裝置，其中該倂列至串列轉換 H路同步於該第-時脈信號而提供資料之信號指示。、 •—種用以處理資料之系統，其包含： 〜組用以提供資料之資料源； 〜組匯流排； 〜組倂列至串列資料轉換電路，其用以接收第一時 =信就並且同步於該第-時脈信號而產生串列格式之 貪料的信號指示； 、組記憶體，其耦合至資料源以接收併列格式的資 k且同步於—第二時脈信號而傳送由該轉換電路所 20 I2225M

   轉換的資料；以及 -組時脈電路’其選擇性地同步化第 信號之其中一組與參考時脈信號。 及第二時脈 π.如申料利範圍第16項之系統，其中該時 一組相位鎖定咏電路，其同步化第—及第_δ: 信號之另外一組時脈信號與第一以及 〜時脈 該一組時脈信號。 —時脈信號之 18.如申請專利範圍第16項之系統，其中 ίο -模式以同步化第-時脈信號與參考時脈二路具有第 二模=以同步化第二時脈信號與參考時脈二广及第 19·如申請專利範圍第16項之系統，其中 a 一組用於提供第—及第二錢之其中^路丄包含： 相位鎖定迴路電路，以及 、’號的 15 選擇器電路，其選抛地提供參 時脈信號指示之其中—組至 心虎及第- 點。 位鎖疋迴路電路輪入端 20·如申晴專利範圍第19項之系絲甘 =應於選擇器電路提供參考時脈 20 =電=輸人端點’而提供第—時脈信號並且同步化ΐ 第一時脈信號與參考時脈信號。 21•如申請專利範圍第19項之系統， 路反應於選擇器電路提供第昧、中_位鎖疋迴路電 定迪路鳩增，咖至相位鎖 該第二時脈信號與第-時脈信號。、脈μ並且同步化 21