1221310 Λ7 B7 8976pif.doc/008 五、發明說明（） 發明領域 本發明是有關稱作砍智產（Intellectual Property，IP)的 腦力勞動產品，如同半導體裝置之類的大型積體電路裝置 的電路设5十財產’且特別是有關以硬體欽述語言(Hardware Description Language，HDL)敘述的大型積體電路的電路 零件，其係爲一種虛擬元件(Virtual Component，VC)。 發明背景 近年來，隨著以VHDL (YHSIC (超高速積體電路） Hardware Hescription Language (HDL，硬體敘述語言）)或 Verilog-HDL代表之硬體敘述語言或模擬技術及電路合成 技術的進步，單晶片系統（System-on-Chip (SOC)，即單一 大型積體電路晶片上的電子電路系統）的設計者大多使用 硬體敘述語言來敘述電路系統的操作模式。同時’設計者 爲確保敘述內容能提供系統所要求的功能’會使用模擬電 腦輔助設計（CAD)(硬體敘述語言模擬器）來驗證（verify)敘 述內容，再使用電路合成工具（synthesis tool)，合成出對 應敘述內容的閘極層次邏輯電路（閘極層次之敘述）。 再者，爲儘可能縮短電路設計所需時間，設計者很少 從頭開始設計一套電路系統，而大多會將整個系統的功能 加以切割’再蒐集各專業領域之販售者提供在市場上流通 的硬體敘述語言級(HDL級)的各種電路設計資料，將其作 爲電路灌件（虛擬元件）加以組合’從而建構成完整的電路 系統。 4 本紙張κ度適-用下家標準（CNS)八:丨―規格m〇x 297公穿)~ (請先閱讀背面之注意事項再填寫本頁) -·1111111 11111-- 經濟部智慧財產局員工消費合作社印製 1221310 A7 B7 8 97 6pi f.doc/008 五、發明說明（τ) (請先閱讀背面之注意事項再填寫本頁) 另一方面，隨著系統集成度（電路集成度）之增加及其 功能之增強，用以組合之電路零件的種類亦隨之增加。再 者，由於販售電路零件的廠商數也隨之增加，系統設計者 不得不重視其蒐集之電路零件的操作驗証標準或電路品質 上的變化。然而，由於電路零件之販售商彼此間的競爭非 常激烈，所以常常會隱藏（黑箱化）電路零件的內部資訊， 使得系統設計者很難對蒐集之電路零件的品質作驗証。 由於大型積體電路的設計資料在成品化之後極難予以 修正，所以在成品化前的驗証動作非常重要。爲確保由數 個相同或不同之電路零件單元所構成之電路系統整體的運 作正常，必須在成品化之前的電路設計階段，以模擬等方 式加以驗証。如果模擬結果顯示其操作不正常，則須在此 階段中判定出導致異常的電路位置，並加以修正。 經濟部智慧財產局員工消費合作社印製 一般來說，作爲電路零件之供應者的販售商在販售時 皆會保証其產品的操作正常，故作爲使用者的系統設計者 不太會要求自行驗証。因此，使用者在驗証蒐得之電路零 件單元時，僅使用在電路零件供應者之限制下公開的規格 (通常是與電路零件之輸入/輸出端子有關的規格）以及此電 路零件操作之外部條件，以構成使用者自己的驗証用驅動 電路，再使用模擬方式來操作電路零件單元以進行驗証。 此時，如果發現電路零件的操作有異’則必須判定問題之 來源並探究其因，所以使用者有必要針對電路零件作詳細 的內部結構解析。 然則，由於電路零件之內部資訊的隱藏比例很高，所 5 本紙張尺度適用中國國家;f票> (CNS)A4規格（210 X 297公釐) g 97 6pif·d〇c/〇〇8
五、發明說明（）） 以使用者在進行內部結構解析及判定電路零件內部的異常 原因時，十分難以進行。而且’因爲使用者係使用自行設 計的驗証用驅動電路進行驗証’所以即使此電路零件並非 完全異常，在判定異常原因時，還是常常有不知從何處著 手進行電路零件之內部結構解析的情形。 再者，如果系統是由數種電路零件所組成’在其組合 階段發現操作異常時，即須在該些電路零件中判定出導致 系統異常者，並爲探究異常原因而進行每一個電路零件的 I內部解析。此種內部解析工作同樣是許常困難的，其理由 '如前所述，因此，使用者必須耗費相當多的時間去自數個 電路零件中判定出異常的原因，並找出其解決方法。 如上所述’爲驗証電路零件卓兀或整個_路系統的口口 質，在發生操作異常時務必要進行每一個電路零件的內部 解析工作。然而，由於近年來電路零件的內部資訊隱藏程 度十分嚴重，所以電路零件的內部結構解析非常的困難， 更難自其中判斷出導致異常的原因。更有甚者，如因電路 產品之內部解析太過複雜而必須爲其耗費過多的時間及精 力，那麼對使用者而言，就無法有效地減少設計所需之時 間，即無法達成其蒐集電路零件原本之目的。 發明槪要_ 因此，本發明提出一種儲存積電電路設計所用之電路 零件的電腦可讀取記憶媒體，其中電路零件係以硬體敘述 語言敘述並儲存，且包括至少具有一電路功能的電路零件 6 (請先閱讀背面之注意事項再填寫本頁) --------訂-------！線<^^· · 本紙張尺/艾適用中國國家標準（CNs)A.l丨見格（no X 297公穿） !22131〇 Λ7 B7 五 I 經濟部智慧財產局員工消費合作社印製 S976pif.doc/008 、發明說明（Vf ) 主體，以及以可分離之方式連結電路零件主體’以支援其 驗証功能的驗証支援電路。 本發明並提出一種以硬體敘述語言敘述之積體電路設 計用電路零件的驗証方法，其步驟如下··首先’對以硬體 敘述語言敘述之電路零件或電路系統進行模擬’其中電路 系統至少具有一個該電路零件，且此電路零件包含一電路 零件主體及驗証用輸出端子，其中電路零件主體至少具有 一種電路功能，且驗証用輸出端子係以可分離之方式連結 電路零件主體，而即使在其與電路零件主體之連結被切斷 時，也不致影響電路零件主體的功能。接著，藉由驗証用 輸出端子，將表現電路零件主體之操作狀態的訊號輸出至 顯示畫面上顯示出來。 本發明又提出一種儲存電路零件之驗証支援電路的電 腦可讀取記憶媒體，其中驗証支援電路係以硬體敘述語言 敘述並儲存，其包括一驗証用輸出端子。此端子可連結此 電路零件或與其分離，並係用來將表現此電路零件內部之 操作狀態的訊號輸出至外部。其中，電路零件同樣係以硬 體敘述語言來敘述，且具有輸入/輸出端子及至少一種電 路功能。 本發明又提出一種儲存電路零件之驗証支援電路的電 腦可讀取記憶媒體，其中驗証支援電路係以硬體敘述語言 敘述並儲存，其包括一驅動電路。此驅動電路可連結電路 零件或與其分離，並係用來產生操作時脈及擬真訊號 (emulation signal)以供應至此電路零件，藉以驅動此電路 7 (請先閱讀背面之注意事項再填寫本頁) ---------訂---------線* 本紙張尺度適用中國國家標準（CNSM.丨規格（210x297公¥ ) 1221310 經濟部智慧財產局員工消費合作社印製 8 97 6pif.doc/008 五、發明說明u ) 零件單元之運作。其中，電路零件同樣係以硬體敘述語言 來敘述，且具有輸入/輸出端子及至少一種電路功能。 本發明又提出一種儲存電路零件之驗証支援電路的電 腦可讀取記憶媒體，其中驗証支援電路係以硬體敘述語言 敘述並儲存，其包括一驗証用輸出端子及一監測連結電 路。其中，電路零件同樣係以硬體敘述語言來敘述，且具 有輸入/輸出端子及至少一種電路功能。驗証用輸出端子 可連結此電路零件或與其分離，並可在與電路零件連結之 時，將表現此電路零件內部之操作狀態的訊號輸出至外 部，而監測連結電路則利用驗証用輸出端子將訊號傳送至 外部。 本發明又提出一種積體電路裝置的製造方法，其步驟 如下。首先進行以硬體敘述語言敘述之一電路系統的模擬 步驟，該電路系統至少包括一電路零件，且該電路零件包 括一主體及一驗証支援電路。其中，電路零件主體具有輸 入·/輸出端子，並至少有一電路功能。驗証支援電路具有 驗証用輸出端子，其係以可分離之方式與電路零件主體之 內部連結，且於分離後不致影響電路零件主體本身的操 作。接著，利用驗証用輸出端子，將表現電路零件主體內 部之操作狀態的訊號輸出至外部。然後依據之前模擬的結 果及操作狀態的訊號，進行電路零件或電路系統的驗証動 作。接著，以驗証支援電路之外的電路系統的電路敘述內 容進行邏輯電路合成（logic synthesis)步驟，再依照此步驟 所得之邏輯電路進行佈局繞線設計（placement and 8 本紙張尺度適用中國國家標準（CNS)A·丨規格（210 x 297公餐） --------------------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1221310 8976pif.doc/〇〇8 五、發明說明（t ) routing，P&R)。接下來依照經佈局繞線設計之電路資料’ 於一基板上形成實體電路。 本發明又提出一種用於積體電路裝置設計的電路零 件，其係以硬體敘述語言敘述並儲存在電腦可讃取的記_ 媒體中，此電路零件包括至少具有一種電路功能的電路零 件主體，以及以硬體敘述語言敘述之驗証用輸出端子。5亥 驗証用輸出端子係以可分離之方式與電路零件主體連結’ 並係用以將表現電路零件主體內部之操作狀態的别號軸1出 至外部，而該驗証用輸出端子於分離後亦不致影響電路零 件主體本身的操作。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂’ 下文特舉一^較佳實施例，並配合所附圖式’作δ羊細s兌明如 下： 圖式之簡單說明： 第1圖繪示本發明一實施例之單晶片系統（SOC)之電 路零件的示意圖； 第2Α〜2C圖顯示本發明實施例之單晶片系統之電路 零件以硬體敘述語言表現的實例； 第3A〜3B圖顯示本發明實施例中，用以驗証單晶片 系統之電路零件的驗証工具以硬體敘述語言表現的實例； 第4A〜4C圖顯示本發明之實施例中，由單晶片系統 之電路零件的引入至電路系統合成爲止的各步驟示意圖； 第5圖顯示本發明之實施例中，使用單晶片系統之電 路零件的單晶片系統製造方法的流程圖；以及 9 本紙張尺度適用中阀國家標準（CNS)/\·丨規格do X 公每） --------1-------— — II ^-----1;-- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1221310 8 97 6pif.doc/008 ____H7 _____ 五、發明說明（1 ) 第6圖顯示本發明之實施例中，單晶片系統之電路零 件藉由網際網路(Internet)在市場上流通的示意圖。 圖式之標號說明: 1、 la、lb、lc、l，a、l，b、，c :電路零件 2、 2a、2b、2c :電路零件主體 3、 3a、3b、3c :驗証支援電路 4·外部驗証工具 5:電路系統 21、21a、21b、21c :輸入/輸出端子 31、 31a、31b、31c :驅動電路 32、 32a、32b、32c :監測電路 33、 33a、33b、33c、53 :驗証用輸出端子 S1〜S13 :步驟標號 較佳實施例說明 下文將以較佳實施例對本發明作更詳盡的說明，請參 照所附圖式。 請參第1圖’其繪示本發明實施例之單晶片系統（S0C) 之電路零件的示意圖。爲使說明更加容易，第i圖中所示 之電路零件係以硬體結構來顯示，然而，實際上此等電路 零件係以軟體檔案的型態存在。此種虛擬零件可儲存於多 種不同的電腦可讀取媒體中，例如是磁性記憶體、光學記 憶體、固態記憶體或半導體記憶體，例如是動態隨機存取 10 ^紙張尺度適用中國國家標準（CNS)又丨規格（LM0 X 297公釐) 一一 --------I--I --------------I (請先閱讀背面之注意事項再填寫本頁) 1221310 Λ7 B7 8 97 6pif.doc/008 五、發明說明（） 記憶體（DRAM)、靜態隨機存取記憶體（SRAM)、可電除可 程式唯讀記憶體（EEPROM)、快閃記憶體、硬碟、軟碟、 唯讀光碟（CD-ROM)、數位影碟（DVD)等等。此外，此處 「電腦」一詞泛指任何資料處理或資料控制元件，以及一 般所知的微處理器（microprocessor)。 在此實施例中，電路零件1係以硬體敘述語言敘述， 並具有電路零件主體2與同樣以硬體敘述語言敘述之驗証 支援電路3，其中電路零件主體2至少具有一特定電路功 肯g，例如是MPEG2解碼器或數位訊號處理器(Digital Signal Processor，DSP)等等。 爲使電路零件主體2能與其他電路系統連結，其必須 具有公開規格之輸入/輸出端子21。由於電路零件的供應 者通常會隱藏電路零件主體2中特別的演算法或資訊，所 以電路零件的使用者一般只會暸解電路零件主體2中的輸 入/輸出端子21的部分。 _驗証支援電路3可與電路零件1之電路零件主體2— 起提供，而由他處供應亦可。在本實施例中，驗証支援電 路3包括可驅動電路零件主體2單元的驅動電路31，可將 表現電路零件主體2之操作狀態的訊號輸出的驗証用輸出 端子33，以及藉由驗証用輸出端子33將表現電路零件主 體2之操作狀態的訊號輸出至外部的監測電路32。另外， 驅動電路31、驗証用輸出端子33，以及監測電路32可合 爲一驗証支援電路3而由販售者提供，但分別由他處提供 亦可。 (請先閱讀背面之注意事項再填寫本頁) -訂·-----丨！ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNSM·丨規格（210 x 297公綾） 1221310 Λ7 8976pif.doc/008 五、發明說明（q) 驅動電路31係用以產生時脈或初始化訊號以供應至 電路零件主體2,並用以產生其與連結之電路系統間之介 面的擬真訊號（電路零件主體2之訊號輸入/輸出的模擬）， 使電路零件主體2單元開始運作。此驅動電路31係由電 路零件1之供應者預先連結至電路零件主體2。 監測電路32係於驅動電路31驅動電路零件主體2單 元之操作時，或是於設計階段倂入電路系統後的系統操作 中，藉由驗証用輸出端子33將電路零件主體2的操作狀 態輸出至外部的驗証環境（external verification environment)。此監測電路32係由電路零件1之供應者提 供。 驗証用輸出端子33係連結至電路零件主體2的內部， 並係在驗証時與外部驗証工具4等等的驗証環境連結。此 驗証用輸出端子33之規格係由電路零件1的供應者向使 用者公開。 .此外，驗証支援電路3與電路零件主體2同樣係以硬 體敘述語言敘述，且其敘述之方式必須令使用者能將之與 電路零件主體2分離。再者，電路零件主體2之電路敘述 方式亦必須使驗証支援電路3在與之分離的情形下’仍不 會造成電路操作之異常。 請參照第2A〜2C圖，其顯示第1圖所示之電路零件1 以硬體敘述語言表現的實例。並請參照第3A〜3B圖’其 顯示使用者方面依照驗証用輸出端子33的規格所設計之 以硬體敘述語言敘述的驗証工具4的一實例。 12 ------— II---ills — ^« — — — — 1 — I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A.丨規格（210 X 297公运） 1221310 Λ7 B7 8 97 6pif.doc/008 五、發明說明（Lu) 接著將對第2A〜2C圖之電路零件1的實例作詳細說 明。 #電路零件1 <電路零件主體2> [輸入/輸出端子21] 第2A〜2B圖顯不名爲”Compo23 A”之模組（module)以 硬體敘述語言敘述之狀態。此處係將具有特定電路功能(例 如是MPPEG2解碼器等等）之電路零件主體2的電路操作 敘述出來，即其中/* Circuit Description /以後的敘述；但 電路零件主體的功能內容因與本發明之實施例無直接關 聯，故未敘述於圖中。另外，在電路零件主體2中，規格 公開的數個輸入/輸出端子21 (/* Input Terminals */: inOOsig、inOlsig、···及/* Output Terminals */: outOOsig、 outOlsig、…），以及規格未公開的數條內部訊號線（/* Internal Wire */: InternalOOWire、InternalOlWire、···)亦在 此加以敘述並定義。 <驗証用支援電路3> [驗証用輸出端子33]
ComP〇23A 模組中的驗証用輸出端子 33 (oStatusCode、oConditionCode、…）係於此加以定義，且 其與電路零件主體2的連結關係亦敘述於此。另外，驗証 用輸出端子33之規格係由電路零件之供應者向使用者公 本紙張尺度適用中國S家標準（CNSM1規格（210 X 1)97公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線| 經濟部智慧財產局員工消費合作社印製 I22l3l〇 五 經濟部智慧財產局員工消費合作社印製
Λ7 B7 8976pif.doc/008 、發明說明（\ \) 開。舉例來說，oStatusCode端子可表示資料是否可輸入 內部匯流排（bus)的狀態’ 〇ActiveRatio端子可表示匯流排 的操作速度的狀態，且 oChangeState端子可表示 oStatusCode的變化狀態等等。 以下將說明驗証用輸出端子3 3與電路零件主體2的 連結關係的具體實例。 (1)可直接輸出內部訊號線狀態之連結方式的一實例： <敘述實例> “assign oStatusCode = Internal84Wire，” 其表示oStatusCode與內部訊號線Internal84Wire連結。 (2) 可輸出數條內部訊號線之狀態運算結果的連結方式的實 例： <敘述實例> “assign oActiveRatio^Internal84Wire/Internal 12Wire* 100;” 其表示內部訊號線1nternal84Wire之狀態訊號對內部訊號 線Internall2Wire之狀態訊號的比例(％)與oActiveRatio端 子連結。 (3) 可輸出內部訊號線之狀態比較結果的連結方式的實例： <敘述實例> uassign oChangeState = (Internal 161 Wire == Internal62Wire)? I’b0:l，bl;，’ 14 本纸張尺度適用中家標準（CNS)A·丨蜆格（210 x 297公# ) 1221310 Λ7 H7 8 97 6pif.doc/008 五、發明說明（（v) 其表示內部訊號線Internall61Wire之狀態訊號與內部訊號 線Internal62Wire之狀態訊號作比較，當比較結果相同時， oChangeState端子係與一位兀大小之二進位訊號値連 結，而當比較結果不同時則與一位元大小之二進位訊號 値”1”連結。 (4) 可輸出內部訊號線之狀態監測結果的連結方式的實例： <敘述實例> “assign oWaitCount = (Internal34Wire == 1’bO)?
Internal43Wire: Internal32Wire; 其表示在監測內部訊號線Intemal34Wire之狀態訊號時’ 當其與一位元大小之二進位訊號”0”一致時，oWaitCount 端子係與內部訊號線Intemal43Wire連結，而不一致時 oWaitCount端子則與內部訊號線Internal32Wire連結。 (5) 可輸出保有內部訊號線之變化前狀態的登錄資料的連結 方式的實例： <敘述實例> “always @(oChangeState) rPreviousData = Internal22Wire;” “assign oPreviousdata = rPreviousData;” 其表示每當oChangeState端子的狀態輸出訊號改變時’將 內部訊號線Internal22Wire之狀態訊號存爲登錄資料 rPreviousData，並表示oPreviousdata端子係與儲存於登錄 資料rPreviousData之訊號連結。 15 本紙張尺度適用中阀國家標準（CNS)A.l規格（210^ 297公釐） --------------------------11.^ Aw (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1221310 Λ7 B7 8976pif.doc/008 五、發明說明（) 如此，驗証用輸出端子3 3即與表現電路愛丨牛主f 2 之內部操作狀態的訊號連結。 (請先閱讀背面之注意事項再填寫本頁) 在驗証時，訊號係由電路零件主體2之內{衣 述連結設定藉由各驗証用輸出端子3 3輸出，此日寺係定_ 選項”Debug”(除錯）。此種連結設定係由電路零件丨之供應 者事先進行。再者，此處考慮到的另一要點是，上述連糸^ 關係之切斷並不致影響電路零件主體2本身的乍。 <驗証用支援電路3> [驅動電路31] 第2B〜2C圖係顯示接續於Compo23A模組之後，名 爲Driver23A之模組的敘述內容，其中敘述用以驅動 Comp〇23A單元之操作的驅動電路31。Driver23A所敘述 之電路係用以產生操作時脈(/* Clock Driver */之後的敘述） 及電路零件外部的擬真訊號（/* Reset & Signal Generator */ 之後的敘述），並將產生之訊號輸入電路零件主體2的輸 入端子 21 (/* Driving Terminals of Component */之後的敘 經濟部智慧財產局員工消費合作社印製 述）。此驅動電路31在驗証進行時，係於定義選 項，，StandAlone，，的情形下（“'ifdef StandAlone”）驅動 Compo23A，並係由電路零件1的供應者事先連結至 Compo23A 〇 <驗証用支援電路3> 16 本紙張尺度適用中SS家標準（CNS)A·!規格（210 x 297公璧） 122131〇 8976pif.doc/008 Λ7 經濟部智慧財產局員工消費合作社印製 -—-----—------—-------〜_ 五、發明說明（〇) [監測連結電路32] Driver23A也敘述了監測連結電路32，其係藉由驗証 用輸出端子33，將電路零件主體2之操作狀態輸出至外部 的驗証環境。在FIG· 2之敘述實例中，監測連結電路32 係於定義選項”ExternalMonitor”之情形下（“、ifdef ExternalMonitor”），讀入名爲”DebugEnv”的外部驗証工具 (“include “DebugEnv”;”），並讀出以外部驗証工具製成之 監測電路。 接著將詳述第3A〜3B圖所示之驗証工具4的實例。 在第3A〜3B圖所示之驗証工具4 (“DebugEnv”)的敘述中， 包含訊號監測電路(/* Signal Monitor */之後的敘述部分）及 狀態監測電路(/* Status Monitor */之後的敘述部分），其中 訊號監測電路係用來在操作驗証時監測電路零件主體2之 操作，其係在Compo23A之輸入訊號資料名稱的敘述(/* In々ut Signal Data /之後的敘述部分）之後。狀態監測電路係 用來設定電路零件1的驗証條件(/* Condition Settings for Debug */之後的敘述部分），並監測電路零件1之狀態。此 驗証工具” DebugEnv”係依照電路零件1之供應者方面所公 開之驗証用輸出端子33的名稱或規格，由使用者方面自 行製作（敘述）。驗証工具”DebugEnv”敘述之電路係在電路 零件1之操作驗証中，定義選項”ExternalMonitor”之情形 下操作，此時所得之電路零件主體2內部的操作狀態資料 即可利用驗証用輸出端子33輸出至外部，並在進行模擬 17 (請先閱讀背面之注意事項再填寫本頁) ♦ 訂---------^一 本紙張尺度適用中國國家標準（CNSM.l規格（210x297公釐） 1221310 經濟部智慧財產局員工消費合作社印製 8 97 6pif. doc/008 A/ 五、發明說明（^ ) 驗証的電腦（工作站等）顯示畫面上顯示出來。 以下將對本發明實施例之電路零件1的模擬驗証過程 作詳細說明。 請參照第4A〜4C圖，其顯示以第1圖所示之電路零 件1 (la)爲例，由其引入（買入）至電路系統之邏輯電路合 成爲止的各個步驟。 請參照第4A圖，其係顯示此例中引入電路零件la時， 驅動電路零件la單元以驗証電路零件主體2a之操作狀態 的步驟，並顯示電路零件主體2a、驗証支援電路3a以及 外部驗証工具4之關係。以硬體敘述語言敘述之電路零件 la的操作驗証動作，係於未圖示之電腦（工作站等）上使用 對應該硬體敘述語言的模擬程式來進行。 在進彳了模擬驗証時，係於定義選 項”Debug”、”StandAlone”及”ExternalMonitor”之情形下， 由附加在電路零件la上的驅動電路31a向電路零件主體2a 供應操作時脈或驗証用的擬真訊號，以操作電路零件主體 2a單元。此時電路零件主體2a之內部操作狀態資料係藉 由驗証用輸出端子33a輸出至電路零件的外部，並在未圖 示之電腦顯示畫面上顯示出來。接著檢視顯示出之資料內 容，即可確認該電路零件之操作是否正常。再者，如有必 要，亦可由所得之資料內容估計電路零件主體2a的效能。 此時如果不能確認電路零件主體2a之操作係屬正常，則 可判斷其具有電路異常情形，而須進行電路零件主體2a 之解析以找出異常原因，並想辦法去除。簡言之，此異常 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 1221310 Λ7 B7 8976pif.doc/008 五、發明說明（仏） 原因之發現，須歸功於自驗証用輸出端子33所得之電路 零件主體2a內部的操作狀態資料。 第4B圖顯示由數個不同功能之電路零件la、lb、ic 組合所得之以硬體敘述語言敘述的電路系統5，其在建構 階段時所進行之整體功能驗証評量步驟的實例。各個電路 零件la、lb、lc係分別以輸入/輸出端子21a、2lb、21c 與以硬體敘述語言敘述之電路系統5連結。再者，如有必 要，電路系統5上亦可設有能與驗証工具4連結的驗証用 輸出端子53。各電路零件主體2a、2b、2c分別連結驗証 支援電路3a、3b、3c，並可利用後者內藏的監測連結電路 32a、32b、32c，藉由驗証用輸出端子33a、33b、33c將其 內部操作狀態之資料輸出至外部。 在進行模擬驗証時，係定義選項”Debug” 及，，ExternalMonitor”，將電路系統5之操作中各電路零件 主體2a、2b、2c內部的操作狀態資料，藉由驗証用輸出 端子33a、3；3b、33c輸出至電腦的顯示畫面上。再者，如 電路系統5上亦設有驗証用輸出端子53 ’則電路系統5整 體的操作狀態即得以監測。藉由此監測資料’即可在電路 系統整體的操作發現異常時，判定出造成異常的電路零 件。此外，有時即使數個電路零件單獨的操作並無異常情 形，仍有可能在其組合之後，發生不同電路零件之操作條 件有衝突而不能令系統正常運作的情形。在此情形下，由 於本發明可同時監測各電路零件內部之操作狀態資料，故 造成衝突之電路零件容易判定出，使得解決問題（電路修 19 ------— — — — — — ilm —I — — — — — — — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印裂 本紙張尺度適用中阀固家標準（CNSM·1規格匕U0X297公玆） 1221310 8976pif.doc/008 Λ7 H7 經濟部智慧財產局員工消費合作社印製 五、發明說明（（Ί ) 正)所需之時間較習知方法爲短。 第4C圖顯示在電路系統5之驗証工作結束後，將各 驗証支援電路3a、3b、3c自各電路零件la、lb、lc上切 斷而得l’a、l’b、l’c，再進行邏輯電路合成而得電路系統 5的實例。此邏輯電路合成步驟係將與「第4A〜4B圖之步 驟驗証完成之電路零件l’a、l’b、l’c (電路零件主體2a、 2b、2c)」連結的電路系統5輸入邏輯電路合成工具，以進 行電路系統的邏輯電路合成工作，但其中各驗証支援電路 3a、3b、3c皆排除在外。如前所述，在本發明之電路零件 中，電路零件主體係以特定方式連結驗証用支援電路，使 其在與後者分離的情形下，本身之操作也不致受到影響。 因此，雖然驗証用支援電路3在電路零件1之操作驗証完 成後即與其分離，電路零件主體2仍可正常操作。 另外，在切斷電路零件1 a、1 b、1 c之驗証支援電路3 a、 3b、3c，再將其輸入邏輯電路合成工具時，對各電路零件 所.作之選項設定 ” Debug” 、 ” StandAlcme” 及”ExternalMonitor”全部無效，也就是說，選項設 定，，Debug”、，，StandAlone，，及，’ExternalMonitor”相關之敘述 全數略過或刪除。如此，電路零件主體2a、2b、2c與驗 証支援電路3a、3b、3c (驅動電路31a、31b、31c，監測 連結電路32a、32b、32c，以及驗証用輸出端子33a、33b、 33c)之連結即可切斷。 接著，對以上述方式邏輯電路合成的電路系統進行佈 局繞線處理（placement and routing，P&R)，其後再依照佈 20 本紙张&度過用中國國家標準（CNS)A.丨規格（21〇χ297公鬉） --------Ill — — — — — — — I— ^ — — — — —— I (請先閱讀背面之注意事項再填寫本頁) 1221310 B976pif.doc/008 Λ7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ιΛ ) 局繞線處理之電路資料製造對應之光罩（mask)，並利用製 得光罩進行植入及蝕刻等預定的半導體裝置製程，以在矽 基底上建構出電晶體或配線的實體邏輯電路。藉由上述之 方法，即可將邏輯電路合成之電路系統製作成最後的單晶 片系統（SOC)成品。 請參照第5圖，其係繪示本發明之實施例中，由電路 零件之引入開始，經過驗証及邏輯電路合成步驟直至SOC 成品爲止之SOC製造方法的流程圖。 在步驟S1中’ SOC設計者買進或引入在市場上流通 之以硬體敘述語言敘述，且具有特定電路功能的電路零 件。步驟S2係使用模擬器對設計者引入之電路零件單元 進行操作驗証/模擬，並監測事先與電路零件主體連結之 驗証支援電路的驗証用輸出端子的輸出訊號。步驟S3係 檢視上述操作驗証之結果，如果此電路零件操作不正常， 設計者即在步驟S4中依據驗g正用輸出端子之輸出的監測 結果，找出導致異常的地方並加以修正（敘述修正）。 如果電路零件單獨的操作並無異常情形，即可使用此 電路零件來設計電路系統（步驟S5)。在電路系統設計完 後，即進行電路系統整體的操作驗証/模擬（步驟S6)。此 時，設計者即可監測設置於各電路零件上’且事先與電路 零件主體連結之驗証用輸出端子的輸出資料。在步驟7檢 視操作驗証結果之後，如果發現電路系統無法正常操作， 則在步驟8中，依據驗証用輸出端子的監測輸出資料判定 出導致異常的電路零件，並由電路零件之供應者或引入者 21 — — — — — — — ml — ·1111111 ^ ·11111 I I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國S家標準（CNS)/Y1規格（2丨0><297公釐） 1221310 Λ7 B7 8976pif.doc/008 五、發明說明（θ) 解決問題（進行電路修正）。 (請先閱讀背面之注意事項再填寫本頁) 反之，如果電路系統之操作並無異常，則在步驟S9 中將電路系統之敘述輸入邏輯電路合成工具，並在排除其 中有關驗証支援電路之敘述後，進行邏輯電路合成（電路 合成）動作◦當然，就本發明實施例之電路零件的結構而 言，由電路系統之敘述中去除與驗証支援電路相關之部分 是確實可行的。 接著，對邏輯電路合成之電路系統進行步驟S10之佈 局繞線處理，再依此製作出光罩（步驟S11)。並利用製得 光罩進行植入及蝕刻等預定的半導體裝置製程（步驟 S12)，以在矽基底上建構出電晶體或配線的實體邏輯電 路，而完成最後的單晶片系統（SOC)成品。 如採用上述單晶片系統之製造方法，電路系統之操作 驗証所需時間即較習知者爲短，且單晶片系統的開發時間 也可以縮短。 經濟部智慧財產局員工消費合作社印製 ‘再者，由於本發明實施例之電路零件係以硬體敘述語 言敘述，故其適合在網際網路上販售及流通。請參照第6 圖，其係繪示本發明之電路零件在網際網路上的流通模式 的實例。各家電路零件販售公司會將做好的電路零件儲存 在連結自家伺服器的記憶媒體（硬碟等）中。另一方面，使 用各販售公司供應之電路零件的SOC設計者會進入各公 司的網站，並在一些例行手續後將想要的電路零件下載到 自己的硬碟中，以買下/引入此電路零件。由於此時電路 零件係在網際網路上流通，故不必經由人力運送，設計者 22 本紙張K度過用中國阀家標準（CNS)A.丨規格（:Μ〇χ 3)7公笔） 1221310 Λ7 B7 8976pif.d〇c/〇〇8 五、發明說明（W ) 即可直接買下/引入想要的電路零件。因此，習知技藝中 電路零件流通所需時間可以省去，而得以縮短SOC之設 計時間。再者，由於流通成本亦可省去，故販售者方面可 以較便宜地提供電路零件，設計者也可望買到較便宜的電 路零件。 再者’在本發明實施例之電路零件的販售方面，上述 驗証支援電路除了可以附加在電路零件主體上一起販售之 外’其本身尙可作爲搭配電路零件主體的選用產品，而以 另一產品（另一敘述檔案）之型態與電路零件主體分開販 售°但是’於此情形下，爲使電路零件主體能與驗証支援 電路順利連結，電路零件供應者方面必須事先將其設定成 可以連結的狀態。當驗証支援電路本身係作爲另一產品販 售時’設計者在買到電路零件主體之後，即會在須使用驗 証支援電路時單獨購買的驗証支援電路產品。 在採用上述之販售方法時，驗証支援電路（已由電路 零件供應者方面事先設定而可與電路零件主體連結）不論 是附加在電路零件主體上販售/流通，還是作爲搭配之選 用產品獨自販售/流通，對電路零件之購買者而言皆易於 進行電路零件之驗証。因此，與習知技藝相較之下’電路 系統之開發時間可以縮短。 如上所述，在本發明實施例之單晶片系統設計所用的 電路零件中，具有特定電路功能之電路零件主體之內部連 結至一驗証用輸出端子，其係由電路零件之供應者事先設 定成可與電路零件主體分離的狀態，且在與電路零件主體 23 (請先閱讀背面之注意事項再填寫本頁) 訂---------線_ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中阀國家標準（CNS)A.I規格（210 X 297公釐） 1221310 Λ7 8976pif.doc/008 五、發明說明（，丨） 分離後並不會影響其獨立之操作。因此，電路零件的使用 者可更容易進行電路零件之驗証，並在邏輯電路合成時僅 使用必要的電路零件主體來合成電路系統。因此，硬體敘 述語言階段的電路系統的操作驗証及修正所需時間可較習 知者爲短，使得單晶片系統（S〇C)之硏發製造時間得以縮 短。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護車β S昌視後附之申g靑專利軔圍所界定者爲準。 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
度過用中闼國家標準（CNS)A·丨規格公釐）