JP2000123061A - 集積回路装置の設計用データベース及び集積回路装置の設計方法 - Google Patents

Abstract

(57)【要約】 【課題】 データをフレキシブルに利用しうる状態で格
納した集積回路装置の設計用データベース及びこれを利
用した集積回路装置の設計方法を提供する。 【解決手段】 設計データの格納層であるＶＣＤＢ１
（ＶＣデータベース）と、制御システムであるＶＣＤＢ
ＭＳ２（ＶＣＤＢマネージメントシステム）とを備えて
いる。ＶＣＤＢ１には、ＶＣクラスタ３と、アーキテク
チャ情報４とが含まれ、ＶＣクラスタ３には、仕様レベ
ルのデータを格納する仕様ＶＣ５と、動作レベルのデー
タを格納する動作ＶＣ６と、ＲＴレベルのデータを格納
するバーチャル・コアであるＲＴＬ−ＶＣ７と、各ＶＣ
の性能を評価するための性能指標８とが存在する。各階
層にＶＣを備えることにより、各階層において、新たな
ＶＣの生成，ＶＣ内のデータの改変，インスタンスの生
成などを行なうことができ、データの再利用を含めたフ
レキシブルな利用を行なうことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積回路装置の設
計に用いられるデータベース及びそれを利用した設計方
法に係り、特に、システムオンチップ化に対応するため
の設計技術に関するものである。

【０００２】

【従来の技術】従来より、電子機器内の半導体装置は、
例えばメモリ，プロセッサなどの種類ごとの個別のＬＳ
Ｉとして半導体チップ上に形成された後、各チップをプ
リント配線基板などの母基板上に実装することにより製
造されてきた。

【０００３】ところが、最近、電子機器のより広範な利
用を図るべく、電子機器に用いられる半導体装置は小型
化，軽量化，省電力化及びコストの削減を要求されてお
り、特に、デジタル情報家電分野はその傾向が強い。そ
して、このような電子機器産業界の要請に応じて、半導
体産業はその重心をメモリからシステムＬＳＩに移行さ
せることを余儀なくされている。

【０００４】かかるシステムＬＳＩは、具体的には、メ
モリや各種の論理回路を１つのチップ上に設けることに
より実現される。システムオンチップ化のためには、異
なる構造を有するトランジスタ等の素子を共通の基板上
に形成するためのプロセス上の技術が必要であることは
いうまでもないが、設計技術においても大きな変革が要
求される。

【０００５】そこで、このようなシステムオンチップ化
に対応した設計技術として、ある機能を実現する多くの
セルからなる１つのブロック（例えば機能ブロックと呼
ばれるもの）を設計するためのデータを予め用意してお
いて、このデータを利用して、各ブロックを組み合わせ
た所望のシステムＬＳＩを設計することが提案されてい
る。その場合、各機能ブロックごとに機能を実現するた
めの構造が定められているので、半導体装置全体の設計
においては、各機能ブロック間の配線や周辺回路の設計
を行なうだけで済む。このようにして、設計効率の大幅
な向上を図ろうとするものである。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の設計手法では、論理設計，レイアウト設計などの下
位側の設計において設計されたブロックのうち何を利用
し、それらをどのように配置，配線するなどの設計を行
なうだけなので、各ブロック内の一部の要素のみを利用
するなど、ブロックをフレキシブルに活用することがで
きない。そのために、システムＬＳＩに対する小型化な
どの多彩な要求を十分満たすことができないおそれがあ
る。

【０００７】本発明は、上記従来の設計手法の問題点に
鑑み、上記従来のようなブロックを用いた設計手法に変
わる新たな設計システムを構築することを目的として成
されたものであり、特に、１つのまとまったコアとして
把握される要素のデータをフレキシブルに利用しうる状
態で格納した集積回路装置の設計用データベース及びこ
れを利用した集積回路装置の設計方法を提供することを
目的とする。

【０００８】

【課題を解決するための手段】本発明の第１の集積回路
装置の設計用データベースは、集積回路装置を設計する
ために必要なデータを格納する複数のＶＣクラスタを備
えたデータベースであって、上記各ＶＣクラスタは、集
積回路装置を構成するために必要な仕様・動作レベルの
データを格納する仕様・動作ＶＣ（バーチャル・コア）
と、上記各仕様・動作ＶＣが格納しているデータが示す
仕様・動作を満たすために必要なＲＴレベル（レジスタ
ー・トランスファレベル）のデータを格納するＲＴＬ−
ＶＣとを備えている。

【０００９】これにより、ＶＣクラスタ内の各ＶＣに格
納されているデータを、回路設計やレイアウト設計とい
う下流側ではなく、より上流側の仕様・動作レベル，Ｒ
Ｔレベルでフレキシブルに利用することが可能な設計環
境が得られる。

【００１０】上記第１の集積回路装置の設計用データベ
ースにおいて、上記仕様・動作ＶＣを、仕様レベルのデ
ータを格納する仕様ＶＣと、該仕様ＶＣが格納している
データが示す仕様を満たすために必要な動作レベルのデ
ータを格納する動作ＶＣとに区分しておくことが好まし
い。

【００１１】上記第１の記載の集積回路装置の設計用デ
ータベースにおいて、集積回路装置の性能を評価するた
めの複数のパラメータからなり、上記仕様・動作ＶＣに
おいては上記複数のパラメータを座標とする多次元空間
内の第１の範囲として表される一方、上記ＲＴＬ−ＶＣ
においては上記複数のパラメータを座標とする多次元空
間内の上記第１の範囲より狭い第２の範囲又は点として
表される性能指標をさらに備えることが好ましい。

【００１２】本発明の第２の集積回路装置の設計用デー
タベースは、集積回路装置を設計するために必要なデー
タを格納する複数のＶＣ（バーチャル・コア）を備えた
データベースであって、上記ＶＣが格納しているデータ
の変数部分を定数化してなるインスタンスを管理するた
めのインスタンス管理部を備えている。

【００１３】これにより、データベースの円滑な管理が
可能となる。

【００１４】本発明の第３の集積回路装置の設計用デー
タベースは、集積回路装置を設計するために必要な仕様
レベルのデータを格納する仕様ＶＣ（バーチャル・コ
ア）を備えたデータベースであって、上記仕様ＶＣは、
集積回路装置を構成するために必要な仕様を記述する設
計データと、上記設計データの仕様をチェックするため
の検証データと、集積回路装置の性能を評価するための
性能データとを備えている。

【００１５】これにより、仕様レベルにおいても、ＶＣ
内に格納されている仕様に関するデータが、システムに
必要な性能の範囲からはずれていないことが確認できる
ので、後の下流側での無駄な設計，検証の発生を抑制す
ることができる。

【００１６】本発明の第４の集積回路装置の設計用デー
タベースは、集積回路装置を設計するために必要な動作
レベルのデータを格納する動作ＶＣ（バーチャル・コ
ア）を備えたデータベースであって、上記動作ＶＣは、
上記データをハードウェアで実現される動作とソフトウ
ェアで実現される動作とに分けて格納している。

【００１７】これにより、動作レベルでのハードウェア
・ソフトウェア協調設計あるいは検証が可能になり、設
計の自動化に適したデータベースが得られる。

【００１８】本発明の第５の集積回路装置の設計用デー
タベースは、集積回路装置を設計するために必要なデー
タを格納する複数のＶＣからなるＶＣクラスタを備えた
データベースであって、上記各ＶＣクラスタ内の各ＶＣ
が格納しているデータのうち共通の特性あるいは共通の
機能を表す部分を指し示す管理テーブルを備えている。

【００１９】これにより、インターフェイス，クロッ
ク，電源の共通化や、リソースの共有化などが可能かど
うかの検索を容易かつ迅速に行なうことが可能になる。

【００２０】本発明の第１の集積回路装置の設計方法
は、集積回路装置の設計に必要なデータを格納する複数
のＶＣ（バーチャル・コア）を有するデータベースを用
いた集積回路装置の設計方法であって、上記各ＶＣが格
納しているデータの変数部分を定数化してなるインスタ
ンスを生成するステップを含んでいる。

【００２１】この方法により、外部情報に適合したイン
スタンスの生成が可能となり、利便性や効率が向上す
る。

【００２２】上記第１の集積回路装置の設計方法におい
て、上記インスタンスの生成を、上記ＶＣが格納してい
るデータの変数部分のうちモジュール名を定数化するこ
とにより行なうことが好ましい。

【００２３】本発明の第２の集積回路装置の設計方法
は、集積回路装置の設計に必要な仕様レベルのデータを
格納する仕様ＶＣ（バーチャル・コア）を有するデータ
ベースを用いた集積回路装置の設計方法であって、上記
各仕様ＶＣが格納しているデータを具体化してなるイン
スタンスを生成するステップと、上記生成されたインス
タンスを上記データベースに格納するステップとを備え
ている。

【００２４】この方法により、仕様レベルにおいて、外
部情報に適合したインスタンスの生成が可能になり、利
便性や効率が向上する。

【００２５】本発明の第３の集積回路装置の設計方法
は、集積回路装置の設計に必要な仕様レベルのデータを
格納する仕様ＶＣ（バーチャル・コア）と、該仕様レベ
ルが格納しているデータの示す仕様を満たすために必要
な動作レベルのデータを格納する動作ＶＣとを有するデ
ータベースを用いた集積回路装置の設計方法であって、
上記動作レベルのデータのうち不要な部分を削除するス
テップを含んでいる。

【００２６】この方法により、集積回路装置の質の向上
を効率的に図ることができる。

【００２７】本発明の第４の集積回路装置の設計方法
は、集積回路装置の設計に必要なデータを格納する複数
のＶＣ（バーチャル・コア）を有するデータベースを用
いた集積回路装置の設計方法であって、上記複数のＶＣ
が格納しているデータのうちＶＣ間で互いに組み合わせ
が可能な部分を抜き出してなる関係情報を生成するステ
ップを含んでいる。

【００２８】この方法により、設計の過程において、各
ＶＣ間の関係情報を利用してインターフェイス，クロッ
ク，電源の共通化や、リソースの共有化を進めていくこ
とができる。

【００２９】本発明の第５の集積回路装置の設計方法
は、集積回路装置を設計するために必要な動作レベルの
データをハードウェアとソフトウェアとに分けて格納す
る動作ＶＣ（バーチャル・コア）を有するデータベース
を用いた集積回路装置の設計方法であって、ハードウェ
ア・ソフトウェア協調設計又は検証を行なうステップを
含んでいる。

【００３０】この方法により、ＶＣを利用しながら設計
の自動化が容易な設計方法が得られる。

【００３１】本発明の第６の集積回路装置の設計方法
は、集積回路装置を構成するために必要な仕様・動作レ
ベルのデータを格納する仕様・動作ＶＣ（バーチャル・
コア）と、上記各仕様・動作ＶＣが格納しているデータ
が示す仕様・動作を満たすために必要なＲＴレベル（レ
ジスター・トランスファレベル）のデータを格納するＲ
ＴＬ−ＶＣとからなるＶＣクラスタを有するデータベー
スを用いた集積回路装置の設計方法であって、上記複数
のＶＣクラスタ内の各ＶＣが格納しているデータを利用
して、新たな仕様を生成するステップを備えている。

【００３２】この方法により、各ＶＣクラスタ内のＶＣ
の設計データをフレキシブルに再利用することができ
る。

【００３３】

【発明の実施の形態】（ＶＣ，ＶＣＤＳ，ＶＣＤＢの概
念）まず、本発明におけるＶＣ及びＶＣＤＳの概念につ
いて説明する。

【００３４】本発明におけるＶＣ（バーチャル・コア）
とは、ＩＰ（機能ブロック）としばしば同義に使用され
るバーチャルコンポーネントとしての”ＶＣ”とは異な
る概念であって、１つのまとまったブロックで構成され
るシステムＬＳＩの設計を対象としており、その中で
も、再利用が可能なハードウェア，ソフトウェアを含む
データを指すものとする。そして、ＶＣＤＳ（バーチャ
ル・コア・デザイン・システム）とは、このＶＣを利用
してシステムＬＳＩのハード，ソフトを最適化するため
のシステム全体を指すものとする。また、ＶＣＤＢ（バ
ーチャル・コア・データベース）とは、ＶＣを利用した
設計のために用いられるデータベースを指すものとす
る。

【００３５】（ＶＣＤＳの概略構成）図１は、本発明の
実施形態に係るシステムＬＳＩ設計のためのデザインシ
ステム（ＶＣＤＳ）の構成を概念的に示す図である。

【００３６】図１に示すように、本実施形態に係るデザ
インシステムは、システムの設計のためのデータの格納
層であるＶＣＤＢ１（ＶＣデータベース）と、ＶＣＤＢ
１の最適化などを行うための制御システムであるＶＣＤ
ＢＭＳ２（ＶＣＤＢマネージメントシステム）とにより
構成されている。

【００３７】ＶＣＤＢ１には、ＶＣの集合体として捉え
られるＶＣクラスタ３と、このＶＣクラスタ３中のＶＣ
の構造を決定するためのアーキテクチャ情報４とが含ま
れている。ＶＣクラスタ３には、仕様で記述されるデー
タを格納するバーチャル・コアである仕様ＶＣ５と、動
作で記述されるデータを格納する動作ＶＣ６と、ＲＴレ
ベル（レジスター・トランスファレベル）で記述される
データを格納するバーチャル・コアであるＲＴＬ−ＶＣ
７と、各ＶＣの性能を評価するための性能指標８とが存
在する。

【００３８】ここで、動作とは１つの仕様に対してソフ
トウェア，ハードウェアの割り当てを定めたものであっ
て、一般的には１つの仕様に対して複数の動作がある。
ＲＴ（レジスター・トランスファ）とは、動作に対して
ハードウェア的に実現できるものであって、一般的には
１つの動作に対して、重視するパラメータの相違などに
応じた何種類かの実現方法がある。すなわち、後に詳し
く説明するように、１つの仕様ＶＣに対して複数の動作
ＶＣを、１つの動作ＶＣに対して複数のＲＴＬ−ＶＣを
それぞれ階層的に有しているのが一般的である。ただ
し、仕様と動作とはいずれも機能的な概念を表すものと
もいえるので、その区別が困難な場合もあり、その場合
には、仕様・動作ＶＣとしてデータベースを持っておく
ことも可能である。

【００３９】また、性能指標８とは、例えば面積，スピ
ードなどのパラメータをいい、例えばＲＴレベルでは、
ある値をかなり正確に算出することができる。また、実
際にあるＲＴレベルでハードを実現したことがあれば、
その結果も性能指標８に組み込んでおくことができる。
性能指標８の詳細については後述する。

【００４０】アーキテクチャ情報４には、実際にそれぞ
れのＶＣをどう使用するかということの情報が含まれて
いる。例えばあるタスクをソフトウェアで実現する場合
には、「それを実行するプロセッサはなにを使用するの
か」、「バス（インターフェイス）はなにを使用するの
か」、「電源，クロック供給方式はどうするか」、「論
理合成する際のテスト方式はなにを用いるか」、「命名
規則の制約（ツールの制約や重複防止のための規則）は
どうか」など、そのシステムＬＳＩに必要な種々の情報
が含まれている。

【００４１】一方、ＶＣＤＢＭＳ２は、ＶＣＤＢ１に対
する登録や、ＶＣＤＢ１の外方からの検索，インスタン
スの生成などを行なう。登録には、新たなコアとして登
録するほか、既存ＶＣを参照して新たなＶＣを生成し、
そのＶＣの機能を改変したり、ＶＣ内のデータの追加登
録を行なったり，差分管理情報を格納したりすることが
含まれる。検索とは、どのレベルのＶＣでどういう種類
の情報が欲しいかということの検索である。これらの詳
細についても後述する。

【００４２】図２は、本実施形態のＶＣＤＳにおける設
計の基本的な流れを示す図である。同図に示すように、
仕様レベル，動作レベル及びＲＴレベルのいずれにおい
ても、記述，検証，評価，合成の手順によりＶＣの生
成，改変などが行なわれる。例えば、仕様レベルにおい
ては、仕様ＶＣであるＳ１，Ｓ２が選び出されたり、新
たなＶＣであるＳ３が生成されたりする。その際、図中
矢印に示す方向に沿ってデータが流れて、データの記
述，検証，評価が行なわれ、評価はフィードバックされ
る。動作レベルでは、各仕様ＶＣであるＳ１，Ｓ２，Ｓ
３に対応した動作ＶＣであるＤ１，Ｄ２，Ｄ３が生成さ
れるが、各ＶＣはハードウェア，ソフトウェアに機能分
割される。また、ＲＴレベルでは、各動作ＶＣであるＤ
１，Ｄ２，Ｄ３に対応するＲＴＬ−ＶＣであるＲ１，Ｒ
２，Ｒ３が生成されるとともに、これらを接続するバ
ス，ＣＰＵ，メモリ等が生成される。つまり、より具体
化されることになる。

【００４３】各々のタスクは、外部入出力部及び仕様Ｖ
Ｃと状態遷移などで記述されている。仕様ＶＣは、状態
遷移，論理，真理値表などを表現できる言語あるいは図
形で記述されている。

【００４４】このように、各階層にＶＣを配置してこれ
らを総合的に管理することにより、従来の機能ブロック
とは異なり、フレキシブルに利用できるデータベースの
提供を図ることができる。

【００４５】−ＶＣクラスタの構成− 次に、図３は、図１に示すシステムの機能部分を抜き出
して示すブロック回路図である。同図において、ＶＣク
ラスタ３を格納しているデータベース格納層１０に情報
を入力するための入力部１１と、データベース格納層１
０からの出力情報を受ける出力部１２と、データベース
格納層１０，入力部１１及び出力部１２を制御する制御
部１３とを有する。ＶＣクラスタ３には、仕様ＶＣを生
成する仕様層と動作ＶＣを生成する動作層とを含む仕様
動作層１４と、ＲＴＬ−ＶＣを生成するＲＴ層１５とい
う機能が存在する。このうち、仕様層と動作層とは必ず
しも明確に区分できない場合があるので、仕様動作層１
４と一括して示されている。

【００４６】図４は、ＶＣクラスタの機能を詳細に説明
する図である。同図に示すように、仕様層においてある
機能を表現する仕様ＶＣがあると、その下流側の動作層
においてはそれを実現するための複数の動作ＶＣ１，動
作ＶＣ２が一般的には存在し、さらに下流側のＲＴ層に
おいては各動作ＶＣ１，動作ＶＣ２を実現するためのそ
れぞれ複数のＲＴＬ−ＶＣ１ａ，ＲＴＬ−ＶＣ１ｂ，Ｒ
ＴＬ−ＶＣ２ａ，ＲＴＬ−ＶＣ２ｂが一般的には存在す
る。例えば、”乗算”という１つの仕様に対し、”乗
算”を実現するための動作は複数の足し算とシフトなど
の動作の組み合わせからなるので、複数通りの動作が存
在するのが一般的である。もちろん、下流側に１つのＶ
Ｃしか存在しないこともあり得る。図４に示す例では、
例えば”乗算”という１つの仕様ＶＣに対し、遅延を重
視した実現方法が動作層ＶＣ１であり、（占有）面積を
重視した実現方法が動作層ＶＣ２である。そして、各層
ごとにインスタンスＶＣを生成して付加する機能が備わ
っており、図４には、例としてＲＴＬ−ＶＣ１ａ，ＲＴ
Ｌ−ＶＣ１ｂ，ＲＴＬ−ＶＣ２ａ，ＲＴＬ−ＶＣ２ｂに
おいて、それぞれ１又は複数のインスタンスＶＣを生成
する機能が表わされている。

【００４７】図５は、本実施形態における各ＶＣの構造
を示す図である。仕様層，動作層，ＲＴ層などの各階層
のＶＣには、後述する設計データ（図）と、テストベク
タなどの検証データと、面積，遅延（，消費電力）など
の性能情報と、対象ＶＣの上位概念を持つ上位層ＶＣ，
下位概念を持つ下位層ＶＣなどに関するリンク情報とな
る上下層（親子）情報と、ＶＣ作成時に参照した同一層
のＶＣや参照されたＶＣなどに関する派生情報と、同一
層（動作層など）に属するＶＣ間で共有する情報があれ
ばその共有情報と、追加や修正があった場合にはその改
変内容と、例えばパラレル又はシリアル又はＰＣＩパス
などのバスを生成するためのインターフェイス情報とが
備えられている。

【００４８】（各層の詳細な構造）図６は、各層のＶＣ
のデータ及び性能情報の関係を示す図であって、同図の
右側には、（占有）面積と遅延とを性能評価のパラメー
タとして採用したときの各層の性能情報の例が示されて
いるが、同図の左側には、後述する図７〜図９に例示す
るような各層の設計データや検証データが存在するが、
図６においては説明を簡単にするために図示を省略す
る。以下、各層の内容について説明する。

【００４９】−仕様層− 仕様層は機能とでもいうべき基本的な入出力関係を規定
する部分であるので、仕様層内の設計データには、入出
力信号の種別や、テキストベースのデータ，プロトコル
などの規格、ある規格に合わせるための目標性能などの
性能、ドキュメントとして与えられている機能仕様があ
る。仕様検証モデルは、ＦＳＭ（状態遷移），ＣＦＧ
（コントロールフローグラフ），ＤＦＧ（データフロー
グラフ）などで表現されている仕様記述（言語又は図）
である。具体的なフォーマットの例としては、例えばＶ
ＨＤＬ，ＳＤＬ，ＬＯＴＯＳ，Ｃ／Ｃ＋＋などというも
のである。図７は、ＳＤＬというフォーマットで記述さ
れたある設計データの例である。

【００５０】−動作層− 動作層は、アーキテクチャ情報と、ハードウェア部と、
ソフトウェア部とに分かれている。アーキテクチャ情報
は、対象プロセッサ名、ＯＳ名、ハードウェア，ソフト
ウェアの通信方法などを含んでいる。例えば、プロセッ
サとＯＳとシミュレーションとを組み合わせる場合に
は、使用するプロセッサはＳｐａｒｃ，Ｐｅｎｔｉｕｍ
などで、使用するＯＳはＵＮＩＸ，Ｗｉｎｄｏｗｓなど
で、使用するハードウェア，ソフトウェアの通信方法は
ＩＰＣ，ＰＬＩなどであって、これらの適当な組み合わ
せを記述すると共に、必要な前提条件などを記述してお
く。ただし、ＣＰＵはなくてもよい場合がある。また、
ハードウェア部には、仕様層に対して具体化した機能が
ドキュメントとして残されており、具体的には、仕様に
なかった詳細な動作モードが記述されている。図８は、
ハードウェア部に格納されているデータの例を示す図で
ある。ＶｅｒｉｌｏｇＨＤＬ，ＶＨＤＬなどのハードウ
ェア記述言語で記述されている。ソフトウェア部の内容
は、ソースコード（例えばＣ／Ｃ＋＋）により記述され
る。図９は、ソフトウェア部に格納されたデータの例を
示す図である。

【００５１】図１０は、動作層の検証の際に使用される
環境を示す図である。ハードウェア部（ＨＷ）と、ソフ
トウェア部（ＳＷ）と、ＣＰＵが存在する場合にはＣＰ
Ｕと、これらを接続する通信手段（Ｃｏｍｍｕｎｉｃａ
ｔｉｏｎ）とが存在している。場合によっては、通信手
段とソフトウェア部との間にＯＳが介在していることも
ある。つまり、この状態では、バスの接続は未定であ
る。

【００５２】−ＲＴ層− 次に、ＲＴ層も基本的には、上述の動作層と同様に、ア
ーキテクチャ情報と、ハードウェア部と、ソフトウェア
部とを備えている。ただし、図１１に示すように、ＲＴ
層においては、ハードウェア部（ＨＷ）と、ＣＰＵと、
メモリ（ＭＥＭ）と、ソフトウェア部（ＳＷ），ＯＳと
を接続するバスが形成されている。つまり、通信方法に
ついても、どのように接続するのかというレベルまで具
体化され、ハードウェアに確実に具現化できる，つまり
論理合成できるものになっている。そして、ハードウェ
ア部及びソフトウェア部の双方に、メタ層とインスタン
ス層とが存在する。ただし、インスタンス層とは、変数
をパラメータとして記述されているメタ層の変数を定数
で置き換えたものである。図１２は、ＲＴ層におけるメ
タとインスタンスとの例を示す図である。

【００５３】ＲＴ層内のアーキテクチャ情報としては、
以下のような情報がある。

【００５４】まず、プロセッサ（ＣＰＵ）情報として、
動作層及びＲＴ層で使用する協調検証モデルがある。こ
れはプロセッサごとに存在する。

【００５５】次に、バス（ＩＦ）情報として、バスの信
号の種別や幅などの情報や、バスのプロトコル（タイミ
ング）がある。これらは、プロセッサを各ハードウェア
を接続するための内容が含まれている。

【００５６】テスト方式に関する情報として、テスト方
式と必要な機能・仕様（専用端子），付加回路）があ
る。例えばＦｕｌｌ Ｓｃａｎの方式であれば、Ｓｉｎ
（スキャンイン），Ｓｏｕｔ（スキャンアウト），Ｓｃ
ｌｋ（スキャンクロック），ＴＥの信号などの情報が必
要である。バウンダリースキャンテスト方式の１つであ
るＪＴＡＧを採用するのであれば、制御端子やＴＡＰコ
ントローラ回路などの情報が必要である。外部から直接
それぞれのコアをテストする分離テストを行なうのであ
れば、テストモード端子，セレクタ回路などの情報が必
要である。命名規則としては、例えば「モジュール名は
英数字の小文字１６字以下であること」などいう，生成
したインスタンスＶＣを処理するＥＤＡツールごとの制
約や、「モジュール名の先頭に、”Ａ９８１００５ Ｎ
を付加すること」などという，同じ名称で異なるインス
タンスＶＣを生成しないための制約などがある。

【００５７】−各層における性能情報− 仕様層において、図４に示す仕様ＶＣがある場合、この
仕様ＶＣの性能を面積と遅延で表すと図６の右上部に示
す範囲（ハッチング部）である。そして、この仕様ＶＣ
に対して、図４に示すような遅延を重視した実現方法で
ある動作ＶＣ１と、面積を重視した実現方法である動作
ＶＣ２とがあった。図６の右中央部に示すように、動作
ＶＣ１，動作ＶＣ２の範囲は、それぞれハッチングが施
された遅延の小さい領域及び面積の小さい領域である。
さらに、ＲＴ層には、図４に示すように、動作ＶＣ１に
対するＲＴＬ−ＶＣ１ａ，ＲＴＬ−ＶＣ１ｂと、動作Ｖ
Ｃ２に対するＲＴＬ−ＶＣ２ａ及びＲＴＬ−ＶＣ２ｂと
があった。図６の右下部に示すように、各ＶＣの面積及
び遅延は具体的な曲線状のある点として定まる。

【００５８】ここで、性能情報には多数のパラメータが
あることから、各層の性能情報は実際には図６のような
平面座標系ではなく、多次元座標系で表されることにな
る。したがって、性能情報は、ＲＴ層においては多次元
空間内のある範囲又は点として、仕様層又は動作層にお
いては多次元空間内のある範囲として、それぞれ表され
ることになる。

【００５９】（ＶＣＤＢを利用した設計方法の詳細）次
に、上記図３に示す制御部１３による制御内容について
説明する。

【００６０】−インスタンスＶＣの生成− まず、ＲＴ層においてメタからインスタンスを生成す
る。図１２は、ＲＴ層のメタ及びインスタンスのデータ
の一部を抜き出して具体的に示す図である。メタの中で
下線を施している部分が変数であって、その他の部分は
定数かあるいは変数であったがすでに定数化されている
部分である。メタには、設計データと検証データ（テス
トベクタ）とがあり、それぞれモジュール名が変数とな
っている。同図のメタの欄には、モジュール名（”％ｍ
ｏｄｕｌｅ１”など）を変数としてタスクが記述されて
いる。インスタンスを生成する場合には、「設計規約
（仕様ツール，データベースなど）を遵守する」、「他
のＶＣと同じモジュール名，ピン名を重複して設定しな
い」などの出力条件を満たすように、モジュール名やピ
ン名などの変数を定数化する。例えば、同図のインスタ
ンスの欄に示すように、変数”％ｍｏｄｕｌｅ１”を”
ｃｈａｎｎｅｌ”に定数化するのである。

【００６１】−検証データの変更− それに応じて検証データも変更する（モジュール名な
ど）。例えば、図１２の検証データの欄に示すよう
に、”％ｍｏｄｕｌｅ”が”ｃｈａｎｎｅｌ”に定数化
されている。

【００６２】−性能情報の生成− 次に、図３の制御部１３により、性能情報の生成が行な
われる。まず、ＲＴ層において、図６の右下部に示すＲ
ＴＬ−ＶＣ（メタ層）の性能情報が生成される。ＲＴ層
において、インスタンスはメタと同じ性能情報を有して
いる。まず、ＲＴＬ−ＶＣの性能情報から図６の右中央
部に示すような動作ＶＣの性能情報が生成される。次
に、動作ＶＣの性能情報から図６の右上部に示すような
仕様ＶＣの性能情報が生成される。なお、性能情報に
は、消費電力に関する性能情報もある。すなわち、この
システムのデータベースを使用する場合には、図６の右
上部に示される性能情報から下方の性能情報を順に参照
していくことになるが、データベースを構築する場合に
は、図６の右下部に示す性能情報から上方の性能情報を
順に生成してことになる。

【００６３】−設計時のデータの流れ− 図１３は、本実施形態のＶＣＤＢＭＳ１による設計にお
ける設計データの流れを示す変形フロー図である。同図
において、各レベルの設計をステップＳＴ１〜ＳＴ３で
表示し、各ステップＳＴ１〜ＳＴ３の処理の例を図示し
ている部分をステップＳＴ１′〜ＳＴ３′と表示してい
る。また、図１４は、ＶＣＤＢ１（データベース）の構
造を例示する図である。

【００６４】まず、図中破線に示すシステムＬＳＩ要求
仕様が与えられると、ステップＳＴ１で、このシステム
ＬＳＩ要求仕様を満足するためのシステム設計を行な
う。すなわち、システム動作の分割と各分割機能の各仕
様ＶＣへの割り当てとを行なうのである。例えば、図１
３のＳＴ１′に示すように、システムＬＳＩ要求仕様に
適合する仕様ＶＣ（Ａ）をＶＣＤＢ１（データベース）
から選び、次に、システム全体の動作に適合するように
各仕様ＶＣ（Ｂ），（Ｃ）をＶＣＤＢ１（データベー
ス）から選んでくる。ステップＳＴ１′に示す矢印は選
択した仕様ＶＣ間のデータの流れを示す。後述するステ
ップＳＴ２′，ＳＴ３′においても同様である。また、
図１に示すＶＣＤＢＭＳ（ＶＣデータベースマネージ
ャ）から、仕様ＶＣのインスタンスＶＣの要求がある
と、仕様ＶＣのパラメータを定数化することによりイン
スタンスＶＣを生成する。そして、このインスタンスＶ
ＣをＶＣＤＢ１（データベース）のインスタンス部に登
録しておく（図１４参照）。このようにインスタンスＶ
Ｃを生成して、これをデータベースであるＶＣＤＢ１に
登録しておくことにより、このインスタンスＶＣを混乱
を生じることなく再利用することができる。

【００６５】以上の処理は、設計者が行なうこともでき
るし、自動的に行なうことも可能である。例えばＶＣ名
にしても、名称の付け方のルールを定めておくことによ
り、互いに重複しないようにＶＣの名称を付けることも
可能である。

【００６６】次に、ステップＳＴ２では、ステップＳＴ
１におけるシステム設計の結果、出力される動作ＶＣの
要求に従って、アーキテクチャ設計を行なう。すなわ
ち、必要な仕様ＶＣがわかったので、どのような動作Ｖ
Ｃがあれば、上記必要な仕様ＶＣの機能が満たされるか
がわかる。そこで、ＶＣＤＢ１に対して動作ＶＣを要求
し、ＶＣＤＢ１から動作ＶＣを選び出す。すでに説明し
たように、１つの仕様ＶＣを満たす動作ＶＣは複数個あ
るのが一般的である。ステップＳＴ２′には、１つの仕
様ＶＣ（Ａ）に対応して、複数の構成要素（リソース）
を含む動作ＶＣＡ′が選択される。その際、共通化でき
るリソースは共通化し、さらに、使用機能情報に基づき
不要な機能に関する部分は削除するなどの処理も行な
う。この段階では、各動作ＶＣ（Ａ′）〜（Ｃ′）間の
接続情報であるインターフェイスに関するデータも具体
的な配線ではないが選び出される。また、ステップＳＴ
２′の処理においても、インスタンスＶＣが生成され
て、このインスタンスＶＣがＶＣＤＢ１の動作レベルの
インスタンス部に登録される。そして、最終的に、互い
に矛盾することなく各動作ＶＣが機能するかという整合
性を検証する。

【００６７】このように、不要な機能を削除することに
より、余分な機能についてのタスクを省略できるので、
集積回路の質の向上を効率的に図ることができる。

【００６８】不要な要素としては、例えば共有化されて
いる複数の要素がある場合の１つの要素以外の他の要素
に関する情報などがある。

【００６９】次に、ステップＳＴ３では、ＲＴレベルに
おける設計であるＲＴＬ設計が行なわれる。すなわち、
ステップＳＴ２での処理によって生成された動作ＶＣを
実現するために必要なＲＴＬ−ＶＣ（Ａ″），
（Ｂ″），（Ｃ″）などが選び出される。

【００７０】−具体的なアクセス方法− 次に、図１５は、ＶＣＤＢのデータ構造とアクセス機能
との関係の例を示す図である。２つの仕様ＶＣに対して
動作ＶＣ１〜ＶＣ５が生成されたとする。もちろん、他
の仕様ＶＣに対しても動作ＶＣが生成されるが、説明を
簡単にするために図１５においては図示されていない。
また、各動作ＶＣに対しても、それぞれ複数のＲＴＬ−
ＶＣが生成されている。図１５において、各ＶＣのハッ
チングを施した部分はポインタを示し、ＶＣクラスタの
構造をポインタを利用して実現した例を示している。

【００７１】例えば動作ＶＣ１に対し、装置的な機能に
関する要素”機Ａ”，”機Ｂ”，”機Ｃ”や、入力のイ
ンターフェイスに関する要素”ＩＦ（Ｘ）”及び出力イ
ンターフェイスに関する要素”ＩＦ（Ｙ）”や、性能情
報などがある。例えば、”乗算”という仕様に対し、”
機Ａ”は加算器に関する要素であり、”機Ｂ”はシフタ
ーに関する要素である場合などである。他の動作ＶＣ２
〜ＶＣ５についても同様である。

【００７２】ここで、図１５に示すアクセス方法におい
ては、以下のような特徴的な処理を行なっている。

【００７３】第１に、仕様機能情報に基づき、不要な機
能は削除する。例えば、動作ＶＣ１において、”機Ａ”
という要素が不要であれば、インスタンス化する際に削
除し、この要素を使わないでインスタンスＶＣを生成す
る。この削除も、人手で行なう場合もあれば、ツールで
自動的に行なうこともある。

【００７４】第２に、インターフェイス，接続情報に基
づき、動作ＶＣ１のインターフェイスの要素”ＩＦ
（Ｙ）”、動作ＶＣ４のインターフェイスの要素”ＩＦ
（Ｖ）”、動作ＶＣ５のインターフェイスの要素”ＩＦ
（Ｚ）”などを抜き出して、インターフェイステーブル
を作成している。これは、ある一定の決まったインター
フェイスのモデル（又は仕様）のもとでは、各インター
フェイスの要素”ＩＦ（Ｙ）”，”ＩＦ（Ｖ）”及び”
ＩＦ（Ｚ）”が共通に接続できることを示す。例えば、
動作ＶＣ１に接続できるＶＣは何かということをこのイ
ンターフェイス上で検索することにより、動作ＶＣ１に
は、動作ＶＣ４と動作層ＶＣ５とを接続できることが即
座にわかる。つまり、このインターフェイステーブルを
作成しておくことにより、ある動作ＶＣと別の動作ＶＣ
とが接続か否かを容易かつ迅速に確認することができ
る。

【００７５】同様に、共通のクロック系統に属する要素
のみを各動作ＶＣから抜き出してクロックテーブルを作
成したり、共通の電源系統に属する要素を各動作ＶＣか
ら抜き出して電源テーブルを作成するなど、アーキテク
チャに関する情報のテーブルを作成することにより、整
合性のチェックや、共有化が可能な資源の検索などに利
用することができる。

【００７６】第３に、共有可能なリソースは、リストア
ップされて、ポインタによって接続される。すなわち、
動作ＶＣ１の”機Ｃ”と動作ＶＣ４の”機Ｃ”とが双方
向のポインタによって接続され、動作ＶＣ４の”機Ｃ”
と動作ＶＣ３の”機Ｃ”とが双方向のポインタによって
接続されている。

【００７７】ただし、共有化リソースに関する情報は、
ポインタによる接続の代わりに、テーブルとして作成し
ておいてもよい。

【００７８】なお、ＲＴＬ−ＶＣを生成する際にも、同
様の共有化リソースをポインタで接続したり、インター
フェイステーブル，クロックテーブル，電源テーブルな
どを作成して、整合性のチェックなどを行なうことがで
きる。ただし、一般的には、ほとんどの場合、動作レベ
ルにおいて共有化リソースの接続やテーブルの作成が行
なわれていれば、ＲＴレベルにおいてもその情報はその
まま生かせるので、ＲＴレベルではこれらを改めて作成
する必要はないと考えられる。

【００７９】−派生処理− 次に、派生処理の一例について説明する。

【００８０】図１６（ａ）〜（ｃ）は、新規ＶＣを生成
する派生処理の手順及びそのときの各ＶＣ内のデータの
変化を説明する図である。図１６（ａ）に示すように、
仕様層，動作層，ＲＴ層，インスタンスＲＴ層は、それ
ぞれ順に、２１，２２，２３，２４という番号で識別さ
れているものとする。そして、２つのＶＣクラスタ３
１，３２があるものとする。ＶＣクラスタ３１におい
て、仕様層には仕様ＶＣであるＸが存在し、動作層には
動作ＶＣであるＸＡ，ＸＢが存在し、ＲＴ層にはＲＴＬ
−ＶＣであるＸＡＡ，ＸＡＢ，ＸＢＡが存在し、インス
タンスＲＴ層にはインスタンスＶＣであるＸＡＡ１，Ｘ
ＡＢ１，ＸＢＡ１，ＸＢＡ２が存在しているものとす
る。ＶＣクラスタ３２において、仕様層には仕様ＶＣで
あるＹが存在し、動作層には動作ＶＣであるＹＣが存在
し、ＲＴ層にはＲＴＬ−ＶＣであるＹＣＤ，ＹＣＥ，Ｙ
ＣＦが存在し、インスタンスＲＴ層にはインスタンスＶ
ＣであるＹＣＤ１，ＹＣＥ１，ＹＣＦ１，ＹＣＦ２が存
在しているものとする。

【００８１】図１６（ａ）において、はＸ，Ｙをもと
に新たな仕様ＶＣであるＺを生成する手順を示し、は
ＸＢ，ＹＣをもとに新たな動作ＶＣであるＺＧを生成す
る手順を示している。

【００８２】Ｘ，Ｙを元に新たな仕様ＶＣであるＺを生
成する場合には、図１６（ｂ）に示すように、Ｘのデー
タα，βが参照され、Ｙのデータγが参照されて、Ｚの
データであるデータα，γはそのまま利用するとともに
データβの内容を修正したデータτを生成する。その結
果、Ｚの内容はデータα，γ，τとなる。

【００８３】ＸＢ，ＹＣをもとに新たな動作ＶＣである
ＺＧを生成する場合には、同様に、ＸＢのデータα′，
β′が参照され、ＹＣのデータγ′が参照されて、ＺＧ
のデータであるデータα′，γ′はそのまま利用すると
ともにデータβ′の内容を修正したデータτ′を生成す
る。その結果、ＺＧの内容はデータα′，γ′，τ′と
なる。

【００８４】以上の手順により、仕様ＶＣであるＺと、
動作ＶＣであるＺＧとからなる新たなＶＣクラスタ３３
が生成されることになる。なお、ＶＣクラスタには、Ｒ
ＴＬ−ＶＣも生成されるが、その手順については省略す
る、以下においても同様である。

【００８５】図１７（ａ）〜（ｄ）は、各ＶＣ内の具体
的なデータの例を示す図である。例えば仕様ＶＣである
Ｘには、その名前Ｘと、層情報として層番号２１と、上
下層情報として上位にはＶＣがなく下位の階層である動
作層に存在する動作ＶＣであるＸＡ，ＸＢと、派生情
報，改変情報として何も処理を行なっていないことが記
述されている。仕様ＶＣであるＹにも同様の情報が記述
されている。そして、新たに生成された仕様ＶＣである
Ｚには、派生情報として、「Ｚが生成された元となった
ＶＣがＸ，Ｙである」ことと、共有情報として、「Ｘと
はデータαをＹとはデータγをそれぞれ共有している」
ことと、改変情報としてデータτを新規に作成したこと
とが記述されている。動作ＶＣであるＺＧにも、同様の
派生情報と、共有情報と、改変情報とが記述されてい
る。

【００８６】−改変処理（ＶＣクラスタ内）− 次に、ＶＣクラスタ内における改変処理の一例について
説明する。

【００８７】図１８（ａ）〜（ｅ）は、改変処理の手順
及びそのときの各ＶＣ内のデータの変化を説明するため
の図である。図１８（ａ）に示すように、仕様層，動作
層，ＲＴ層，インスタンスＲＴ層は、それぞれ順に、２
１，２２，２３，２４という番号で識別されているもの
とする。そして、ＶＣクラスタ３４において、仕様層に
は仕様ＶＣであるＸが存在し、動作層には動作ＶＣであ
るＸＢが存在し、ＲＴ層にはＲＴＬ−ＶＣであるＸＢＡ
が存在し、インスタンスＲＴ層にはインスタンスＶＣで
あるＸＢＡ１，ＸＢＡ２が存在しているものとする。

【００８８】図１８（ａ）において、はＸからＸ′へ
の改変が、下位の階層の動作ＶＣであるＸＡに影響を与
えない場合の手順を示し、はＸからＸ′への改変が、
下位の階層の動作ＶＣであるＸＢに影響を与える場合の
手順を示している。

【００８９】改変は、以下の手順で行なわれる。まず、
Ｘの下位の階層にあるＶＣ（ＸＡ，ＸＢ）を抽出する。
次に、ＸからＸ′への改変が、下位の階層のＶＣ（Ｘ
Ａ，ＸＢ）に影響を与えるか否かを検討する。なお、上
位の階層のＶＣについての影響は検討しなくてもよい。

【００９０】下位の階層のＶＣ（ＸＡ）に影響を与えな
い場合には、図１８（ｂ）に示すように、ＸをＸ′に改
変するとともに、ＸＡの上位階層のＶＣをＸからＸ′に
改変する。

【００９１】そして、下位の階層のＶＣ（ＸＢ）に影響
を与える場合には、図１８（ｃ）に示すように、Ｘを
Ｘ′に改変するとともに、ＸＢをＸＢ′に改変し，Ｘ
Ｂ′の上位階層のＶＣをＸ′に指定する。このとき、図
１８（ｄ），（ｅ）に示すように、Ｘのデータα，βが
参照され、データγ，βを内容とする新たなＶＣ
（Ｘ′）が生成されるとともに、ＸＢのデータα′，
β′が参照され、データγ′，β′を内容とする新たな
動作ＶＣ（ＸＢ′）が生成される。

【００９２】図１９（ａ）は、ＸからＸ′への改変が下
位の階層のＶＣ（ＸＡ）に影響を与えない場合のＸＡ内
に記述される具体的なデータの例を示し、図１９（ｂ）
は、ＸからＸ′への改変が下位の階層のＶＣ（ＸＢ）に
影響を与える場合のＸＢ内に記述される具体的なデータ
の例を示している。

【００９３】−改変処理（ＶＣクラスタ間）− 次に、ＶＣクラスタ間における改変処理の一例について
説明する。

【００９４】図２０は、ＶＣクラスタ間における改変処
理を説明するための図である。また、図２１（ａ）〜
（ｅ）は、改変処理における各仕様ＶＣ内の具体的なデ
ータの例を示す図である。図２２（ａ）〜（ｃ）は、改
変処理における各ＶＣ内のデータの変化を示す図であ
る。

【００９５】図２０に示すように、仕様層，動作層，Ｒ
Ｔ層，インスタンスＲＴ層は、それぞれ順に、２１，２
２，２３，２４という番号で識別されているものとす
る。そして、ＶＣクラスタ３６と、このＶＣクラスタ３
６に対する派生関係を有するＶＣクラスタ３７とがある
ものとする。ＶＣクラスタ３６において、仕様層には仕
様ＶＣであるＸが存在し、動作層には動作ＶＣであるＸ
Ｂが存在し、ＲＴ層にはＲＴＬ−ＶＣであるＸＢＡが存
在し、インスタンスＲＴ層にはインスタンスＶＣである
ＸＢＡ１，ＸＢＡ２が存在しているものとする。ＶＣク
ラスタ３７において、仕様層には仕様ＶＣであるＺが存
在し、動作層には動作ＶＣであるＸＺＧが存在している
ものとする。図２０において、はＸからＸ′への改変
が派生関係のあるＶＣクラスタ３７内の仕様ＶＣである
Ｚに影響を与える場合の手順を示し、はＸからＸ′へ
の改変がＺに影響を与えない場合の手順を示している。

【００９６】改変は、以下の手順で行なわれる。まず、
ＶＣＤＢ中の仕様ＶＣに、派生情報，元パラメータにＸ
が存在する仕様ＶＣ（Ｚ）を抽出する。次に、Ｘから
Ｘ′への改変が、Ｚに影響を与えるか否かを検討する。

【００９７】派生先の仕様ＶＣ（Ｚ）が影響を受ける場
合には、図２０のに示すように、ＶＣクラスタ３６に
おいて、派生元のＸをＸ′に改変するとともに、ＸＡ，
ＸＢの上位階層のＶＣをＸ′に改変する。また、ＶＣク
ラスタ３７において、ＺをＺ′に改変し、Ｚ′の派生元
をＸ′に指定する。このとき、上記各ＶＣのデータが参
照されるが、すでに説明した場合と同様に理解できるの
で、説明は省略する。

【００９８】派生先の仕様ＶＣ（Ｚ）が影響を受けない
場合には、図２０のに示すように、ＸをＸ′に改変す
るとともに、Ｚの派生元のＶＣをＸからＸ′に改変す
る。

【００９９】例えば、図２２（ａ）に示すように、改変
処理前において、Ｘのデータがα，βで、Ｚのデータが
α，τで、ＸＢのデータがα′，β′で、ＺＧのデータ
がα′，τ′であるとすると、各仕様ＶＣ内の情報は図
２１（ａ）〜（ｃ）に示すようになっている。なお、本
実施形態では、仕様ＶＣ間の改変の有無による改変の相
違について説明するので、動作ＶＣについての情報の説
明は省略する（上述のＶＣクラスタ内の改変処理と同様
に理解できる）。

【０１００】次に、派生先の仕様ＶＣ（Ｚ）が影響を受
ける場合、ＸからＸ′への改変によって、Ｘ′のデータ
が図２２（ｂ）に示すごとくδ，βになり、それにつれ
てＺ′のデータもδ，τになったものとする。それに伴
い、動作ＶＣであるＸＢがＸＢ′に変化し、そのデータ
がδ′，τ′になったものとする。この場合、図２１
（ｄ）に示すように、新たな仕様ＶＣ（Ｚ′）におい
て、上下層情報のうちの下層情報がＺＧ′になり、共有
情報はＸ′（δ）になり、改変情報には、ＸがＸ′に改
変されたことと、Ｚ（α，τ）がＺ′（δ，τ）に改変
されたこととが記述されている。

【０１０１】一方、派生先の仕様ＶＣ（Ｚ）が影響を受
けない場合、ＸからＸ′への改変によって、Ｘ′のデー
タが図２２（ｂ）に示すごとくα，γになっても、Ｚの
データは依然としてα，τである。この場合、図２１
（ｅ）に示すように、新たな仕様ＶＣ（Ｚ′）におい
て、共有情報は０になり、改変情報にはＸがＸ′に改変
されたことが記述される。

【０１０２】なお、上記ＶＣ内のデータやＶＣＤＢＭＳ
の制御内容などは、半導体メモリや磁気記録媒体などの
記録媒体に記録しておくことができる。

【０１０３】

【発明の効果】本発明の集積路装置の設計用データベー
スによれば、集積回路装置を設計するために必要なハー
ドウェア，ソフトウェアを含むデータを格納するための
ＶＣを各階層ごとに設けて、インスタンス，性能情報，
管理テーブルなどを付設できる構造としたので、各ＶＣ
に格納されたデータを再利用も含めてフレキシブルに利
用しうる新たな設計システムを実現することができ、よ
って、小型化や省電力化などの多様な要求を満足する集
積回路装置の製造に供することができる。

【０１０４】本発明の集積回路装置の設計方法によれ
ば、上述のような再利用が可能なデータベースであるＶ
Ｃを利用して、新たなＶＣの生成，データの改変を始
め、関連情報を参照した共有化や、インスタンスの生
成，格納など、フレキシブルな設計を行なうことができ
る。

【図面の簡単な説明】

【図１】本発明の実施形態に係るシステムＬＳＩ設計の
ためのデザインシステム（ＶＣＤＳ）の構成を概念的に
示す図である。

【図２】本発明の実施形態のＶＣＤＳにおけるタスクの
基本的な流れを示す図である。

【図３】図１に示すシステムの機能部分を抜き出して示
すブロック回路図である。

【図４】本発明の実施形態のＶＣクラスタの機能を詳細
に説明する図である。

【図５】本発明の実施形態における各ＶＣの構造を示す
図である。

【図６】本発明の実施形態における各層のＶＣのデータ
及び性能情報の関係を示す図である。

【図７】本発明の実施形態におけるＳＤＬというフォー
マットで記述されたある設計データの例である。

【図８】本発明の実施形態におけるハードウェア部に生
成されたデータの例を示す図である。

【図９】本発明の実施形態におけるソフトウェア部に生
成されたデータの例を示す図である。

【図１０】本発明の実施形態における動作層の検証の際
に使用される環境を示す図である。

【図１１】本発明の実施形態におけるＲＴ層の検証の際
に使用される環境を示す図である。

【図１２】本発明の実施形態におけるＲＴ層内のメタと
インスタンスとの例を示す図である。

【図１３】本発明の実施形態におけるＶＣＤＢＭＳによ
る設計における設計データの流れを示す変形フロー図で
ある。

【図１４】本発明の実施形態におけるＶＣＤＢ（データ
ベース）の構造を例示する図である。

【図１５】本発明の実施形態におけるＶＣＤＢのデータ
構造とアクセス機能との関係の例を示す図である。

【図１６】本発明の実施形態における新規ＶＣを生成す
る派生処理の手順及びそのときの各ＶＣ内のデータの変
化を説明する図である。

【図１７】本発明の実施形態における新規ＶＣを生成す
る派生処理時の各ＶＣ内の具体的なデータの例を示す図
である。

【図１８】本発明の実施形態におけるＶＣクラスタ内で
の改変処理の手順及びそのときの各ＶＣ内のデータの変
化を説明するための図である。

【図１９】本発明の実施形態におけるＶＣクラスタ内で
の改変処理時の各ＶＣ内の具体的なデータの例を示す図
である。

【図２０】本発明の実施形態におけるＶＣクラスタ間で
の改変処理の手順を説明するための図である。

【図２１】本発明の実施形態におけるＶＣクラスタ間で
の改変処理時の各情報の内容の例を説明するための図で
ある。

【図２２】本発明の実施形態におけるＶＣクラスタ間で
の改変処理時の各ＶＣ内のデータの変化を示す図であ
る。

【符号の説明】

１ ＶＣＤＢ（ＶＣデータベース） ２ ＶＣＤＢＭＳ（ＶＣデータベースマネージャ） ３ ＶＣクラスタ ４ アーキテクチャ情報 ５ 仕様ＶＣ ６ 動作ＶＣ ７ ＲＴＬ−ＶＣ １０ データベース格納層 １１ 入力部 １２ 出力部 １３ 制御部 １４ 仕様動作層 １５ ＲＴ層 ３１〜３７ クラスタ

フロントページの続き (72)発明者 藤原 睦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 高橋 美和夏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 村岡 道明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B046 AA08 BA02 JA01 KA03 KA05 KA08 5F064 DD34 EE52 HH03 HH10 HH11 HH12

Claims (16)

【特許請求の範囲】
1. 【請求項１】 集積回路装置を設計するために必要なデ
   ータを格納する複数のＶＣクラスタを備えたデータベー
   スであって、 上記各ＶＣクラスタは、 集積回路装置を構成するために必要な仕様・動作レベル
   のデータを格納する仕様・動作ＶＣ（バーチャル・コ
   ア）と、 上記各仕様・動作ＶＣが格納しているデータが示す仕様
   ・動作を満たすために必要なＲＴレベル（レジスター・
   トランスファレベル）のデータを格納するＲＴＬ−ＶＣ
   とを備えていることを特徴とする集積回路装置の設計用
   データベース。
2. 【請求項２】 請求項１に記載の集積回路装置の設計用
   データベースにおいて、 上記仕様・動作ＶＣは、仕様レベルのデータを格納する
   仕様ＶＣと、該仕様ＶＣが格納しているデータが示す仕
   様を満たすために必要な動作レベルのデータを格納する
   動作ＶＣとに区分されていることを特徴とする集積回路
   装置の設計用データベース。
3. 【請求項３】 請求項１又は２に記載の集積回路装置の
   設計用データベースにおいて、 集積回路装置の性能を評価するための複数のパラメータ
   からなり、上記仕様・動作ＶＣにおいては上記複数のパ
   ラメータを座標とする多次元空間内の第１の範囲として
   表される一方、上記ＲＴＬ−ＶＣにおいては上記複数の
   パラメータを座標とする多次元空間内の上記第１の範囲
   より狭い第２の範囲又は点として表される性能指標をさ
   らに備えていることを特徴とする集積回路装置の設計用
   データベース。
4. 【請求項４】 集積回路装置を設計するために必要なデ
   ータを格納する複数のＶＣ（バーチャル・コア）を備え
   たデータベースであって、 上記ＶＣが格納しているデータの変数部分を定数化して
   なるインスタンスを管理するためのインスタンス管理部
   を備えていることを特徴とする集積回路装置の設計用デ
   ータベース。
5. 【請求項５】 集積回路装置を設計するために必要な仕
   様レベルのデータを格納する仕様ＶＣ（バーチャル・コ
   ア）を備えたデータベースであって、 上記仕様ＶＣは、 集積回路装置を構成するために必要な仕様を記述する設
   計データと、 上記設計データの仕様をチェックするための検証データ
   と、 集積回路装置の性能を評価するための性能データとを備
   えていることを特徴とする集積回路装置の設計用データ
   ベース。
6. 【請求項６】 集積回路装置を設計するために必要な動
   作レベルのデータを格納する動作ＶＣ（バーチャル・コ
   ア）を備えたデータベースであって、 上記動作ＶＣは、 上記データをハードウェアで実現される動作とソフトウ
   ェアで実現される動作と分けて格納していることを特徴
   とする集積回路装置の設計用データベース。
7. 【請求項７】 集積回路装置を設計するために必要なデ
   ータを格納する複数のＶＣからなるＶＣクラスタを備え
   たデータベースであって、 上記各ＶＣクラスタ内の各ＶＣが格納しているデータの
   うち共通の特性あるいは共通の機能を表す部分を指し示
   す管理テーブルを備えていることを特徴とする集積回路
   装置の設計用データベース。
8. 【請求項８】 集積回路装置の設計に必要なデータを格
   納する複数のＶＣ（バーチャル・コア）を有するデータ
   ベースを用いた集積回路装置の設計方法であって、 上記各ＶＣが格納しているデータの変数部分を定数化し
   てなるインスタンスを生成するステップを含むことを特
   徴とする集積回路装置の設計方法。
9. 【請求項９】 請求項８に記載の集積回路装置の設計方
   法において、 上記インスタンスの生成は、上記ＶＣが格納しているデ
   ータの変数部分のうちモジュール名を定数化することに
   より行なわれることを特徴とする集積回路装置の設計方
   法。
10. 【請求項１０】 請求項８又は９記載の集積回路装置の
    設計方法において、 上記生成するインスタンスを上記データベースに格納す
    るステップをさらに含むことを特徴とする集積回路装置
    の設計方法。
11. 【請求項１１】 集積回路装置の設計に必要な仕様レベ
    ルのデータを格納する仕様ＶＣ（バーチャル・コア）を
    有するデータベースを用いた集積回路装置の設計方法で
    あって、 上記各仕様ＶＣが格納しているデータを具体化してなる
    インスタンスを生成するステップと、 上記生成されたインスタンスを上記データベースに格納
    するステップとを備えていることを特徴とする集積回路
    装置の設計方法。
12. 【請求項１２】 請求項１１記載の集積回路装置の設計
    方法において、 上記インスタンスの生成は、外部情報を利用して行なわ
    れることを特徴とする集積回路装置の設計方法。
13. 【請求項１３】 集積回路装置の設計に必要な仕様レベ
    ルのデータを格納する仕様ＶＣ（バーチャル・コア）
    と、該仕様レベルが格納しているデータの示す仕様を満
    たすために必要な動作レベルのデータを格納する動作Ｖ
    Ｃとを有するデータベースを用いた集積回路装置の設計
    方法であって、 上記動作レベルのデータのうち不要な部分を削除するス
    テップを含むことを特徴とする集積回路装置の設計方
    法。
14. 【請求項１４】 集積回路装置の設計に必要なデータを
    格納する複数のＶＣ（バーチャル・コア）を有するデー
    タベースを用いた集積回路装置の設計方法であって、 上記複数のＶＣが格納しているデータのうちＶＣ間で互
    いに組み合わせが可能な部分を抜き出してなる関係情報
    を生成するステップを含むことを特徴とする集積回路装
    置の設計方法。
15. 【請求項１５】 集積回路装置を設計するために必要
    な動作レベルのデータをハードウェアとソフトウェアと
    に分けて格納する動作ＶＣ（バーチャル・コア）を有す
    るデータベースを用いた集積回路装置の設計方法であっ
    て、 ハードウェア・ソフトウェア協調設計又は検証を行なう
    ステップを含むことを特徴とする集積回路装置の設計方
    法。
16. 【請求項１６】 集積回路装置を構成するために必要な
    仕様・動作レベルのデータを格納する仕様・動作ＶＣ
    （バーチャル・コア）と、上記各仕様・動作ＶＣが格納
    しているデータが示す仕様・動作を満たすために必要な
    ＲＴレベル（レジスター・トランスファレベル）のデー
    タを格納するＲＴＬ−ＶＣとからなるＶＣクラスタを有
    するデータベースを用いた集積回路装置の設計方法であ
    って、 上記複数のＶＣクラスタ内の各ＶＣが格納しているデー
    タを利用して、新たなＶＣを生成するステップを備えて
    いることを特徴とする集積回路装置の設計方法。