TW594999B - Structure of thin film transistor array and driving circuits - Google Patents
Structure of thin film transistor array and driving circuits Download PDFInfo
- Publication number
- TW594999B TW594999B TW091134042A TW91134042A TW594999B TW 594999 B TW594999 B TW 594999B TW 091134042 A TW091134042 A TW 091134042A TW 91134042 A TW91134042 A TW 91134042A TW 594999 B TW594999 B TW 594999B
- Authority
- TW
- Taiwan
- Prior art keywords
- disposed
- polycrystalline silicon
- thin film
- film transistor
- patent application
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000010408 film Substances 0.000 claims abstract description 34
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 21
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 21
- 230000000295 complement effect Effects 0.000 claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 60
- 239000000463 material Substances 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 2
- 239000010936 titanium Substances 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 31
- 238000002161 passivation Methods 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 103
- 238000004519 manufacturing process Methods 0.000 description 15
- 239000004020 conductor Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 7
- 239000004575 stone Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 241001674048 Phthiraptera Species 0.000 description 2
- 206010052428 Wound Diseases 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 229910001922 gold oxide Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 235000002020 sage Nutrition 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
五、發明說明（1) 發明所屬之技術 本發明是有關於—種薄模你曰 構’且特別是有關於一種以上咬日日體陣列及其驅動電路結 電晶體陣列及其驅動電路、社接道光罩製程即可完成之薄膜 先前技術 ^ 、七構。 針對多媒體社會之 或人機顯示裝置的飛躍 管（Cathode Ray Tube 其經濟性，一直獨佔近 人在桌上操作多數終端 保的觀點切入，若以節 因空間利用以及能源消 薄、短、小以及低消耗 迢。因此，具有高晝質 無輻射等優越特性之薄 已逐漸成為市場之主流 我們所熟知的薄膜 晶體與多晶矽薄膜電晶 有別於一般傳統的非晶 以達到2〇〇cm2/V-sec以 J、，具有增加顯示器的 =率消耗等功能。此外 ，路隨同薄膜電晶體製 日日顯示面板的特性及可 急 . ^步’多半受惠於半導體元件 性進步。m 一 就顯不器而言，陰極射線 J C R Τ λ J因具有優異的顯示品質與 &來的顯示器市場。然而，對於個 顯不器裝置的環境，或是以環 省此源的潮流加以預測陰極射線管 耗上仍存在很多問題，而對於輕、 功率的需求無法有效提供解決之 、空間利用效率佳、低消耗功率、 膜電晶體液晶顯示器（TFT-LCD ) ο 電晶體大致上可分為非晶矽薄膜電 體兩種。低溫多晶矽（LTPS )技術 矽（a - S i )技術，其電子遷移率可 上，因此可使薄膜電晶體的尺寸更 開口率（aperture ratio )、減少 ，低溫多晶石夕製程可以將部份驅動 程一併製造於基板上，大幅提升液 #度’故製造成本大幅降低。
594999 五 、發明說明（2) 第1A圖至第1H圖繪示為習知 — 電路製程的剖面圖。請參照第丨A _膜電晶體陣列以及驅動 !◦0 ’並於基板1〇。上形成—多晶二首：提供-基板 layer ),接著以第一道光罩製曰（Polys1 1 icon 矽層，以使其形成多個多晶矽松^ ask 1 )定義此多晶 102b、102c。 貝之島狀結構102a、 島狀結構1 0 2 a係用以形成镜 狀結構10213以及島狀結構1〇2〇係用弘阳體（7][?1')，而島 補金氧半導體（CMOS )。由於鳥以形成驅動電路，如互 膜電晶體，故島狀結構l〇2a通;^結構1〇 2a係用以形成薄 1〇〇上，而島狀結構102b以及島狀纟陣列方式排列於基板 於基板100的邊緣或其他區域:〜冓102c則通常係配置 =參照第Μ，於形成有島 "’ 1 =基板m上依序形成一第—介電層1〇4以及一= 示）1著再以第二道光罩製程（Mask 2 )定義： =層，以於島狀結構i 02a、l02b、丨〇2c上分二極 1〇6C ’並於基板1〇0之適當位置上形成儲存 思谷器的下電極1 0 8。 定mi著請參照第K圖，以第三道光罩製程（Mask 3 )決 區域110、112的位置，以於島狀結構“2a中形成 >才區域1 1 〇，而於島狀結構丨〇 2 c中形成N +摻雜區域 。其中，島狀結構1 02a中的N+摻雜區域1 1 0係分佈於閘 51〇6a的兩侧，而島狀結構102c中的N+摻雜區域112則係 刀佈於閘極1 0 6 c的兩侧。 ,
8867twfl.ptd 第6頁 594999 五、發明說明（3) 接著請參照第1D圖，接荽丨、，斤 、， x )決定N-摻雜區域的位置，以者弟四這光罩製程（Mask 4 雜區域1U，心狀結m、$狀結構1(^中形成N1 與N+摻雜區域110之間，而^办£域114係分佈於開極1〇h 116 P彳伤八使 島狀結構l〇2c中的N-摻雜區域 116則垃係分布於閘極106c_+換雜區域112之間。 定P+ίΓίί照第1E圖’以第五道光罩製W 5 )半 "隹區域的位置，以於島狀結中 巴、 =。：：，島狀結構102b中的P+摻雜區域"。係分佈二 閘極1 0 6 b的兩側。 〃冲於 板二著I參照第1F圖，形成-第二介電層120覆蓋於基 fl〇上，接著以第六道光罩製程（Mask 6 )定義第—二 電層104以及第-介雷 第二：電二以決定第-介電層104以及 第一介電層104以及第二介電層12()中具有 广;口灿以及開口 122C。其中，開口 122a係將二=域 M0暴露，開口122b係將P+摻雜區域118暴露，而開口二或 則係將N +摻雜區域11 2暴露。 c — 接著請參照第1 G圖，形成一導體層（未繪示）舜芸 =二介電層120上，接著再以第七道光罩製程（masf f 、 疋義上述之導體層以形成源極/沒極1 2 4。其中，。、 極124係藉由開口 122a、開口 122b以及開口 122c %\極/ /及 M 6 c而分別鱼 N+摻雜區域：π〇、P+摻雜區域118暴露以及斜摻雜 1
594999 五、發明說明（4) ' 接著請爹照第1 Η圖，形成一平坦層丨2 6覆蓋於已形成 有源極/沒極124之基板丨00上，接著再以第八道光罩製程（ Mask 8 )疋義平坦層126，以決定平坦層126的圖案。其 中，平坦層1 2 6具有開口 1 2 8，此開口丨2 8係用以將源極/汲 極1 2 4 a暴露。 在以第八這光罩製程（Mask 8 )定義平坦層126之 後，接著會形成一導電層（未繪示）於基板1〇〇上，此導 電層通常是氧化銦錫等透明材質。最後再以第九道光罩製 紅（M a s k 9 )定義上述之導電層，以形成畫素電極丨3 〇。
同樣凊芩照第1 Η圖，由第1 Η圖左側可以得知，島狀結 構1〇2c中的Ν—摻雜區域116及Ν+摻雜區域112、閘極1〇6c以 及源極/汲極124c係構成一 N型金氧半導體（NM〇s )。島狀 結構102b中的P+摻雜區域118、閘極1〇61)以及源極/汲極 12 4=係構成一？型金氧半導體（？的3)。而由上述^型金氧 半導體(^NMOS )以及P型金氧半導體（pM〇s )即可構成一 互補金氧半導體（CM0S )，此互補金氧半導體（CMOS )於 面板上所松演的角色為一内藏之驅動電路（driving c u i t ) ’用以驅動第1 η圖右側薄膜電晶 而控制晝素的顯示。
由第1Η圖右侧可以得知，島狀結構1〇2a中的Ν_摻雜區 =&1〇_及7+摻雜區域114、閘極丨〇6&以及源極/汲極12“係 膜兩晶矽型態之薄膜電晶體（P〇iy-tft )。其中，薄 宜=肢藉由上述互補金氧半導體（C Μ 0 S )的驅動來控制 ”、、入且素電極130的資料（data ) 〇
8867twfl.ptd 第8頁 594999 五、發明說明（5) 弟2圖緣系 抑 一 作流程圖。請參;、2 :膜二晶體陣列以及驅動電路的製 電路的製作流每=圓^習知薄膜電晶體陣列以及驅動 儲存電容之下電 $由疋義多晶矽層S2 0 0、定義閘極& 雜區域讓、uP+摻雜雜區域湖、定義N-摻 二介電層的圖案S214，以及谷之上電極S2]2、定義第 驟所構成。 疋義畫素電極的圖案S 2 1 6等步 習知薄棋電晶體陣列及A概^ " 需的光罩數目較多，通常需要:、、動電路結構，在製作上所 1】4、】16的製作）或是九道光(不包含摻雜區域 程成本難以降低。此外，由=製程才能夠完成，使得製 錄心法有效縮短，且良多，使得 ，此，本發明的目的在提 驅:^結構，其僅需以六道心種薄膜電晶體陣列及其 ;達本發明之上述目的製程即可製作完成，、 其驅動電路結構，適於配置於—：—種薄膜電晶體陣列及 掃描，線、多個信號配線、多個J板上，其主要係由多個' 極、=儲存電容以及多個互：膜電晶體、多個晝素電 /、及極 /，薄膜電晶體主：：：半電晶體所構成。 中，”矽:摻/隹溥膜、-閘極以及-門？曰“夕層、-源極 中夕曰曰矽層係配置於基板上，、、及閘極絕緣層。其 上方’ N+摻雜薄膜配置於多晶矽：極/汲極配置於多晶矽 __— 运Λ源極/汲極之間，閙
gg67twfl.ptd —- ·Γ * πη#ν 594999 五、發明說明（6) 極配置於多晶矽上方，而閘極絕緣層則配置於多晶矽與閘 極之間。 本發明中，畫素電極以及儲存電容係對應於薄膜電晶 體而配置於基板上。 本發明中，互補金氧半導體係由一 N型金氧半導體與 一 P型金氧半導體所構成。N型金氧半導體主要係由一多晶 矽層、一源極/汲極、一 N+摻雜薄膜、一閘極以及一閘極 絕緣層所構成。其中，多晶矽層配置於基板上，源極/汲 極配置於多晶矽上方，N +摻雜薄膜配置於多晶矽與源極/ 汲極之間，閘極配置於多晶矽上方，而閘極絕緣層則配置 於多晶矽層與閘極之間。 此外，N型金氧半導體中，閘極與源極/汲極之間的多 晶矽層内更包括一N-摻雜區域。 P型金氧半導體主要係由一多晶矽層、一源極/汲極、 一 P +換雜薄膜、一閘極以及一閘極絕緣層所構成。其中’ 多晶矽層配置於基板上，源極/汲極配置於多晶矽上方， P+摻雜薄膜配置於多晶矽與源極/汲極之間，閘極配置於 多晶矽上方，而閘極絕緣層則配置於多晶矽層與閘極之 間。 上述閘極絕緣層例如係由至少一第一介電層所構成， 其中，第一介電層之材質例如為氧化矽、氮化矽、含氫之 介電層等。此外，閘極絕緣層亦可由至少一第一介電層以 及一第二介電層構成，其中，第一介電層之材質包括氧化 矽、氮化矽、含氫之介電層等，而第二介電層之材質例如
8867twfl .ptd 第10頁 五、發明說明（7) 為一感光性樹脂。 本發明中’間搞> 士 士你· /汲極之””列如物•貝:目；為議、銘/鈦等，源極 等透明十ί! ί式：J::式導體層士材質可選用氧化銦錫 選用金屬等具有良好反^ =板而=，導體層的材質可以 板為例，導體層（通常為：之材負。此夕卜，以反射式面 保護層的表面例如凸的=好反射能力之金屬）下方 的效果。 勺表面，以增進導體層反射光線 為讓本發明之卜、+、 懂，下文特舉-較佳：r :丨、特徵、和優點能更明顯易 明如下·· 貝也lj，並配合所附圖式，作詳細說 實施方式 弟3A圖至繁— 電晶體陣列以为I/、胃不為依照本發明一較佳實施例薄膜 首先提供一基拓^ 电、路製程的剖面圖。請參照第3 Α圖， 以及一N+摻二薄膜，’並依—序於基板3〇〇上形成一多晶梦層 義上述之多曰々感、者第一道光罩製程（Mask 1 )定 層3 02a、3〇=、以及N+摻雜薄膜，以形成多個由多晶石夕 聶而成之也、2C以及N+接雜薄膜3〇4a、3 04b、304c堆 «叩力乂又島狀結構。 上述$ 日 a & (a —S i ^ =夕層的形成方式例如係先形成一非晶矽薄膜 子雷射回2 Γ板30 0上，接著再對此非晶矽層進行一準分 于田对回火掣劣Γ · 使得非日功: mer Laser Annealing，ELA )，以 曰曰夕層結晶成為多晶矽層。而N+摻雜薄膜的形成方
8867twfl .ptd 第11頁 594999 五、發明說明（8) ，例如係直接以化學氣相沈積的方式沈積—具她 非晶石夕薄膜於基板30 0上；或是先形成一非晶石夕薄膜=的 反3 0 〇上之後再對此非晶石夕進行N型離子摻雜，以形 掺雜薄膜。 ^成N + 島狀結構3 0 2 a係用以形成薄膜電晶體（τ f 了 ）， 狀結，30 2b以及島狀結構3 02c係用以形成驅動電路，島 補金氧半導體（CM〇s )。由於島狀結構3〇2a係用以形 =% 體，故島狀結構3〇2a例如係以陣列方式排列於基柘 上，而島狀結構3 02b以及島狀結構3 〇2c則例如係配" 於基板30 0的邊緣或其他區域。 于配置 接著請參照第3B圖與第3C圖，以第二道光罩f程 H2)決定p+摻雜區域3 0 6的位置，藉由p型離ΐ二參雜 於Ν+摻雜薄膜304b的全部區域（如第⑽圖所繪； 3 0 6'疋*伤區域（如第3C圖所繪示）中形成P+摻雜區域 f 著請參照第3D圖’⑥基板30 0上形成一第一導體層 = ),接著再以第三道光罩製程（Mask 3 )定義上 5及ιΓ+:導體層，以於N+摻雜薄膜3〇4a、P+摻雜區域306 以她摻雜薄膜304c上分別形成源極"及極3〇8&、、 =〇°。並於基板之適當位置上形成儲存電容器之下電 時定L而’在定義第一導體層時，第三道光罩製程可以同 t於第一導體層下方的N+摻雜薄膜3〇4a、304b、 3〇4c或疋P+摻雜區域3〇6 (第3β、3(：圖所繪示）。因此， 594999 五、發明說明（9) 源極/汲極3 0 8a會與其下之N+摻雜薄膜3 〇4a具有相同的圖 案；源極/沒極3 0 8b會與其下之P +摻雜區域3〇6具有相同的 圖案’而源極/>及極3 0 8 c也會與其下之n +摻雜薄膜3 〇 4 c具 有相同的圖案。 接著請參照第3 E圖，於基板3 0 〇上依序形成一第一介 電層（未緣示）以及一第二導體層（未繪示），接著以第 四道光罩製程（Mask 4 )定義上述介電層以及第二導體 層，以於多晶矽層30 2a、3 0 2b、3 0 2c上分別形成閘極絕緣 層312a 、 312b 、 312c 與閘極314a 、 314b 、 314c 之堆轟結 構。 且 本實施例中，閘極絕緣層3 1 2a、3 1 2b、3 1 2c形成之後 例如可對閘極絕緣層312a、312b、312c進行一快速埶制藉 (Rapld Thermal access，RTP 312a、312b、312c的品質更為提昇。 可由至少一第一介電層以及 間極絕緣層3 1 2a、3 1 2b、3 1 2(:例如係由至少一第一介 電層所構成’其中第一介電層之材質例如為氧化矽、氮： 矽、含氫之介電層等。而閘極絕緣層312a、312b、312^亦 第 介電層構成，其中第 =電層之材質包括氧化矽、氮化矽、含氫之介電層等，而 =二介電層之材質例如為_感光性樹脂。此外，二極 314a、314b、314c之材質例如為鋁/鉬、鋁 /汲極308a、30 8b、308c之材質例如為鋁/鉬、鉬 ° =樣請參照㈣圖，第四道光罩製程（心以' 於下電極上形成-介電層316以及—上電極3i8，）下中電曰
594999 、發明說明（10) 極3 1 0 "電層3 1 6以及上電極3 1 8即構成一儲存電容器。 此外，第四這光罩製程（Mask 4 )中會於基板3〇〇之適當 位置上形成介電層32 0以及配線3 2 2之堆疊結構。 然而’熟習該項技術者應能輕易理解閘極3 1 4a、 314b、314c與源極/汲極3 0 8a、3 0 8b、3〇8c：的製作順序可 因應製程而有所調整。換言之，本實施例中並不限定源極 / 汲極3 08a、30 8b、3 0 8c 以及間極314a、314b、314c 的製 作順序。 接著請參照第3F圖，形成一保護層324於基板3〇〇上， 接著再以第五道光罩製程（Mask 5 )定義保護層324，以 決定保護層3 2 4的圖案。保護層3 2 4中例如具有開口 3 2 6 a、 326b、326c、326d、326e。其中，開口326a係用以將源極 /沒極3 0 8 a暴露，開口 3 2 6 b係用以將源極/汲極3 〇 8 b暴露， 開口 32 6c係用以將源極/汲極3 〇8c暴露，開口 32 6d係用以 將儲存電容器的上電極3 1 8暴露，而開口 3 2 6 e係用以將配 線3 2 2暴露。 接著凊參弟3 G圖’在以第五道光罩製程（μ a s k 5 ) 定義保護層324之後’接著形成一導電層（未繪示）於基 板3 0 0上，此導電層通常是氧化銦錫等透明材質。最後再 以第六道光罩製程（Mask 6 )定義上述之導電層，以形成 導線328以及畫素電極3 3 0。 接著請參照第3H圖及第31圖，其繪示與第3F圖及第3G 圖類似，為其差異在於一為穿透式面板（第3H圖及第31圖 )，而另一為反射式面板（第3F圖及第3G圖）。：311圖及第
8867twfl.ptd 第14頁 594999 五、發明說明（11) 31圖中的保護層324具有一凹凸表面332，且配置於凹凸 面3 3 2上的晝素電極3 3 4例如係選用一此 ' _ <具有良好效果之逡 31°(猎二=層324上之凹凸表面3 32將可增進畫素電極 3 3 4 (反射黾極）反射光線的效果。 3Ι3?ΓΪ同時參照第3G圖以及第31圖，由第3G圖以及第 J及=以得知，多晶石夕層3〇2C、N+摻雜薄膜304c、Ϊ Ϊ 閘極絕緣層312(：以及閘極314c係構成一 至虱半導體（NMOS )。多晶矽層3 0 2b、Ρ+摻雜薄膜3〇6、 源極^汲極3 0 8b、閘極絕緣層312b以及閘極314b係構成一p 型金虱半導體（PM〇s )。而由上
型金氧半導體(刪）即可構成-互補金』半導I 内歲此互補金氧半導體於面板上所扮演的角色為、 ’用以驅動第3G圖以及第31圖右側薄膜電 日日肽，進而控制晝素的顯示。 i 由第3G圖以 Ν+摻雜薄膜304a 圖右側可以得知’多晶石夕層3〇h、 閘極3Ua係構成1 f ί /汲極Y〇8a/閘極絕緣層31 h以及 電晶體係藉由上t夕曰曰矽型態之薄膜電晶體。其中，薄月莫 電極3 3 0或是查夸1^互補金氧半導體的驅動來控制寫入畫素 第4圖繪中的資料。一 列以及驅動電路的制、、、本發明一較佳實施例溥膜電晶體陣 薄膜電晶體陣列以^作流程圖。請參照第4圖，本實施例 晶矽層S400、定義驅動電路的製作流程主要係由定義多 雜薄獏回蝕&儲存杂+—摻雜區域S40 2、定義源極/沒極&N+摻
8867twfl.ptd 第15頁 兒各之下電極S4〇4、定義間極&儲存電容 594999
594999 、發明說明（13) 汲極3 0 83所構成。此外，掃描 的閘極31 4a連接，以#制其 此線6〇〇與薄膜電晶體6 04中 開關，而所欲寫入的^料則了，道層（多晶矽層3 0 2a )的 〉專膜電晶體6 〇 4的控制 '而寫入^、、二由信號配線6 〇 2傳輸以及 综上所述，本發明薄膜/曰素電極330 ( 3 34 )中。 至少具有下列優點：1 、"體陣列及其驅動電路結構 卜描1 ·本發明薄獏電晶體陣列及复 ㊉ 上僅需六道光罩即可完成， =驅動笔路結構，在製作 2·本發明薄膜電晶體陣=衣作成本大幅降低。 :時所使用的光罩數：較 動電路結構，其在製 夕。 使侍面板製作的時間縮短許 3 ·本發明薄膜電曰辦鱼 作上所使用的光罩數： J助驅動電路結#，其在製 以限定本發明，任柯孰ί:;::;揭f如上 '然其並非用 神和範圍β，當可作；：不脫離本發明之精 圍虽視後附之申請專利範圍所界定者^本电明之保
594999 圖式簡單說明 弟1A圖至弟1H圖繪不為習知缚腰電晶體陣列以及驅動 電路製程的剖面圖； 第2圖繪示為習知薄膜電晶體陣列以及驅動電路的製 作流程圖； 第3A圖至第3 I圖繪示為依照本發明一較佳實施例薄膜 電晶體陣列以及驅動電路製程的剖面圖； 第4圖繪示為依照本發明一較佳實施例薄膜電晶體陣 列以及驅動電路的製作流程圖； 第5圖繪示為依照本發明一較佳實施例互補金氧半導 體（CMOS )的佈局（layout )示意圖；以及 第6圖繪示為依照本發明一較佳實施例晝素的佈局示 意圖。 圖式之標示說明 1 0 0 :基板 102a、102b、102c ··島狀結構 1〇4 :第一介電層 106a、106b、106c ··閘極 1 0 8 :下電極 110、112 : N+摻雜區域 1 1 4、1 1 6 ·· N -摻雜區域 1 18 : P+摻雜區域 1 2 0 :第二介電層 122a 、 122b 、 122c 、 128 :開口 12 4a、124b、124c :源極/ 汲極
8867twfl.ptd 第18頁 594999 圖式簡單說明 1 2 6 :平坦層 1 3 0 :晝素電極 S 2 0 0〜S 2 1 6 ··習知薄膜電晶體及其驅動電路製程 3 0 0 :基板 3 0 2a、3 02b、3 0 2c :多晶矽層 304a 、 304b 、 304c :N+ 摻雜薄膜 3 0 6 ·· P +摻雜區域 3 0 8 a、3 0 8 b、3 0 8 c :源極 / 沒極 3 1 0 :下電極 312a、312b、312c :閘極絕緣層 314a 、 314b 、 314c ：閘極 31 6、320 :介電層 3 1 8 :上電極 3 2 2 :配線 3 2 4 :保護層 326a 、 326b 、 326c 、 326d 、 326e ：開口 3 2 8 ·導線 330、334 :畫素電極 3 3 2 :凹凸表面 S4 0 0〜S410 :本發明薄膜電晶體及其驅動電路製程 500 :P型互補金氧半導體 502 :N型互補金氧半導體 5 0 4、5 0 6、5 0 8、5 1 0 :接點 6 0 0 :掃描配線
8867twfl.ptd 第19頁 594999
8867twfl.ptd 第20頁
Claims (1)
- 594999 六、申請專利範圍 1. 一種薄膜電晶體陣列及其驅動電路結構，適於配置 於一基板上，該結構包括： 複數個掃描配線，配置於該基板上； 複數個信號配線，配置於該基板上； 複數個薄膜電晶體’該些薄膜電晶體係措由該些掃描 配線與該些信號配線驅動，每一該些薄膜電晶體包括： 一多晶矽層，配置於該基板上； 一源極/汲極，配置於該多晶矽上方； 一 N +摻雜薄膜，配置於該多晶矽層與該源極/汲極之 間； 一閘極，配置於該多晶矽上方； 一閘極絕緣層，配置於該多晶矽與該閘極之間； 複數個晝素電極，對應於該些薄膜電晶體配置： 複數個儲存電容，對應於該些晝素電極配置；以及 複數個互補金氧半導體，每一該些互補金氧半導體包 括一N型金氧半導體與一 P型金氧半導體。 2. 如申請專利範圍第1項所述之薄膜電晶體陣列及其 驅動電路結構，其中該N型金氧半導體包括： 一第二多晶矽層，配置於該基板上； 一第二源極/汲極，配置於該第二多晶矽上方； 一第二N+摻雜薄膜，配置於該第二多晶矽與該第二源 極/汲極之間； 一第二閘極，配置於該第二多晶矽上方；以及 一第二閘極絕緣層’配置於該弟二多晶石夕層與該弟"一8867twfl.ptd 第21頁 594999 六、申請專利範圍 閘極之間。 3. 如申請專利範圍第1項所述之薄膜電晶體陣列及其 驅動電路結構，其中該閘極與該源極/汲極之間的該多晶 石夕層内更包括一 N -換雜區域。 4. 如申請專利範圍第1項所述之薄膜電晶體陣列及其 驅動電路結構，其中該P型金氧半導體包括： 一第三多晶矽層，配置於該基板上； 一第三源極/汲極，配置於該第三多晶矽上方； 一第P+摻雜薄膜，配置於該第三多晶矽與該第三源極 /汲極之間； 一第三閘極，配置於該第三多晶矽上方；以及 一第三閘極絕緣層，配置於該第三多晶矽層與該第三 閘極之間。 5. 如申請專利範圍第1項所述之薄膜電晶體陣列及其 驅動電路結構，其中該閘極絕緣層包括一介電層。 6. 如申請專利範圍第5項所述之薄膜電晶體陣列及其 驅動電路結構，其中該介電層之材質包括氧化矽、氮化 矽、含氫之介電層其中之一。 7. 如申請專利範圍第1項所述之薄膜電晶體陣列及其 驅動電路結構’其中該問極絕緣層包括· 一第一介電層；以及 一第二介電層，配置於該第一介電層上。 8 ·如申請專利範圍第7項所述之薄膜電晶體陣列及其 驅動電路結構，其中該第一介電層之材質包括氧化矽、氮8867twfl.ptd 第22頁 594999 六、申請專利範圍 化矽、含氫之介電層其中之一。 9.如申請專利範圍第7項所述之薄膜電晶體陣列及其 驅動電路結構，其中該第二介電層之材質包括一感光性樹 脂。 1 0.如申請專利範圍第1項所述之薄膜電晶體陣列及其 驅動電路結構，其中該閘極之材質包括鋁/鉬、鋁/鈦其中 —— 〇 1 1 .如申請專利範圍第1項所述之薄膜電晶體陣列及其 驅動電路結構，其中該源極/汲極之材質包括鋁/鉬、鉬其 中之一。 1 2.如申請專利範圍第1項所述之薄膜電晶體陣列及其 驅動電路結構，其中該晝素電極係為一透明電極。 1 3.如申請專利範圍第1 2項所述之薄膜電晶體陣列及 其驅動電路結構，其中該畫素電極之材質包括氧化銦錫。 1 4.如申請專利範圍第1項所述之薄膜電晶體陣列及其 驅動電路結構，其中該晝素電極係為一反射電極。 1 5.如申請專利範圍第1 4項所述之薄膜電晶體陣列及 其驅動電路結構，其中該晝素電極之材質包括金屬。 1 6. —種薄膜電晶體結構，適於配置於一基板上，該 結構包括· 一多晶矽層，配置於該基板上； 一源極/汲極，配置於該多晶矽上方； 一 N+摻雜薄膜，配置於該多晶矽層與該源極/汲極之 間；8867twfl.ptd 第23頁 594999 六、申請專利範圍 一閘極，配置於該多晶矽上方；以及 一閘極絕緣層，配置於該多晶矽與該閘極之間。 1 7.如申請專利範圍第1 6項所述之薄膜電晶體結構， 其中該閘極絕緣層包括一介電層。 1 8.如申請專利範圍第1 7項所述之薄膜電晶體結構， 其中該介電層之材質包括氧化矽、氮化矽、含氫之介電層 其中之一。 1 9.如申請專利範圍第1 6項所述之薄膜電晶體結構， 其中該閘極絕緣層包括： 一第一介電層；以及 一第二介電層，配置於該第一介電層上。 2 0.如申請專利範圍第1 9項所述之薄膜電晶體結構， 其中該第一介電層之材質包括氧化矽、氮化矽、含氫之介 電層其中之一。 2 1.如申請專利範圍第1 9項所述之薄膜電晶體結構， 其中該第二介電層之材質包括一感光性樹脂。 2 2.如申請專利範圍第1 6項所述之薄膜電晶體結構， 其中該閘極之材質包括鋁/鉬、鋁/鈦其中之一。 2 3.如申請專利範圍第1 6項所述之薄膜電晶體結構， 其中該源極/汲極之材質包括鋁/鉬、鉬其中之一。 2 4. —種互補金氧半導體結構，適於配置於一基板 上5該結構包括： 一 N型金氧半導體包括： 一第二多晶矽層，配置於該基板上；8867twfl.ptd 第24頁 594999 六、申請專利範圍 一第二源極/汲極，配置於該第二多晶矽上方； 一第二N +摻雜薄膜，配置於該第二多晶矽與該第二源 極/汲極之間； 一第二閘極，配置於該第二多晶矽上方； 一第二閘極絕緣層，配置於該第二多晶矽層與該第二 閘極之間； 一 P型金氧半導體包括： 一第三多晶矽層，配置於該基板上； 一第三源極/汲極，配置於該第三多晶矽上方； 一第三N+摻雜薄膜，配置於該第三多晶矽與該第三源 極/汲極之間； 一第三閘極，配置於該第三多晶矽上方；以及 一第三閘極絕緣層，配置於該第三多晶矽層與該第三 閘極之間。 2 5.如申請專利範圍第1項所述之互補金氧半導體結 構，其中該閘極與該源極/汲極之間的該多晶矽層内更包 括一 N -摻雜區域。8867t'wfl. ptd 第25頁
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091134042A TW594999B (en) | 2002-11-22 | 2002-11-22 | Structure of thin film transistor array and driving circuits |
| US10/249,342 US6818922B2 (en) | 2002-11-22 | 2003-04-02 | Thin film transistor array and driving circuit structure |
| JP2003128027A JP2004179610A (ja) | 2002-11-22 | 2003-05-06 | 薄膜トランジスタアレー及び駆動回路の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091134042A TW594999B (en) | 2002-11-22 | 2002-11-22 | Structure of thin film transistor array and driving circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200409364A TW200409364A (en) | 2004-06-01 |
| TW594999B true TW594999B (en) | 2004-06-21 |
Family
ID=32322960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091134042A TW594999B (en) | 2002-11-22 | 2002-11-22 | Structure of thin film transistor array and driving circuits |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6818922B2 (zh) |
| JP (1) | JP2004179610A (zh) |
| TW (1) | TW594999B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746942B2 (en) * | 2000-09-05 | 2004-06-08 | Sony Corporation | Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device |
| KR100670140B1 (ko) * | 2004-08-26 | 2007-01-16 | 삼성에스디아이 주식회사 | 커패시터 |
| US7410842B2 (en) * | 2005-04-19 | 2008-08-12 | Lg. Display Co., Ltd | Method for fabricating thin film transistor of liquid crystal display device |
| US7495258B2 (en) * | 2006-05-17 | 2009-02-24 | Tpo Displays Corp. | N-channel TFT and OLED display apparatus and electronic device using the same |
| EP2671965A3 (en) * | 2012-06-08 | 2014-03-12 | Wintek Corporation | Method of forming thin film polysilicon layer and method of forming thin film transistor |
| CN103489762A (zh) * | 2012-06-08 | 2014-01-01 | 胜华科技股份有限公司 | 形成多晶硅薄膜的方法 |
| KR102060377B1 (ko) * | 2014-01-27 | 2020-02-11 | 한국전자통신연구원 | 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법 |
| CN104078424B (zh) * | 2014-06-30 | 2017-02-15 | 京东方科技集团股份有限公司 | 低温多晶硅tft阵列基板及其制备方法、显示装置 |
| US10504939B2 (en) * | 2017-02-21 | 2019-12-10 | The Hong Kong University Of Science And Technology | Integration of silicon thin-film transistors and metal-oxide thin film transistors |
| CN107236927B (zh) * | 2017-06-16 | 2019-03-15 | 京东方科技集团股份有限公司 | 掩膜板模组、有机电致发光显示面板及其制作方法 |
| CN109554665B (zh) * | 2019-01-22 | 2021-01-15 | 京东方科技集团股份有限公司 | 一种蒸镀方法、蒸镀掩膜模组、显示面板及显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727044A (en) * | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| US5318919A (en) * | 1990-07-31 | 1994-06-07 | Sanyo Electric Co., Ltd. | Manufacturing method of thin film transistor |
| US5612234A (en) * | 1995-10-04 | 1997-03-18 | Lg Electronics Inc. | Method for manufacturing a thin film transistor |
| JP2001023899A (ja) * | 1999-07-13 | 2001-01-26 | Hitachi Ltd | 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法 |
| JP4306142B2 (ja) * | 2001-04-24 | 2009-07-29 | 株式会社日立製作所 | 画像表示装置及びその製造方法 |
-
2002
- 2002-11-22 TW TW091134042A patent/TW594999B/zh not_active IP Right Cessation
-
2003
- 2003-04-02 US US10/249,342 patent/US6818922B2/en not_active Expired - Lifetime
- 2003-05-06 JP JP2003128027A patent/JP2004179610A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6818922B2 (en) | 2004-11-16 |
| US20040099863A1 (en) | 2004-05-27 |
| TW200409364A (en) | 2004-06-01 |
| JP2004179610A (ja) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4386978B2 (ja) | 半導体装置の作製方法 | |
| US8928081B2 (en) | Semiconductor device having display device | |
| JP4090716B2 (ja) | 薄膜トランジスタおよびマトリクス表示装置 | |
| TWI221340B (en) | Thin film transistor and method for fabricating thereof | |
| TW200820445A (en) | Display device and method of manufacturing the display device | |
| JP2000156504A (ja) | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 | |
| TW200824128A (en) | Pixel structure and fabricating method thereof | |
| TW594999B (en) | Structure of thin film transistor array and driving circuits | |
| JP2006114871A (ja) | 半導体素子及びその製造方法 | |
| JP2005244230A (ja) | 異なるポリシリコングレインサイズの領域を有するポリシリコン層の形成方法、液晶ディスプレイ装置及びその製造方法 | |
| JPH114000A (ja) | 半導体装置およびその作製方法 | |
| US10693011B2 (en) | Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate | |
| US6991974B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor | |
| TW200403857A (en) | Electronic devices comprising bottom-gate TFTs and their manufacture | |
| CN101740524A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| KR101265331B1 (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| TWI305681B (en) | Method for fabricating thin film transistor array and driving circuits | |
| JP4249886B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP4437511B2 (ja) | 電気光学装置の作製方法 | |
| TW200915574A (en) | Image display system and fabrication method thereof | |
| CN100411153C (zh) | 薄膜晶体管阵列及其驱动电路的制造方法 | |
| JP2001156295A (ja) | 半導体装置の作製方法 | |
| TWI277816B (en) | Thin film transistor array and fabricating method thereof | |
| JP3857250B2 (ja) | 薄膜トランジスタ配列及びその駆動回路の製造方法 | |
| JPH0680684B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |