TW584930B - Method of semiconductor back-end process for preventing fuses damage - Google Patents

Description

584930 五、發明說明（1) 發明之技術領娀 本發明是有關於一種半導體之製程，且特別是有關一 種防止保險絲之側壁損壞之半導體元件之後段製裎方法。 先前技' ^ 在半導體元件甲，特別是在大型的記憶體元件中，通 常會利用保險絲（Fuse)來修補元件的缺陷（Defect)，以提 3產品的良率（γ i e i d )。典型的修補方式，係在測試半導 體記憶元件時，在記憶體的行（R0W)或列（column)發現壞 掉的位元（Bit)，則利用雷射將特定的保險絲線熔^燒又 絲開口與銲墊開口圖安=木開啟，其製程係利用具有保險 光阻層所覆蓋的保護：吏：f 2為罩幕，蝕刻去除未被 部糊去除，：形上所覆蓋之介電層的- 上述之習知方法在開啟 的側壁易遭受蝕刻破壞，而險、4開口的過程中，保險絲 洗過程中，由於銲墊開口的深$ t成保險絲開口之後的清 度較深，因此，在清洗之後=二較淺，而保險絲開口的深 之中的清洗液或水分並不^旋=叙乾時，留在保險絲開口 在保險絲的表面與側壁，。~旦清洗液或水分停留 成保險絲剝落而無法 复9腐蝕的現象發生，甚至造 皁/、修補的作用的問題。 10728twf.ptd $ 5頁

584930 五、發明說明（2) 發明内容 因此’本發明之目的是提供一藉本 雕— 程，用以在開啟保險絲開口的過程中：：二件之後段製 受姓刻或清洗的破壞。㈣私中防止保險絲之側壁遭 本^明提出一種防止保險絲之側壁損 之後段製程方法，此方氺仫+ I ^芏相壊之+導體元件 A俘产轉αν 法係在基底上形成保險絲之後，弈 在保險4的側壁形成一間隙壁， 先 保護層，接著，爯蔣# 1 s ^ 7成"電層與 絲開口。彳再將保遠層與介電層圖案化，以形成保險 蜉門口的ί險絲其側壁上具有間隙壁’因此，在形成伴卜 、、糸開口的蝕刻與清洗的製程中 呆險 避免其側壁遭受壞。 丨束土了以保護保險絲， 本發明又提出另一種防止样 元件的後段製程方法，此方法壁損壞之半導體 屬層之後，先在基底上形成m 二&上形成保險絲與金 層圖案化，以形成UK:層介電層，並將第—介電 的側壁形成一間隙壁，並於A 接者在保險絲 士雈展，十义 $ ^ 、土底上幵少成第二層介電層與保 。又㈡之後’再將保護層與第二層介雷屏安 、^ 銲墊開口與保險絲開口。 電層圖案化，以形成 依照以上所述，本發明係在形成保 :材質不相同，因此，在開啟保險絲開口二i;:F= 土可以保護保險絲，使保險絲之側壁為 ’、 壞。而且在進行清洗之後的旋乾牛=^ ^ ^ x彳的破 傻扪力疋乾步驟時，即使清洗液或水

BI 第6頁 IB1 10728twf.ptd 584930 五、發明說明（3) 分有殘留的現象，由於在形成保險絲開口前，保險絲的側 壁已形成間隙壁，保險絲的側壁上並不會殘留清洗液或水 分，因此’可以避免保險絲的側壁發生腐蝕的現象。 實施方式

δ青參知、第1 A圖，在基底1 〇 〇上形成金屬層1 〇 2與保險絲 104 °金屬層1〇2與保險絲丨〇4之形成方法例如是在基底ι〇〇 上依序形成一層鋁金屬層與一層氮化鈦層，之後，再定義 之’以使銘金屬層與氮化鈦層圖案化。接著，在基底1〇() 上形成一層介電層106，以覆蓋金屬層102與保險絲1〇4之 表面。介電層1 〇 β之材質例如是氧化矽，其形成的方法例 如是高密度電漿化學氣相沉積法（HDp —CVD)。 其後，請參照第1 B圖，將介電層1 〇 6平坦化。平坦化 的方法例如是化學機械研磨法（CMp)。接著，在介電層i 〇6 上形成一層光阻層1〇8 ^光阻層1〇8具有一開口11〇 ,豆位 於保險絲104的上方。 八 接著，請參照第1C圖，以光阻層1〇8為罩幕，蝕刻士 二j 口 11 0所裸露的介電層丨〇6，以形成一開口丨丨2，使保 取、、糸1 0 4之上表面與側壁裸露出來。

之後，請參照第1D圖，去除光阻層1〇8。接著，再於 :00上形成一層間隙壁材料層丨14。間隙 夕或氣氧化碎，其形成的方法父是 曰強型化學虱相沉積法（pecvd)。 其後’請參照第1E圖，對間隙壁材料層114進行回勒 "，以在保險絲1 04之側壁形成間隙壁丨丨4a。接著，在基

第7頁 584930

上形成另-層介電層116。此介電層116之材質例如 疋乳化矽，其形成的方法例如為電漿增強型化學氣相沉積 之後，請參照第1F圖，將介電層116平坦化。豆平括 化的方法例如是化學機械研磨法。接著，在介電層n6: 形成銲墊1 1 8與保護層1 2 〇。銲墊丨丨8之材質例如是銅。保 護層1 20之形成方法例如是以化學氣相沉積法先行成一層 氧化矽層，再於氧化矽層上形成一層氮化矽（SiN)層。

其_後，請參照第1G圖，在基底10〇上形成一層光阻層 (未繪示），並以遠光阻層為罩幕，先蝕刻保護層1 2 〇，以 形成一銲墊開口 1 2 2與一保險絲開口丨2 4，接著，再蝕刻保 險絲開口124所裸露的介電層116，以使保險絲1〇4之表面 裸露出來。之後，再將光阻層去除。 依照以上實施例所述，本發明係在形成保險絲開口 1 24之前’先在介電層1 〇6中形成開口丨丨2使保險絲丨〇4的上 表面與側壁裸露出來。由於介電層106的厚度不厚，所形 成之開口 1 1 2的深度不深，因此，在形成開口丨〇 6之後的清 洗過程中，開口 1 〇 6之中的清洗液或水分非常容易旋乾，

而不會有停留在保險絲1 04之表面或側壁的現象。當形成 開口 1 1 2之後，保險絲1 0 4的側壁隨即形成間隙壁丨丨4a。換 言之’保險絲1 04之側壁即已被間隙壁丨丨4a覆蓋。因此， 在開啟保險絲開口的過程中，利用間隙壁丨丨4a之材質與介 電層1 20之材質不相同的特性，間隙壁丨丨4a可以保護保險 絲1 0 4 ’使保險絲1 〇 4之側壁並不會遭受蝕刻的破壞。而且

584930 五、發明說明（5) 在開啟保險絲開口 1 2 4之後，進行清洗之後的旋乾步驟 時，即使清洗液或水分有殘留的現象，由於保險絲1 0 4的 側壁已形成間隙壁1 1 4a，而並未裸露出來，因此，清洗液 或水分並不會殘留在保險絲1 0 4的側壁而發生腐蝕的現 象。故，本發明在保險絲的側壁形成間隙壁確實可以達到 避免側壁腐餘的目的。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當可作些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。

10728twf.ptd 第9頁 584930 圖式簡單說明 第1 A圖至第1 G圖係繪示本發明實施例之一種防止保險 絲之側壁損壞之半導體元件之後段製程方法的剖面示意 圖。 圖示標記說明 100 :基底 102 :金屬層 1 0 4 :保險絲 1 06、1 1 6 :介電層 1 0 8 :光阻層 1 1 0、1 1 2 :開口 1 1 4 :間隙壁材料層 1 14a :間隙壁 1 18 :銲墊 1 2 0 :保護層 1 2 2 :銲墊開口 124 :保險絲開口

10728twf.ptd 第10頁

Claims (1)

1. 584930 六、申請專利範圍 1. 一種防止保險絲之側壁損壞之半導體元件之後段製 程方法，包括 提供一基底，該基底上已形成一保險絲； 於該保險絲之側壁形成一間隙壁； 於該基底上形成一介電層； 於該基底上形成一保護層；以及 圖案化該保護層與該介電層，以形成一保險絲開口。 2. 如申請專利範圍第1項所述之防止保險絲之側壁損 壞之半導體元件之後段製程方法，其中該間隙壁之形成方 法包括： 於該基底上形成一間隙壁材料層；以及 回蝕刻該間隙壁材料層，以於該保險絲之側壁形成該 間隙壁。 3. 如申請專利範圍第1項所述之防止保險絲之側壁損 壞之半導體元件之後段製程方法，其中該間隙壁之材質係 與該介電層具有不同之餘刻率者。 4. 如申請專利範圍第3項所述之防止保險絲之側壁損 壞之半導體元件之後段製程方法，其中該間隙壁係以電漿 增強型化學氣相沉積法所形成者。 5. 如申請專利範圍第3項所述之防止保險絲之側壁損 壞之半導體元件之後段製程方法，其中該間隙壁之材質包 括氣化石夕。 6. 如申請專利範圍第3項所述之防止保險絲之側壁損 壞之半導體元件之後段製程方法，其中該間隙壁之材質包

   10728twf.ptd 第11頁 584930 六、申請專利範圍 括氮氧化石夕。 7. 如申請專利範圍第3項所述之防止保險絲之侧壁損 壞之半導體元件之後段製程方法，其中該介電層之材質包 括電漿增強型化學氣相沉積法所形成之氧化矽。 8. 如申請專利範圍第1項所述之防止保險絲之侧壁損 壞之半導體元件之後段製程方法，其中該保險絲之形成方 法包括： 於該基底上形成一含鋁之金屬層； 於該與金屬層上形成一氮化鈦層；以及 定義該氮化鈦層該與該含鋁之金屬層。 9. 一種防止保險絲之側壁損壞之半導體元件之後段製 程方法，包括： 提供一基底，該基底上已形成一金屬層與一保險絲； 於該基底上形成一第一介電層； 將該第一介電層平坦化； 將該第一介電層圖案化，以形成一開口 ，該開口裸露 出該保險絲之上表面與側壁； 於該保險絲之側壁形成一間隙壁； 於該基底上形成一第二介電層； 將該第二介電層平坦化； 於該第二介電層上形成一銲墊； 於該基底上形成一保護層；以及 蝕刻該保護層，以形成一銲墊開口與一保險絲開口， 再蝕刻該保險絲開口下方之該第二介電層，以使該保險絲

   10728twf.ptd 第12頁 584930 六、申請專利範圍 之上表面裸露出來。 1 0.如申請專利範圍第9項所述之防止保險絲之侧壁損 壞之半導體元件之後段製程方法，其中該間隙壁之形成方 法包括： 於該基底上形成一間隙壁材料層；以及 回蝕刻該間隙壁材料層，以於該保險絲之侧壁形成該 間隙壁。 1 1.如申請專利範圍第9項所述之防止保險絲之側壁損 壞之半導體元件之後段製程方法，其中該間隙壁之材質係 與該第二介電層具有不同之蝕刻率者。 1 2.如申請專利範圍第1 1項所述之防止保險絲之側壁 損壞之半導體元件之後段製程方法，其中該間隙壁係以電 漿增強型化學氣相沉積法所形成者。 1 3.如申請專利範圍第1 1項所述之防止保險絲之侧壁 損壞之半導體元件之後段製程方法，其中該間隙壁之材質 包括氮化$夕。 1 4.如申請專利範圍第1 1項所述之防止保險絲之側壁 損壞之半導體元件之後段製程方法，其中該間隙壁之材質 包括氮氧化矽。 1 5.如申請專利範圍第1 1項所述之防止保險絲之側壁 損壞之半導體元件之後段製程方法，其中該第二介電層之 形成方法包括以電漿增強型化學氣相沉積法形成一氧化矽 層。 1 6.如申請專利範圍第9項所述之防止保險絲之側壁損

   10728twf.ptd 第13頁 584930 六、申請專利範圍 壞之半導體元件之後段製程方法，其中該第一介電層的形 成方法包括以高密度電漿化學氣相沉積法形成一氧化矽 層。 1 7.如申請專利範圍第9項所述之防止保險絲之側壁損 壞之半導體元件之後段製程方法，其中該第一介電層之平 坦化的方法包括化學機械研磨法。 1 8.如申請專利範圍第9項所述之防止保險絲之側壁損 壞之半導體元件之後段製程方法，其中該第二介電層之平 坦化的方法包括化學機械研磨法。 1 9.如申請專利範圍第9項所述之防止保險絲之側壁損 壞之半導體元件之後段製程方法，其中該保險絲之形成方 法包括： 於該基底上形成一含鋁之金屬層； 於該與金屬層上形成一氮化鈦層；以及 定義該氮化鈦層該與該含鋁之金屬層。

   10728twf.ptd 第14頁