578374 五、發明說明（l) 發明所屬之技術領域 、本發明係有關於一種寬頻掃頻電路， :達到快速掃#、高精確度和高穩定度的宽苜是提出一種 構。 尾頻掃頻電路架 先前技術 寬頻掃頻電路模組在一些頻域量測之 如頻譜分析儀、通訊測試儀器、網路 】盗：常可見’ 生器等，在現有產品中有許多不同的實現射頻信號產 有其特定目的需求及特性，一般設計考量二庐各種方式 點：1、高精確度及穩定性；2、反應時 曰"以下幾 單；4、成本便宜。 f n ’ 3、結構簡 一般寬頻掃頻電路所使用的方法為超外差式 (super-heterodyne)，包含寬頻粗調掃頻模組工及窄 、:组：ΐΐ。在傳統寬頻鎖相掃頻電路中，本地振盈 f使用:個或多個電壓控制振盪器（下文簡稱vc〇)掃頻電 控制模組，有些利用回授機制達到線性掃頻目的，但此 VCO掃&頻電路控制模組在寬頻掃頻時受限於迴路反應時 間掃頻速度無法太快，另外，有些以直接數位合成 (Direct Digital Frequency Synthesizer，DDFS)方式作 為掃頻參考源來鎖住本地振盪源，達到高解析掃頻目的， 但產生的雜波（Spur)較大以致要犧牲迴路頻寬來抑制雜波 (Spur)，即降低了掃頻速度。 ^綜合以上傳統寬頻鎖相掃頻電路，輸出頻譜穩定度與 掃頻速度無法兼顧’使得為了輸出頻率準確與穩定必須將
0729-9122TWF(Nl)；〇791〇〇l2;ELLEN.ptd 第6頁 578374 五、發明說明（2) 寬頻掃頻速度變慢，否則快速寬頻掃頻將造成 穩=，另外多重鎖相迴路可達到掃頻快速與穩定=頻率不 但模組成本較高且控制方式也較複雜。 ^ 政果， 發明内容 本發明的主要目的在於提出一種寬頻掃頻 ::此同時滿足上述4項指標（高精確及穩 =構， 知、結構簡單、成本便宜），其使用開迴路n時間 ^控制鎖相迴路（PLL)之寬頻電壓控 ^頻率 計數本地振盪源（電壓抻剎々 羊°十數機制精確 :盼對應功率值，如此可得到線性精確與快 j時d錄 二，並可忽略本地振盪源（電壓控 、在鎖I項貝 未完全鎖住振盪之現象。 盈的）在鎖相迴路尚 構，ίΐ;上述㈣’本發明提供-種寬頻掃頻電路架 頻率;;i f ί: ΐ ί器、鎖相迴路、開迴路參考頻率源、 號，计扁5置楗處理器。射頻接收器用以接收射頻信 )U W偵測射頻信號的電性參數，並將電性炎^ ϋ ^ & 位信號後輸出1迴路以贿m &參數轉換為數 盪器及掃頻電愿# w =項率源匕括低頻段電壓控制振 考頻率，電壓控制振盪器用以產生參 頻段電壓抑㈤；ί、置用以產生鑛齒波掃頻電壓以控制低 開迴路ίΪ;:壓值成線性變動。鎖相迴路用以快速鎖住 -掃Ξ頻；頻；供之參考頻率，並提供射頻接收器 貝頻丰。頻率計數裝置用以即時計數此掃頻頻率。微 〇72"122W^^： ；ELLEN.ptd 第7頁 578374 五、發明說明（3) j j器用以控制頻率計數裝置計 ，堊裝置中鋸齒波掃頻電壓的 頻頻率的時間及掃頻 态輸出的數位信號及頻率計數丄並同步記錄射頻接收 算處理後獲得線性掃頻資料。、罝中的掃頻頻率，經過運 此外’微處理.器接收掃描 — 包括掃描啟始頻率、掃頻結束頻叹=，該掃描輸入設定 間。該鋸齒波掃頻電壓之值在誃=、掃描點數及掃描時 束頻率轉換成的兩電壓值之門:描啟始頻率及該掃頻結 描啟始頻率轉換成的電壓值^^齒波掃頻電壓從該掃 壓值之間變動的時間由該掃描時二=f束頻率轉換成的電 數裝置包括計數時間，微處理器二二另外，頻率計 數時間内頻率計數裝置才能計數；i頻;數時間’在該計 為了讓本發明之上述和苴 明顯易懂，下文特舉實施例，人斛=、和優點能更 明如下： 並配合所附圖示，作詳細說 實施方式 第1圖係表示本發明實施例之寬頻掃頻電 思圖。如圖所#，寬頻掃頻電路架構包括接、構的不 110、鎖相迴路120、頻率計數裴置13〇、 收/ 源140及微處理器15〇。 k路參考頻率 射頻接收器11 0包括混頻器（M i x e r 1 2、*、胃 114 ^ o 收射頻信號sRF混頻後產生信號Sif，射頻信號rf輸:1 2接 (Power)由信號SIF之功率（P〇wer)獲得Prf = Pif + c，=之功率 l馬混頻 〇729-9122TWF(Nl);07910012;ELLEN.ptd 第8頁 578374 五、發明說明（4) 器11 2韓拖招it 由俨辦頻信號RF輸入之頻率（FreQuency) b s 頻率^獲得，其中flF為信號 L田 定頻率。帶通渡波器114其麵接至混頻器 以偵钏片以+過濾該具固定頻率的信號SIF。功率偵測器116用 韋佶鑪I〜SIF的功率值，類比數位轉換器118用以將該功 率值轉換成數位信號後輸出。 ， 開迴路參考頻率源1 4 0用以提供參考頻率f ，其為一 ㈣源，開迴路參考頻率雜包括低二 ^ 2 ’器丨、42及掃頻電壓裝置1 44，掃頻電壓裝置144用 ι"皮掃頻電壓Vsl以控制低頻段電壓控制振盈器 ，考頻率fr。在此實施例中，低頻段電壓控制振 安态頻率的變動範圍在100MHz〜2 0 0MHz之間，而參考頻 率fr之值隨著鋸齒波掃頻電壓L之值線性變動。 鎖相迴路1 2 〇包括本地振盪源1 2 2、相位頻率檢測器 掂V、、除頻态m及迴路濾波器128。在此實施例中，本地 二Π也為電壓控制振盪器(vco)，其頻率的變動範圍 Z〜 z之間。相位頻率檢測器1 24接收參考頻率f以 控制信號輸出，迴路渡波器128接收該控制信號以產 帚動電壓Vs2輸出。本地振盪源】2 2由掃頻電壓控制以 1 1 0 ^ ^ ^ ^ flocal ^ ^ .1 ^flocal 裔、σ *以整數成為回授頻率fc將之回授回相位頻率 檢測為124，在此，在除頻器126中用以和掃頻頻率^相 除的整數以30為例。鎖相迴路12〇產生之雜波以叫㈠^壓 小，無須過度壓抑（Spur)而犧牲迴路頻寬，因此鎖相迴路
五 發明說明（5) 12 〇頻寬可加大，g 率源所提供之參考頻率t振盈π源;122:快速追跡鎖住參考頻 f local得到快速掃頻功能。r 5日、取侍較穩定輪出之頻率 理二?控= 掃頻電壓裝置144中…數之頻頻率的時間及 射頻接收器11 〇由類比數 说電i的祀圍，並同步記錄 率古十數歩番！ Μ 士 轉換器118輸出的數位俨轳及頫 =ί=。中的掃頻頻率^經過運算處理= 掃樣掃頻，圍…點數與 士 a k 1 per 1〇d)，母個取樣週期首桩 iir原122除頻後之頻率，同時記錄對應功Vi ^位轉換器1 1 8輸出的數位信號（微處理器"l 5 0中掃 ，，體控制寬頻掃頻電路架構的掃頻流程請二知 如此可忽略本地振盪源丨2 2北娩 弟固） 十分穩定之現象 非線性及鎖相迴路12G輸出尚未 要注意的是，在此以利用 裔偵測射頻信號之功率為例進 債測射頻信號的其它電性參數 運算處理後獲得所需之線性掃 在射頻接收器中的功率偵測 行說明，但射頻接收器亦可 ，以在微處理器經過適當的 頻資料。 第2圖係表示第1圖中掃頻電壓裝置及微處理器控制掃 頻電壓裝置範例的示意圖。掃頻電壓裝置丨44用以產生鋸 齒波掃頻電壓Vsl以控制低頻段電壓控制振盪器丨4 2產生參 考頻率fr，微處理器150會接收掃描輸入設定，掃描輸入>
五、發明說明（6) 設定中包括掃描啟始頻率f】、 pts及掃描時間ts(微處理哭1501 Γ束頻率f2、掃描點數 電路架構的掃頻流程請袁考。=知頻1人體控制寬頻掃頻 值在掃描啟始頻率n及掃f圖率=掃頻電射31之 VI到V2之間，鋸齒波掃；束f:f2轉換成的兩電愿值 間變動的時間由# ^ n + si攸電壓值VI到電壓值V2之 範例說明掃在第2圖中，將舉-它方式實： 44 ’但掃頻電昼裝置⑷亦可用其 如圖所示，掃頻電壓梦 由微處理器15〇依掃描時間;s之長4:=;比轉換器202 電路m之初始電壓v ，電壓二m9异出提供電壓積分 容器c電壓積刀電路210.由電阻器r、電 壓積分電Vr〇l〇、L匕較器212及運算放大器214組成，電 大2 Γ 士積分到1輪出斜面掃動電射，，斜率 轉：二=犧s之長短由初始電壓Vc所控制^ ^ 、σσ乍1周整的動作，將斜面掃動電壓vr乘以一係數 於加法器24〇中加上數位類比轉換器2 30提供之電壓 ’即得到控制控制低頻段電壓控制振盪器1 42之掃頻 = =vsl，此Vsi= Vr * F + ，數位類比轉換器22〇所作 及數位類比轉換器23 0提供之電壓V—^的為 、平，電堅vsl之值限定在掃描啟始頻率f丨及掃頻結束頻率 f2轉換成的兩電壓值^到”之間，因此數位類比轉換器 2 2 0及2 3 0同樣受微處理器1 5 〇所控制。 ”：第3圖係表示第1圖中頻率計數裝置及微處理器控制頻 率叶數裝置範例的示意圖。在此範例中，頻率計數裝置 578374 五、發明說明（7) ^ 0丄包括了數裔3 1 G及計數時間控制機制3 0 0，微處理器1 5 0 ^汁數日守間控制機制3 0 0控制並設定計數時間tg，計數 時間控制機制3 0 0可包括„閉和控“元（圖/未顯十數 計數哭31 i ί g内’藉由控制單元打開開關閘，以使 ^ / V頻頻率fi〇M。計數時間t g必須小於或等 徊參考第4圖），計數時間^越長頻率解析越高 溢位’ 一般設100uS左右。為節省微處 150 ^日守間無須將步員率計數裝置13〇内的内容換算回 第4只5Ϊ頻率計數相對值即可，即頻率變化量。 μ Ϊ : 本發明實施例之微處理器中掃頻軟體栌 掃頻流程之流程圖。第= 處理器中掃頻軟體控制寬頻掃頻電路架構的掃以ti 入設定中包括掃πίίβ又 處理器15〇中，掃描輸 认疋r已括知描啟始頻率f丨、掃結 數Pts及掃描時間ts(步驟S4〇1)。 ，率、知描點 波掃=:1^:=^掃頻結束_2成為控制鑛齒 及饵领％ & vsl乾圍的兩電壓值V1及¥2， 長短計算出提供電麼積分電路21 由:描:夺間ts之 S402 )。 心仰始電恩Vc(步驟 由掃描時間ts及掃描點數pts計 |· 器118之取樣週期Ps，取樣週期Ps=掃描二比數:立轉換 數pts，並設定計數時間tg(步驟S40 3 )。 、aUs /掃描點 重設電壓積分電咖並開始掃頻動作(步驟则。 第12頁 0729-9122TWF(Nl);07910012;ELLEN.ptd 578374 五、發明說明（8) 在一取樣週期Ps内’執行步驟S411〜S413(步驟 S405 )，步驟S411〜S413請參考第扑圖。如圖所示，首先， 微處理器150控制計數時間tg，在計數時間tg内頻率計數 裝置130内的計數器310才能計數掃頻頻率^，在計數時 之外，微處理器150讀取計數器31〇的内容及類t匕數位 轉換器118輸出的資料，即同時得到相對掃瞄頻率盥對應 ，，（Power)(步驟S411)。接著，將計數器31〇的内容計 f成頻率計數相對值（ACount或者Af)，記錄此（Af，對 2功率）之2維（2D array)資料（步驟S412)。最後，將掃 描點數計數器加1(步驟S413)，用以讓主流程判斷 瞄結束。 判斷是否掃瞄結束即判斷掃描點數計數器中的值是否 大1掃描點數pts(步驟S4Q6)，在此實施例中，每取樣一 ^ =描點數計數器就會加丨直到掃描點數計數器中的值等 於掃描點數p t S時，即完成掃瞄週期。 在掃描結束後即掃描點數計數器中的值大於掃描點數 時’將掃描點數計數器及頻率計數裝置W中的計數器 :二並將記錄頻率計數裝置130中的相對值與對 以。率;)值之2維（2D array)資料換算成頻譜資料及晝圖（步 到步點數計數器中的值不大於掃描點數⑽時，回 路fit:述：本發明之寬頻掃頻電路架構，其使用開迴 路知頻參考頻率源控制鎖相迴路（PLL)之寬頻電壓控制振
578374 發明說明（9) _ C數盪器寬頻掃頻能快速的雜猫，並用頻 輙頻並獲得精確之掃頻資料的目的。 卞運到陕速之 雖然本發明已以較佳實施例 限定本發明η壬何熟習此技藝 齡：：並非用以 ::範圍内’當可作些許之更動與潤二不m明之精神 乾圍當視後附《中請專利範圍戶斤界定者為^。|明之保護
0729-9122TWF(Nl);07910012;ELLEN.ptd 第14頁 578374 圖式簡單說明 第1圖係表示本發明實施例之寬頻掃頻電路架構的示 意圖。 第2圖係表示第1圖中掃頻電壓裝置及微處理器控制掃 頻電壓裝置範例的示意圖。 第3圖係表示第1圖中頻率計數裝置及微處理器控制頻 率計數裝置範例的示意圖。 第4a圖係表示本發明實施例之微處理器中掃頻軟體控 制寬頻知頻電路架構的掃頻流程之流程圖。 第4b圖係表示第4a圖的步驟S40 5中所需執行的流程。 符號說明： 11 0〜射頻接收器； 120〜鎖相迴路； 1 3 0〜頻率計數裝置； 1 4 0〜開迴路參考頻率源； I 5 0〜微處理器； II 2〜混頻器； 11 4〜帶通濾波器； 11 6〜功率偵測器； 11 8〜類比數位轉換器； 1 2 4〜相位頻率檢測器； 1 2 6〜除頻器； 1 2 2〜本地振盪源； 1 2 8〜迴路濾波器； 1 4 2〜低頻段電壓控制振盪器；
0729-9122TWF(Nl);07910012;ELLEN.ptd 第15頁 578374 圖式簡單說明 144〜掃頻電壓裝置； 2 0 2、2 2 0、2 3 0〜位類比轉換器 210〜電壓積分電路； R〜電阻器； C〜電容器； S1〜開關器； 2 1 2〜比較器； 214〜運算放大器； 2 4 0〜加法器； 3 1 0〜計數器； 3 0 0〜計數時間控制機制； fr、f Vsl ' Vs2 SRK、〜信號 local 、f c〜頻率； f f set 電壓
0729-9122TWF(Nl);07910012;ELLEN.ptd 第16頁