CN103067104A - 基于数字本振对射频信号高速扫频频谱测量的系统及方法 - Google Patents

Abstract

本发明涉及一种基于数字本振对射频信号高速扫频频谱测量的系统，包括依次串接的射频变换单元、中频信号调理单元和数字中频信号处理与控制单元，该数字中频信号处理与控制单元中具有数字扫描同步控制电路模块、可程控数字振荡器，数字扫描同步控制电路模块通过可程控数字振荡器与IQ正交信号分路处理电路模块连接，数字扫描同步控制电路模块分别与第一本振装置、检波器或FFT变换器连接。本发明还涉及一种基于该系统实现对射频信号高速扫频频谱测量中扫描同步控制的方法。采用该种基于数字本振对射频信号高速扫频频谱测量的系统及方法，扫描时间大大缩短，提高了扫描过程的本振频率精度，电路硬件简化，成本降低，工作性能稳定可靠、适用范围广泛。

Description

基于数字本振对射频信号高速扫频频谱测量的系统及方法

技术领域

本发明涉及频谱分析领域，特别涉及射频信号频谱测量技术领域，具体是指一种基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统及其方法。

背景技术

频谱分析能够获得时域测量中所得不到的独特信息，例如谐波分量、寄生、交调、噪声边带等，成为信号测量领域内不可替代的重要手段。以扫频超外差结构的频谱分析仪以其宽频段、大动态范围、高灵敏度和高性价比而被广泛应用，随着软件无线电技术和大规模集成电路技术的发展，全数字中频技术以其高可靠性、高精度和高稳定性被广泛应用于新型的超外差式频谱分析仪中，一个典型的采用数字中频的超外差式频谱分析仪的技术框图请参阅图1所示。其基本工作原理如下：

宽带射频信号分别经过步进衰减器（Attenuator）和预选滤波器（Pre Filter）后进入混频器（Mixer），经混频后频率变换为较低的中频频率，然后经过步进增益（Step Gain）、抗混叠滤波器（Anti-Filter）后进行模数变换，将信号变换成高速数字信号进行进一步处理。数字信号经数字下变频（DDC）、分辨率带宽滤波器后检波并将结果显示。扫描发生器（SweepGenerator）产生本振同步信号以获得稳定可靠的测量结果。

一般来说，为适应宽带测量的需要，以克服混频器镜像频率、带外响应的问题，图中的混频装置大多采用高中频的多级变频结构，一般是2～3级，本振（LO）是频谱分析仪中的关键环节之一，如图2所示。图2中所示的是一个采用高中频方案的三级变频结构，在这个结构里，所有的被测信号都被搬移到固定频率为IF3的中频频率上。第一级变频一般采用高中频方案，即中频频率大于射频频率。因此，为满足频率测量范围的要求，第一本振必须覆盖一定的频率范围且与整个扫描电路同步调谐。其后是第二、第三级变频，由于输入输出都是固定的频率，因此其本振频率都是固定的。整个结构的调谐方程如下：

f_1stLO-f_RF＝f_1stIF

f_1stIF-f_2ndLO＝f_2ndIF

f_2ndIF-f_3rdLO＝f_3rdIF

式中：

●f_RF为射频输入频率

●f_1stLO为第一本振频率

●f_1stIF为第一中频频率

●f_2ndLO为第二本振频率

●f_2ndIF为第二中频频率

●f_3rdLO为第三本振频率

●f_3rdIF为第三中频频率

从式中可以看出，整个方案的测量分辨率取决于第一本振f_1stIF，为实现更窄的频率分辨率，第一本振的频率分辨率要至少高于RBW（分辨率带宽）。

宽带射频微波频谱仪的测量频率范围很宽，覆盖频率从直流到几十GHz，受限于这种结构体系，其存在以下几个问题：

（1）对于宽带频谱分析来说，本振装置必须具有相一致的频带宽度，并且本振信号（LO）的分辨率需要达到至少Hz级水平，因此对本振信号的要求必须是宽频段、高分辨率、低杂散。为了满足这一要求，必须采用大量复杂精密的电路技术才能实现，如小数分频技术、∑-△调制技术、API、DDS技术等，从而使设备的复杂度、成本、以及体积和功耗都大大提高了，可靠性也降低了。

（2）受本振稳定时间以及中频滤波器响应时间的制约，反映频谱分析仪测量速度的关键参数——扫描时间相对较长，影响了测量的实时性，在某些瞬变信号的测量中甚至是致命的。一般来说，宽带扫描的速度主要受本振稳定的影响，可达到10ms/GHz。窄带扫描受限于中频滤波响应时间，以10MHz扫宽（SPAN），100kHz分辨率带宽（RBW）为例，其扫描正程时间大约为10ms。

（3）扫描发生器（Sweep Generator）由模拟斜波电压产生，控制整个扫描过程。由模拟信号产生诸多问题，如干扰、非线性等引起扫描时间不准确、频率测量精度变差等，需要后期进行相关的校准处理。

发明内容

本发明的目的是克服了上述现有技术中的缺点，提供一种能够有效降低对第一本振的频率分辨率的要求、提高扫描速度、提高扫描过程的本振频率精度、电路结构简单实用、控制过程快捷方便、显著降低成本、工作性能稳定可靠、适用范围较为广泛的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统及其方法。

为了实现上述的目的，本发明的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统及其方法如下：

该基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统，包括依次串接的射频变换单元、中频信号调理单元和数字中频信号处理与控制单元，其主要特点是，

所述的射频变换单元包括依次串联连接的射频输入衰减器、前置预滤波器、第一变频电路模块和第二变频电路模块，所述的第一变频电路模块中包括第一混频器、第一带通滤波器和第一本振装置，所述的前置预滤波器依次通过所述的第一混频器和第一带通滤波器与所述的第二变频电路模块相串接，且所述的第一本振装置与所述的第一混频器的输入端相连接，所述的第二变频电路模块的输出端与所述的中频信号调理单元的输入端相连接；

所述的数字中频信号处理与控制单元包括数字扫描同步控制电路模块、可程控数字振荡器、IQ正交信号分路处理电路模块、检波器或FFT变换器、存储器，所述的中频信号调理单元依次通过所述的IQ正交信号分路处理电路模块、检波器或FFT变换器与所述的存储器相连接，所述的数字扫描同步控制电路模块通过所述的可程控数字振荡器与IQ正交信号分路处理电路模块相连接，且该数字扫描同步控制电路模块分别与所述的第一本振装置、检波器或FFT变换器相连接。

该基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统中的数字扫描同步控制电路模块包括扫描进程脉冲信号发生器、扫描相位累加器、分段相位累加量寄存器表、分段本振频率控制寄存器表，所述的扫描进程脉冲信号发生器通过所述的扫描相位累加器与所述的可程控数字振荡器相连接，且该扫描进程脉冲信号发生器通过所述的分段相位累加量寄存器表与所述的扫描相位累加器的输入端相连接，所述的扫描相位累加器的输出端与该扫描相位累加器的输入端相连接；所述的扫描进程脉冲信号发生器通过所述的分段本振频率控制寄存器表与所述的第一本振装置相连接，且该扫描进程脉冲信号发生器与所述的检波器或FFT变换器相连接。

该基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统中的第二变频电路模块包括第二混频器、第二带通滤波器、第二本振装置，所述的第一带通滤波器依次通过该第二混频器、第二带通滤波器与所述的中频信号调理单元的输入端相连接，且所述的第二本振装置与所述的第二混频器的输入端相连接。

该基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统中还包括第三变频电路模块，所述的第三变频电路模块串接于所述的第二变频电路模块的输出端和所述的中频信号调理单元的输入端之间。

该基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统中的第三变频电路模块包括第三混频器、第三带通滤波器、第三本振装置，所述的第二变频电路模块依次通过该第三混频器、第三带通滤波器与所述的中频信号调理单元的输入端相连接，且所述的第三本振装置与所述的第三混频器的输入端相连接。

该基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统中的IQ正交信号分路处理电路模块包括IQ正交数字下变频器、I路信号数字低通滤波器、I路信号数字信号速率抽取变换器、I路信号分辨率带宽成型滤波器、Q路信号数字低通滤波器、Q路信号数字信号速率抽取变换器、Q路信号分辨率带宽成型滤波器，所述的中频信号调理单元依次通过所述的IQ正交数字下变频器的I路信号输出端、I路信号数字低通滤波器、I路信号数字信号速率抽取变换器、I路信号分辨率带宽成型滤波器、检波器或FFT变换器与所述的存储器相连接，所述的IQ正交数字下变频器的Q路信号输出端依次通过所述的Q路信号数字低通滤波器、Q路信号数字信号速率抽取变换器、Q路信号分辨率带宽成型滤波器、检波器或FFT变换器与所述的存储器相连接。

该基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统中的中频信号调理单元包括依次串接的多级步进增益放大器、抗混叠滤波器和高速模数变换器，所述的第二变频电路模块的输出端依次通过所述的多级步进增益放大器、抗混叠滤波器和高速模数变换器与所述的IQ正交信号分路处理电路模块相连接。

该基于上述的系统实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法，其主要特点是，所述的方法包括以下步骤：

（1）根据该系统进行本次扫描的中心频率，计算所述的第一本振装置的第一本振频率；

（2）计算该系统进行本次扫描的中频起始频率和中频终止频率；

（3）计算所述的可程控数字振荡器的扫描频率范围；

（4）根据所述的扫描频率范围计算数字振荡器起始点的频率控制字；

（5）根据所述的扫描频率范围计算数字振荡器终止点的频率控制字；

（6）计算数字振荡器频率累加字；

（7）将所述的数字振荡器起始点频率控制字和数字振荡器频率累加字存入所述的数字扫描同步控制电路模块的寄存器表中。

该实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法中的计算第一本振装置的第一本振频率，具体为：

选择最接近所述的中心频率的实际本振频率值作为第一本振频率。

该实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法中的计算该系统进行本次扫描的中频起始频率和中频终止频率，包括以下步骤：

（21）根据以下公式计算本次扫描的中频起始频率f_{3rdIF_Start}：

f_{3rdIF_Start}＝f_1stLO-f_Start-f_2ndLO-f_3rdLO；

其中，f_1stLO为第一本振装置的本振频率，f_Start为射频输入信号的起始频率，f_2ndLO为第二本振装置的本振频率，f_3rdLO为第三本振装置的本振频率；

（22）根据以下公式计算本次扫描的中频终止频率f_{3rdIF_Stop}：

f_{3rdIF_Stop}＝f_1stLO-f_Stop-f_2ndLO-f_3rdLO；

其中，f_Stop为射频输入信号的终止频率。

该实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法中的计算可程控数字振荡器的扫描频率范围，具体为：

根据以下公式计算可程控数字振荡器的扫描频率范围的起始频率f_{DDCLO_Start}和终止频率f_{DDCLO_Stop}：

f_{DDCLO_Start}＝f_ADS-f_{3rdIF_Start}；

f_{DDCLO_Stop}＝f_ADS-f_{3rdIF_Stop}；

其中，f_ADS为所述的高速模数变换器的采样频率。

该实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法中的计算数字振荡器起始点的频率控制字，具体为：

根据以下公式计算数字振荡器起始点的频率控制字D_{DDCLO_Start}：

$D_{\mathrm{DDCLO}\_\mathrm{Start}}=\frac{f_{\mathrm{DDCLO}\_\mathrm{Start}}}{f_{\mathrm{DDC}\_\mathrm{DDS}\_\mathrm{CLK}}}{\·2}^N;$

其中，f_{DDC_DDS_CLK}为数字振荡器的时钟频率，N为数字振荡器的频率控制字的字长。

该实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法中的计算数字振荡器终止点的频率控制字，具体为：

根据以下公式计算数字振荡器终止点的频率控制字D_{DDCLO_Stop}：

$D_{\mathrm{DDCLO}\_\mathrm{Stop}}=\frac{f_{\mathrm{DDCLO}\_\mathrm{Stop}}}{f_{\mathrm{DDC}\_\mathrm{DDS}\_\mathrm{CLK}}}{\·2}^N;$

其中，f_{DDC_DDS_CLK}为数字振荡器的时钟频率，N为数字振荡器的频率控制字的字长。

该实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法中的计算数字振荡器频率累加字，具体为：

根据以下公式计算数字振荡器的频率累加字D_{DDCLO_Step}：

$D_{\mathrm{DDCLO}\_\mathrm{Step}}=\frac{D_{\mathrm{DDCLO}\_\mathrm{Stop}}-D_{\mathrm{DDCLO}\_\mathrm{Start}}}{(P_{\mathrm{Sweep}}-1)\·P_{\mathrm{SBuc}}};$

其中，D_{DDCLO_Start}为数字振荡器起始点的频率控制字，D_{DDCLO_Stop}为数字振荡器终止点的频率控制字，P_Sweep为对宽带射频信号的扫描点数，P_SBuc为两个相邻的扫描点之间的进程数。

该实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法中的将数字振荡器起始点频率控制字和数字振荡器频率累加字存入数字扫描同步控制电路模块的寄存器表中，具体为：

将数字振荡器起始点的频率控制字D_{DDCLO_Start}存入所述的分段本振频率控制寄存器表中，并将数字振荡器的频率累加字D_{DDCLO_Step}存入所述的分段相位累加量寄存器表中。

采用了该发明的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统及其方法，由于其中采用了第一本振＋数字本振联合扫描的方式，对于频带很宽的第一本振的频率分辨率的要求大大降低了，从原来的Hz级变成MHz级，简化了第一本振频率合成的电路设计难度和复杂度，同时可以实现单环频率合成，并且获得更好的相位噪声指标；由于数字本振不存在稳定时间的问题，整体的扫描时间大大缩短，宽带扫描的速度可达到500us/GHz以上，比传统的方法相比提高了20倍以上；整个扫描过程实现了全数字化，提高了扫描过程的本振频率精度，其精度仅受数字振荡器的频率控制字字长的影响，可达到uHz级以上的精度；由于电路硬件简化，而数字扫描又不增加任何电路，整个设计的体积、功耗大大降低，可靠性和稳定性获得了显著提高，并且控制过程快捷方便，实现成本大大降低，工作性能稳定可靠、适用范围较为广泛。

附图说明

图1为现有技术中采用数字中频的超外差式频谱分析仪功能模块示意图。

图2为现有技术中采用高中频方案的三级变频结构工作原理图。

图3为本发明的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统的整体电路模块结构示意图。

图4为本发明的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统中的数字振荡器完成完整的扫描结果的波形示意图。

图5为本发明的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统中的数字扫描同步控制电路模块的电路模块结构示意图。

具体实施方式

为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。

请参阅图3至图5所示，该基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统，包括依次串接的射频变换单元、中频信号调理单元和数字中频信号处理与控制单元，其中，所述的射频变换单元包括依次串联连接的射频输入衰减器、前置预滤波器、第一变频电路模块和第二变频电路模块，所述的第一变频电路模块中包括第一混频器、第一带通滤波器和第一本振装置，所述的前置预滤波器依次通过所述的第一混频器和第一带通滤波器与所述的第二变频电路模块相串接，且所述的第一本振装置与所述的第一混频器的输入端相连接，所述的第二变频电路模块的输出端与所述的中频信号调理单元的输入端相连接；

所述的数字中频信号处理与控制单元包括数字扫描同步控制电路模块、可程控数字振荡器、IQ正交信号分路处理电路模块、检波器或FFT变换器、存储器，所述的中频信号调理单元依次通过所述的IQ正交信号分路处理电路模块、检波器或FFT变换器与所述的存储器相连接，所述的数字扫描同步控制电路模块通过所述的可程控数字振荡器与IQ正交信号分路处理电路模块相连接，且该数字扫描同步控制电路模块分别与所述的第一本振装置、检波器或FFT变换器相连接。

其中，所述的第二变频电路模块包括第二混频器、第二带通滤波器、第二本振装置，所述的第一带通滤波器依次通过该第二混频器、第二带通滤波器与所述的中频信号调理单元的输入端相连接，且所述的第二本振装置与所述的第二混频器的输入端相连接。

作为更佳的技术方案，在本发明的具体实施方式中，该基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统中还包括第三变频电路模块，所述的第三变频电路模块串接于所述的第二变频电路模块的输出端和所述的中频信号调理单元的输入端之间，该第三变频电路模块包括第三混频器、第三带通滤波器、第三本振装置，所述的第二变频电路模块依次通过该第三混频器、第三带通滤波器与所述的中频信号调理单元的输入端相连接，且所述的第三本振装置与所述的第三混频器的输入端相连接。

同时，所述的数字扫描同步控制电路模块包括扫描进程脉冲信号发生器、扫描相位累加器、分段相位累加量寄存器表、分段本振频率控制寄存器表，所述的扫描进程脉冲信号发生器通过所述的扫描相位累加器与所述的可程控数字振荡器相连接，且该扫描进程脉冲信号发生器通过所述的分段相位累加量寄存器表与所述的扫描相位累加器的输入端相连接，所述的扫描相位累加器的输出端与该扫描相位累加器的输入端相连接；所述的扫描进程脉冲信号发生器通过所述的分段本振频率控制寄存器表与所述的第一本振装置相连接，且该扫描进程脉冲信号发生器与所述的检波器或FFT变换器相连接。

所述的IQ正交信号分路处理电路模块包括IQ正交数字下变频器、I路信号数字低通滤波器、I路信号数字信号速率抽取变换器、I路信号分辨率带宽成型滤波器、Q路信号数字低通滤波器、Q路信号数字信号速率抽取变换器、Q路信号分辨率带宽成型滤波器，所述的中频信号调理单元依次通过所述的IQ正交数字下变频器的I路信号输出端、I路信号数字低通滤波器、I路信号数字信号速率抽取变换器、I路信号分辨率带宽成型滤波器、检波器或FFT变换器与所述的存储器相连接，所述的IQ正交数字下变频器的Q路信号输出端依次通过所述的Q路信号数字低通滤波器、Q路信号数字信号速率抽取变换器、Q路信号分辨率带宽成型滤波器、检波器或FFT变换器与所述的存储器相连接。

不仅如此，该基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统中的中频信号调理单元包括依次串接的多级步进增益放大器、抗混叠滤波器和高速模数变换器，所述的第二变频电路模块的输出端依次通过所述的多级步进增益放大器、抗混叠滤波器和高速模数变换器与所述的IQ正交信号分路处理电路模块相连接。

在实际使用当中，本发明的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统请参阅图3所示，其中由三个部分组成，分别是射频变换单元、中频信号调理单元以及数字中频信号处理与控制单元：

（1）射频变换单元将射频输入信号变换为固定频率的中频信号，这种变换结构可以是二次变频也可以是三次变频，主要由射频输入衰减器（Attenuator）、前置预滤波器（PreFilter）、第一混频器（1stMixer）、第一本振（1stLO）、第一带通滤波器（BPF1）、第二混频器（2ndMixer）、第二本振（2nd LO）、第二带通滤波器（BPF2）、第三混频器（3rd Mixer）、第三本振（3rd LO）、第三带通滤波器（BPF3）组成。

（2）中频信号经中频信号调理单元处理，变换成高速数字信号，主要由多级步进增益放大器（Step Gain）、抗混叠滤波器（Anti-Filter）、高速模数变换器组成。

（3）数字中频信号处理与控制单元完成对高速数字中频信号的变换、滤波，并提取和保存测量结果。它主要由IQ正交数字下变频器、可程控数字振荡器（NCO）、数字低通滤波器（DLF）、数字信号速率抽取变换（R）、RBW成型滤波器（RBW）、检波器（DET）或FFT变换器、RAM以及数字化扫描发生与控制电路组成。

从图中可以看出，与其它方法相比，本发明最大的变化是对本振的扫描控制由单独的对第一本振而变化为同时控制第一本振和数字振荡器（NCO），并且整个扫描实现了全数字化。其工作如下：

原电路结构中的数字化的扫描斜波发生电路由一个数字扫描同步控制电路替代，实际控制第一本振和数字振荡器的输出频率。此时，第一本振已不是连续扫描输出，而是以一定的步进量Δf步进，此步进量Δf是一个固定值，是系统设计决定，它取决于第一本振的环路结构以及数字中频频率的抗混叠成分，比如10MHz或者5MHz等。为实现此步进量内的信号分析，更精细的扫描由数字中频信号处理单元中的数字振荡器（NCO）完成，它可以实现0.01Hz甚至更高分辨率的频率扫描步进，这取决于数字振荡器的频率控制字的字长。在一次扫描正程过程中，第一本振阶段式的步进扫描，而数字振荡器则同步的完成阶段式的重复扫描，最终完成一个完整的扫描结果。具体可以参阅图4所示。

同时，本发明的核心思想在于数字扫描同步控制电路，其详细实现请参阅图5所述，具体如下：

该数字扫描同步控制电路由扫描进程脉冲信号发生器、扫描相位累加器、分段相位累加量寄存器表、分段本振频率控制寄存器表组成，分别完成对第一本振、数字振荡器和检波电路的同步控制。

该基于上述的系统实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法，其中包括以下步骤：

（1）根据该系统进行本次扫描的中心频率，计算所述的第一本振装置的第一本振频率，具体为：

选择最接近所述的中心频率的实际本振频率值作为第一本振频率；

（2）计算该系统进行本次扫描的中频起始频率和中频终止频率，包括以下步骤：

（a）根据以下公式计算本次扫描的中频起始频率f_{3rdIF_Start}：

f_{3rdIF_Start}＝f_1stLO-f_Start-f_2ndLO-f_3rdLO；

其中，f_1stLO为第一本振装置的本振频率，f_Start为射频输入信号的起始频率，f_2ndLO为

第二本振装置的本振频率，f_3rdLO为第三本振装置的本振频率；

（b）根据以下公式计算本次扫描的中频终止频率f_{3rdIF_Stop}：

f_{3rdIF_Stop}＝f_1stLO-f_Stop-f_2ndLO-f_3rdLO；

其中，f_Stop为射频输入信号的终止频率；

（3）计算所述的可程控数字振荡器的扫描频率范围，具体为：

根据以下公式计算可程控数字振荡器的扫描频率范围的起始频率f_{DDCIO_Start}和终止频

率f_{DDCIO_Stop}：

f_{DDCLO_Start}＝f_ADS-f_3rdIF_S_tart；

f_{DDCLO_Stop＝}f_ADS-f_{3rdIF_Stop}；

其中，f_ADS为所述的高速模数变换器的采样频率；

（4）根据所述的扫描频率范围计算数字振荡器起始点的频率控制字，具体为：

根据以下公式计算数字振荡器起始点的频率控制字D_{DDCLO_Start}：

$D_{\mathrm{DDCLO}\_\mathrm{Start}}=\frac{f_{\mathrm{DDCLO}\_\mathrm{Start}}}{f_{\mathrm{DDC}\_\mathrm{DDS}\_\mathrm{CLK}}}\·2^N;$

其中，f_{DDC_DDS_CLK}为数字振荡器的时钟频率，N为数字振荡器的频率控制字的字长；

（5）根据所述的扫描频率范围计算数字振荡器终止点的频率控制字，具体为：

根据以下公式计算数字振荡器终止点的频率控制字D_{DDCLO_Stop}：

$D_{\mathrm{DDCLO}\_\mathrm{Stop}}=\frac{f_{\mathrm{DDCLO}\_\mathrm{Stop}}}{f_{\mathrm{DDC}\_\mathrm{DDS}\_\mathrm{CLK}}}{\·2}^N;$

其中，f_{DDC_DDS_CLK}为数字振荡器的时钟频率，N为数字振荡器的频率控制字的字长；

（6）计算数字振荡器频率累加字，具体为：

根据以下公式计算数字振荡器的频率累加字D_{DDCLO_Step}：

$D_{\mathrm{DDCLO}\_\mathrm{Step}}=\frac{D_{\mathrm{DDCLO}\_\mathrm{Stop}}-D_{\mathrm{DDCLO}\_\mathrm{Start}}}{(P_{\mathrm{Sweep}}-1)\·P_{\mathrm{SBuc}}};$

其中，D_{DDCLO_Start}为数字振荡器起始点的频率控制字，D_{DDCLO_Stop}为数字振荡器终止

点的频率控制字，P_Sweep为对宽带射频信号的扫描点数，P_SBuc为两个相邻的扫描点之

间的进程数；

（7）将所述的数字振荡器起始点频率控制字和数字振荡器频率累加字存入所述的数字扫描同步控制电路模块的寄存器表中，具体为：

将数字振荡器起始点的频率控制字D_{DDCLO_Start}存入所述的分段本振频率控制寄存器

表中，并将数字振荡器的频率累加字D_{DDCLO_Step}存入所述的分段相位累加量寄存器表中。

在实际使用当中，相应的具体控制过程如下：

（1）根据扫描的中心频率，计算第一本振频率，由于第一本振的分辨率只有Δf，因此需要选择最接近该中心频率的实际本振值。

（2）根据实际本振频率，计算本次扫描的中频起始频率和终止频率，计算公式如下：

f_{3rdIF_Start}＝f_1stLO-f_Start-f_2ndLO-f_3rdLO

f_{3rdIF_Stop}＝f_1stLO-f_Stop-f_2ndLO-f_3rdLO

（3）计算数字振荡器扫描频率范围，公式如下：

f_{DDCLO_Start}＝f_ADS-f_{3rdIF_Start}

f_{DDCLO_Stop}＝f_ADS-f_{3rdIF_Stop}

其中，f_ADS是高速模数变换器ADC的取样频率。

（4）根据f_{DDCLO_Start}计算数字振荡器起始点的频率控制字：

$D_{\mathrm{DDCLO}\_\mathrm{Start}}=\frac{f_{\mathrm{DDCLO}\_\mathrm{Start}}}{f_{\mathrm{DDC}\_\mathrm{DDS}\_\mathrm{CLK}}}\·2^N$

其中，f_{DDC_DDS_CLK}是数字本振的时钟频率，N是数字本振频率控制字的字长。

（5）根据f_{DDCLO_Stop}计算数字振荡器终止点的频率控制字：

$D_{\mathrm{DDCLO}\_\mathrm{Stop}}=\frac{f_{\mathrm{DDCLO}\_\mathrm{Stop}}}{f_{\mathrm{DDC}\_\mathrm{DDS}\_\mathrm{CLK}}}\·2^N$

（6）计算数字振荡器频率累加字D_{DDCLO_Step}：

$D_{\mathrm{DDCLO}\_\mathrm{Step}}=\frac{D_{\mathrm{DDCLO}\_\mathrm{Stop}}-D_{\mathrm{DDCLO}\_\mathrm{Start}}}{(P_{\mathrm{Sweep}}-1)\·P_{\mathrm{SBuc}}}$

（7）将数字振荡器起始频率字D_{DDCLO_Start}和数字振荡器步进频率字D_{DDCLO_Step}送入相关寄存器表中。

采用本发明的上述技术方案，与传统的频谱分析仪技术相比，具有以下优点：

（1）由于采用了第一本振+数字本振联合扫描的方式，对于频带很宽的第一本振的频率分辨率要求大大降低了，从原来的Hz级变成MHz级，简化了第一本振频率合成的电路设计难度和复杂度。通常，第一本振为达到Hz级的频率分辨率，而又要求有良好的杂散要求和相位噪声指标，需要采用多环结构的频率合成方案。而如果分辨率达到了MHz级，单环频率合成即可实现，并且获得更好的相位噪声指标。

（2）由于数字本振不存在稳定时间的问题，整体的扫描时间获得了提高，比如宽带扫描速度可达到500us/GHz以上，比传统的方法相比提高了20倍以上。

（3）整个扫描过程实现了全数字化，提高了扫描过程的本振频率精度，其精度仅受数字振荡器的频率控制字字长的影响，可达到uHz级以上的精度。

（4）由于电路硬件简化了，而数字扫描又不增加任何电路，整个设计的体积、功耗、可靠性和稳定性都获得了提高。

（5）实现成本大大降低。

采用了上述的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统及其方法，由于其中采用了第一本振＋数字本振联合扫描的方式，对于频带很宽的第一本振的频率分辨率的要求大大降低了，从原来的Hz级变成MHz级，简化了第一本振频率合成的电路设计难度和复杂度，同时可以实现单环频率合成，并且获得更好的相位噪声指标；由于数字本振不存在稳定时间的问题，整体的扫描时间大大缩短，宽带扫描的速度可达到500us/GHz以上，比传统的方法相比提高了20倍以上；整个扫描过程实现了全数字化，提高了扫描过程的本振频率精度，其精度仅受数字振荡器的频率控制字字长的影响，可达到uHz级以上的精度；由于电路硬件简化，而数字扫描又不增加任何电路，整个设计的体积、功耗大大降低，可靠性和稳定性获得了显著提高，并且控制过程快捷方便，实现成本大大降低，工作性能稳定可靠、适用范围较为广泛。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (15)

1.一种基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统，包括依次串接的射频变换单元、中频信号调理单元和数字中频信号处理与控制单元，其特征在于，

所述的射频变换单元包括依次串联连接的射频输入衰减器、前置预滤波器、第一变频电路模块和第二变频电路模块，所述的第一变频电路模块中包括第一混频器、第一带通滤波器和第一本振装置，所述的前置预滤波器依次通过所述的第一混频器和第一带通滤波器与所述的第二变频电路模块相串接，且所述的第一本振装置与所述的第一混频器的输入端相连接，所述的第二变频电路模块的输出端与所述的中频信号调理单元的输入端相连接；

所述的数字中频信号处理与控制单元包括数字扫描同步控制电路模块、可程控数字振荡器、IQ正交信号分路处理电路模块、检波器或FFT变换器、存储器，所述的中频信号调理单元依次通过所述的IQ正交信号分路处理电路模块、检波器或FFT变换器与所述的存储器相连接，所述的数字扫描同步控制电路模块通过所述的可程控数字振荡器与IQ正交信号分路处理电路模块相连接，且该数字扫描同步控制电路模块分别与所述的第一本振装置、检波器或FFT变换器相连接。

2.根据权利要求1所述的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统，其特征在于，所述的数字扫描同步控制电路模块包括扫描进程脉冲信号发生器、扫描相位累加器、分段相位累加量寄存器表、分段本振频率控制寄存器表，所述的扫描进程脉冲信号发生器通过所述的扫描相位累加器与所述的可程控数字振荡器相连接，且该扫描进程脉冲信号发生器通过所述的分段相位累加量寄存器表与所述的扫描相位累加器的输入端相连接，所述的扫描相位累加器的输出端与该扫描相位累加器的输入端相连接；所述的扫描进程脉冲信号发生器通过所述的分段本振频率控制寄存器表与所述的第一本振装置相连接，且该扫描进程脉冲信号发生器与所述的检波器或FFT变换器相连接。

3.根据权利要求1所述的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统，其特征在于，所述的第二变频电路模块包括第二混频器、第二带通滤波器、第二本振装置，所述的第一带通滤波器依次通过该第二混频器、第二带通滤波器与所述的中频信号调理单元的输入端相连接，且所述的第二本振装置与所述的第二混频器的输入端相连接。

4.根据权利要求1所述的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统，其特征在于，所述的系统中还包括第三变频电路模块，所述的第三变频电路模块串接于所述的第二变频电路模块的输出端和所述的中频信号调理单元的输入端之间。

5.根据权利要求1所述的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统，其特征在于，所述的第三变频电路模块包括第三混频器、第三带通滤波器、第三本振装置，所述的第二变频电路模块依次通过该第三混频器、第三带通滤波器与所述的中频信号调理单元的输入端相连接，且所述的第三本振装置与所述的第三混频器的输入端相连接。

6.根据权利要求1所述的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统，其特征在于，所述的IQ正交信号分路处理电路模块包括IQ正交数字下变频器、I路信号数字低通滤波器、I路信号数字信号速率抽取变换器、I路信号分辨率带宽成型滤波器、Q路信号数字低通滤波器、Q路信号数字信号速率抽取变换器、Q路信号分辨率带宽成型滤波器，所述的中频信号调理单元依次通过所述的IQ正交数字下变频器的I路信号输出端、I路信号数字低通滤波器、I路信号数字信号速率抽取变换器、I路信号分辨率带宽成型滤波器、检波器或FFT变换器与所述的存储器相连接，所述的IQ正交数字下变频器的Q路信号输出端依次通过所述的Q路信号数字低通滤波器、Q路信号数字信号速率抽取变换器、Q路信号分辨率带宽成型滤波器、检波器或FFT变换器与所述的存储器相连接。

7.根据权利要求1至6中任一项所述的基于数字本振实现对宽带射频信号进行高速扫频频谱测量的系统，其特征在于，所述的中频信号调理单元包括依次串接的多级步进增益放大器、抗混叠滤波器和高速模数变换器，所述的第二变频电路模块的输出端依次通过所述的多级步进增益放大器、抗混叠滤波器和高速模数变换器与所述的IQ正交信号分路处理电路模块相连接。

8.一种基于权利要求1所述的系统实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法，其特征在于，所述的方法包括以下步骤：

（1）根据该系统进行本次扫描的中心频率，计算所述的第一本振装置的第一本振频率；

（2）计算该系统进行本次扫描的中频起始频率和中频终止频率；

（3）计算所述的可程控数字振荡器的扫描频率范围；

（4）根据所述的扫描频率范围计算数字振荡器起始点的频率控制字；

（5）根据所述的扫描频率范围计算数字振荡器终止点的频率控制字；

（6）计算数字振荡器频率累加字；

（7）将所述的数字振荡器起始点频率控制字和数字振荡器频率累加字存入所述的数字扫描同步控制电路模块的寄存器表中。

9.根据权利要求8所述的实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法，其特征在于，所述的计算第一本振装置的第一本振频率，具体为：

选择最接近所述的中心频率的实际本振频率值作为第一本振频率。

10.根据权利要求8所述的实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法，其特征在于，所述的第二变频电路模块包括第二混频器、第二带通滤波器、第二本振装置，所述的第一带通滤波器依次通过该第二混频器、第二带通滤波器与所述的中频信号调理单元的输入端相连接，且所述的第二本振装置与所述的第二混频器的输入端相连接；所述的系统中还包括第三变频电路模块，该第三变频电路模块包括第三混频器、第三带通滤波器、第三本振装置，所述的第二变频电路模块依次通过该第三混频器、第三带通滤波器与所述的中频信号调理单元的输入端相连接，且所述的第三本振装置与所述的第三混频器的输入端相连接；所述的计算该系统进行本次扫描的中频起始频率和中频终止频率，包括以下步骤：

（21）根据以下公式计算本次扫描的中频起始频率f_{3rdIF_Start}：

f_{3rdIF_Start}＝f_1stLO-f_Start-f_2ndLO-f_3rdLO；

其中，f_1stLO为第一本振装置的本振频率，f_Start为射频输入信号的起始频率，f_2ndLO为第二本振装置的本振频率，f_3rdLO为第三本振装置的本振频率；

（22）根据以下公式计算本次扫描的中频终止频率f_{3rdIF_Stop}：

f_{3rdIF_Stop}＝f_1stLO-f_Stop-f_2ndLO-f_3rdLO；

其中，f_Stop为射频输入信号的终止频率。

11.根据权利要求10所述的实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法，其特征在于，所述的中频信号调理单元包括依次串接的多级步进增益放大器、抗混叠滤波器和高速模数变换器，所述的第二变频电路模块的输出端依次通过所述的多级步进增益放大器、抗混叠滤波器和高速模数变换器与所述的IQ正交信号分路处理电路模块相连接；所述的计算可程控数字振荡器的扫描频率范围，具体为：

根据以下公式计算可程控数字振荡器的扫描频率范围的起始频率f_{DDCLO_Start}和终止频率f_{DDCLO_Stop}：

f_{DDCLO_Start}＝f_ADS-f_{3rdIF_Start}；

f_{DDCLO_Stop}＝f_ADS-f_{3rdIF_Stop}；

其中，f_ADS为所述的高速模数变换器的采样频率。

12.根据权利要求11所述的实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法，其特征在于，所述的计算数字振荡器起始点的频率控制字，具体为：

根据以下公式计算数字振荡器起始点的频率控制字D_{DDCLO_Start}：

$D_{\mathrm{DDCLO}\_\mathrm{Start}}=\frac{f_{\mathrm{DDCLO}\_\mathrm{Start}}}{f_{\mathrm{DDC}\_\mathrm{DDS}\_\mathrm{CLK}}}\·2^N;$

其中，f_{DDC_DDS_CLK}为数字振荡器的时钟频率，N为数字振荡器的频率控制字的字长。

13.根据权利要求11所述的实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法，其特征在于，所述的计算数字振荡器终止点的频率控制字，具体为：

根据以下公式计算数字振荡器终止点的频率控制字D_{DDCLO_Stop}：

$D_{\mathrm{DDCLO}\_\mathrm{Stop}}=\frac{f_{\mathrm{DDCLO}\_\mathrm{Stop}}}{f_{\mathrm{DDC}\_\mathrm{DDS}\_\mathrm{CLK}}}\·2^N;$

其中，f_{DDC_DDS_CLK}为数字振荡器的时钟频率，N为数字振荡器的频率控制字的字长。

14.根据权利要求11所述的实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法，其特征在于，所述的计算数字振荡器频率累加字，具体为：

根据以下公式计算数字振荡器的频率累加字D_{DDCLO_Step}：

$D_{\mathrm{DDCLO}\_\mathrm{Step}}=\frac{D_{\mathrm{DDCLO}\_\mathrm{Stop}}-D_{\mathrm{DDCLO}\_\mathrm{Start}}}{(P_{\mathrm{Sweep}}-1)\·P_{\mathrm{SBuc}}};$

其中，D_{DDCLO_Start}为数字振荡器起始点的频率控制字，D_{DDCLO_Stop}为数字振荡器终止点的频率控制字，P_Sweep为对宽带射频信号的扫描点数，P_SBuc为两个相邻的扫描点之间的进程数。

15.根据权利要求8所述的实现对宽带射频信号进行高速扫频频谱测量过程中扫描同步控制的方法，其特征在于，所述的数字扫描同步控制电路模块包括扫描进程脉冲信号发生器、扫描相位累加器、分段相位累加量寄存器表、分段本振频率控制寄存器表，所述的扫描进程脉冲信号发生器通过所述的扫描相位累加器与所述的可程控数字振荡器相连接，且该扫描进程脉冲信号发生器通过所述的分段相位累加量寄存器表与所述的扫描相位累加器的输入端相连接，所述的扫描相位累加器的输出端与该扫描相位累加器的输入端相连接；所述的扫描进程脉冲信号发生器通过所述的分段本振频率控制寄存器表与所述的第一本振装置相连接，且该扫描进程脉冲信号发生器与所述的检波器或FFT变换器相连接；所述的将数字振荡器起始点频率控制字和数字振荡器频率累加字存入数字扫描同步控制电路模块的寄存器表中，具体为：

将数字振荡器起始点的频率控制字D_{DDCLO_Start}存入所述的分段本振频率控制寄存器表中，并将数字振荡器的频率累加字D_{DDCLO_Step}存入所述的分段相位累加量寄存器表中。

Images