CN100392423C - 一种数字化的核磁共振频率发生装置 - Google Patents

Abstract

本发明涉及核磁共振的测量装置或仪器类，具体的讲是涉及到核磁共振谱仪的频率发生装置，即一种数字化的核磁共振信号源，该信号源在激发样品核自旋体系时，接收通道的采样信号和发射通道的激发信号同时启动，且激发信号频率与采样信号频率之差不小于样品磁共振谱宽的二分之一，其优点在于可直接产生激发样品核自旋体系的射频信号，简化设计，避免了在本振中使用DDS而引入的杂散信号，保证了接收到磁共振信号的相位相干性。

Description

一种数字化的核磁共振频率发生装置

技术领域

本发明涉及核磁共振的测量装置或仪器类，具体的讲是涉及到核磁共振谱仪的频率发生装置，即一种数字化的核磁共振信号源。

背景技术

在核磁共振谱仪中，信号源即频率源被用来产生激发样品核自旋体系的射频信号，通常也被用作外差式接收机的本振(LO)信号。目前，商用核磁共振信号源较多使用模拟合成技术实现频率合成和锁相环技术。比较典型的有PTS公司(Programmed Test Sources，Inc)的频率源产品系列。为了获得磁共振实验所需的选择性脉冲，一般由外部计算机控制数模转换器(DAC)产生幅度波形，通过模拟乘法器对频率源的输出信号进行幅度调制。基于模拟混频技术的频率源为了克服不需要的信号边带，并且能够产生幅度、相位调制功能，通常结构会变得较复杂。使用锁相环技术则导致了更长的频率切换时间。

近期，有人使用了直接数字频率合成技术(Direct Digital FrequencySynthesis，DDS)作为核磁共振谱仪的频率发生装置。DDS器件内部使用了由高速数字电路构建的相位累加器和波形表以及高速数模转换器，由它产生的频率具有稳定度高，相位噪声小，频率分辨率高、频率和相位切换速度快等优点，可以大大简化核磁共振频率源的设计，有效的减小体积，降低生产成本。在生物核磁共振实验中，核磁共振谱图通常由一个很强的峰(溶剂峰)和若干个很微弱的核磁共振峰组成，要能够区分出这些信号，便需要接收机的本振有较大的无杂散动态范围(SFDR)。但是DDS采用了数字化频率合成技术，它在核磁共振的应用中有以下的缺点：1、在大多数DDS内部使用了ROM波形表产生信号，由于受到集成电路工艺的限制，ROM表的规模不可能做得足够大，一般只采用相位累加器的高位对其进行寻址输出，所以在其输出谱中包含有由DDS器件的相位截断误差产生的杂散信号。因相位截断误差而引起的杂散信号在核磁信号的每次采集中相位都是相位相干的，故无法通过累加来减小其影响。2、DDS使用了高速的DAC产生信号，这样使得在其输出谱中还夹杂了由于DAC有限字长效应和非线性引起的杂散信号。上述两种杂散信号如果混入到接收机的本振中，势必会在接收到的核磁共振谱中产生伪峰，从而限制DDS在核磁共振谱仪系统中的应用。3、DDS器件受到其内部时钟速度的影响，只能产生较低频率的信号，为了获得较高的频率，在通常的设计中仍使用了大量的模拟混频器(mixer)和模拟频率合成电路实现信号的倍频输出，不能实现在宽带范围内的频率调节。虽然也有人使用多路DDS模块和数据选通器通过内插数据点的方法获得相对较高的频率输出，但是多路DDS模块势必会增加外围器件导致成本和设计复杂度以及功耗的大大增加。4、在硬件上，现有的DDS很多采用了通过慢速总线如(VME、ISA等)访问DDS，不能快速地切换频率和相位。

发明内容

本发明的目的是根据上述现有技术的不足之处，为核磁共振谱仪系统提供一种数字化的核磁共振频率发生装置，该装置中使用带通采样获得核磁共振信号，避免了在本振中使用DDS而引入的杂散信号，且该信号源的DDS器件具有非常快速的频率切换时间，实现了核磁共振信号的相干累加。

本发明目的实现由以下技术方案完成：

一种数字化的核磁共振频率发生装置，用于核磁共振谱仪的发射通道和接收通道，其特征在于，该装置在激发样品核自旋体系时，接收通道的采样信号和发射通道的激发信号同时启动，且激发信号频率与采样信号频率之差不小于样品磁共振谱宽的二分之一，该装置包括DDS器件、FPGA和高速静态内存，其中接收通道中使用DDS器件作为ADC的采样时钟。在所述的发射通道和接收通道中，分别使用DDS作为频率的发生和采样装置，使用现场可编程逻辑门阵列FPGA和高速静态内存实现对DDS器件的快速配置、操作。

核磁共振谱仪的发射通道采用了内部工作频率不小于800MHZ的DDS，本发明在核磁共振谱仪的发射通道采用了内部工作频率1000MHZ的DDS，如图1所示，可以直接输出0至400MHz的信号。利用DDS具有非常精确的频率输出特性使其输出主峰直接对准样品的磁共振频率。

发射通道的激发信号频率与接收通道的采样信号频率之差不小于样品磁共振谱宽的二分之一，此时采样频率接近信号频率，即所谓一倍率带通采样。模数转换器的采样频率和核磁共振信号频率如满足以下关系：

$a)\frac{2f_0+\mathrm{SW}}{n}\≤f_s\≤\frac{2f_0-\mathrm{SW}}{n-1}---\left(1\right)$

其中n为满足 $2\≤n\≤\frac{f_0+\mathrm{SW}/2}{{\mathrm{SW}}_i}$ 的自然数，f_s为ADC采样时钟，SW为样品的整个化学位移的谱宽，其中心频率为f₀。

$b)f_s=\frac{f_0-\mathrm{SW}/2}{N}$ 其中N为自然数。    (2)

那么接收机采样得到的核磁信号就位于：

DC≤f_s0≤SW    (3)

其中f_s0为接收机得到的核磁共振谱，DC代表直流(零频)。由上式可以看出，核磁共振信号的中心频率从f₀被接收机移到了零频附近。在本发明中，为了获得最好信号的信噪比和动态范围，在硬件允许的情况下N通常取为1，对于这种采样方法在本发明中称为一倍率带通采样，也就是说是采样时频率接近信号频率的一倍左右。此时，接收机的ADC采样时钟为f_s＝f₀-BW/2，即ADC的采样频率紧靠着样品化学位移频率的下方。这样就可以对ADC采样得到的核磁共振信号进行低通抽取滤波，得到磁共振信号的基带，如图3B。

为了满足上式的条件，实现对核磁共振信号的一倍率带通采样，需要ADC的采样频率f_s可以精确设定。传统的核磁共振数字接收机，其ADC采样频率通常连接在固定的晶振上，不具备频率输出的精确微调性。与传统的核磁共振接收装置相比，在本发明的接收通道中使用了DDS器件作为ADC的采样时钟，这样就可以利用DDS器件极高的频率分辨率实现ADC采样频率的精确设定，如图2。

由于磁共振信号通常较弱，所以必须通过累加以增加信噪比。

图4A是现有技术中的一种核磁共振信号的带通采样方法示意图。ADC采样时钟由DDS提供，图中的ENC信号为采样时钟信号，经过一个低抖动比较器后得到方波信号。ENC信号上的水平虚线代表比较器的阈值，当超过阈值时为高电平，低于阈值为低电平。在触发线的上升沿启动DDS输出时钟并且开始采样，采样结束时复位采样时钟。设此时硬件逻辑电路状态延迟和DDS更新延迟或者其他硬件因素如：传输线的延迟等作用，导致δ的定时误差，设图中发射通道激发的频率为f₀，接收通道采样时钟的频率为f_s，则从射频脉冲激发核自旋体系开始到采样开始的时间t可以表示为：

t＝t₀+δ其中t₀为无误差时间        (4)

磁共振信号的相位可以表示为：

${\mathrm{\φ}}_0{|}_{t=t_0+\mathrm{\δ}}=(t_0+\mathrm{\δ})\×f_0---\left(5\right)$

由于在开始采样时启动DDS，则在t₀+δ时刻采样时钟的相位可以表示为：

其中

为DDS启动时的固定起始相位。           (6)

由此可得，由于采样定时误差引入的磁共振信号相位差为：

取其误差项可得每次采样的相位误差为：

δ_φ＝δ×f₀                      (8)

其中f₀是磁共振信号的中心频率。通常f₀的频率在几十兆到几百兆赫兹。

以100MHz频率的磁共振信号为例，其周期为10ns，要达到每次采样2°以内的相位误差，则ADC采样启动信号的定时误差最大为：

即56ps。如附图4A中所示，当采样定时有δ的时间误差时，两次采样数据的分别为箭头所指的A和B数据点。可以很明显的看出，如果采用这种方案，对于每次采样，只要硬件定时略微出现偏差，将导致采样数据很大的相位误差，采用此方法要实现磁共振信号的相干累加，硬件必须具备足够的定时精度。由此可见，在带通采样条件下，使用此方法在对核磁信号的相干累加是较为困难的。

在本发明是在一倍率带通采样条件下实现磁共振信号相干累加，其方法如下：

图4B是本发明提出的在带通采样条件下，实现磁共振信号相干累加的方法示意图。ADC的采样时钟仍然由DDS提供。当开始磁共振脉冲序列时，同时启动射频激发DDS和采样时钟DDS，设图中激发通道的频率为f₀，采样时钟的频率为f_s。与上一种方法不同，在激发核自旋体系时，采样信号和激发通道信号同时启动，且f_s＝f₀。设此时由于采样定时不准造成的时间误差为δ，则从射频脉冲激发样品核自旋体系开始到采样启动的时间可以表示为

t＝t₀+δ，其中t₀为无误差时间    (9)

磁共振信号的相位可以表示为：

其中

为激发DDS启动的初始相位。           (10)

同样，采样时钟的相位可以表示为：

其中

为采样时钟DDS启动的初始相位。       (11)

由此可得此时对应的磁共振信号与采样信号的相位差为：

取其误差项可得，每次采样由于采样定时误差时间造成的相位误差为：

δ_φ＝0                         (13)

要实现带通采样，在采样期间ADC的采样时钟频率f_s应为f₀-SW/2，设核磁信号的采样时间为t_s，则采样时钟的相位为

在把采样时钟切换到切换f₀-SW/2频率的同时，把射频脉冲DDS的频率切换到f₀-SW/2，而此时，射频脉冲的相位可以表示为

用15式减去14式可得，

由上式可以看出，在完成一次核磁共振信号采样后，激发频率仍然和采样频率相干。如附图4B所示，假设硬件存在δ的定时误差，对于某次采样A点数据被忽略，B点数据则被作为第一点数据，但可以从图上看出，A与B数据的相位是相同的。由此可见，可以使用本发明中DDS器件快速的频率切换特性，在激发核自旋体系时使采样时钟信号对准激发频率，在接收核磁信号时，使激发信号对准采样时钟频率，这样可以简便地实现在一倍率带通采样条件下对磁共振信号的相干累加。

在本发明中还使用了现场可编程逻辑门阵列(Field Programmable GateArray，FPGA)和高速静态内存实现对DDS器件的快速操作，并且通过FPGA的数字逻辑预留了供核磁共振脉冲序列发生器快速控制此装置的外触发线。

在本发明中，由另外一片1000MHz工作频率的DDS提供采样ADC的时钟。

本发明的优点在于在核磁共振发射通道中使用高速的DDS器件，直接产生激发样品核自旋体系的射频信号，可以简化设计。在本发明中使用带通采样获得核磁共振信号，避免了在本振中使用DDS而引入的杂散信号。本发明的信号源具有快速的频率切换时间，通过本发明的方法对磁共振信号进行采样，从而保证了接收到磁共振信号的相位相干性。为了实现本发明中核磁共振信号的相干累加，这需要本发明的DDS器件具有非常快速的频率切换时间，为实现此特性，在本发明中采用了预先把实验的频率参数存入此装置板上的高速静态内存，在进行核磁共振实验时，通过FPGA内部的状态机对DDS器件进行快速操作，实现DDS输出频率的快速切换。本发明还具有通用的高速PCI总线作为接收和发送数据的接口，提高了数据传输速度。

附图概述

附图1为本发明发射机示意图；

附图2为本发明接收机示意图；

附图3A为现有技术磁共振信号采样示意图；

附图3B为本发明磁共振信号带通信号采样示意图；

附图4A为现有技术磁共振信号带通采样累加脉冲序列示意图；

附图4B为本发明磁共振信号带通采样累加脉冲序列示意图；

附图5为本发明FPGA内部逻辑框图；

附图6A为本发明FPGA内部状态机工作流程图；

附图6B为本发明FPGA内部状态机内存数据结构图；

具体技术方案

以下结合附图通过实施例对本发明特征及其它相关特征作进一步详细说明，以便于同行业技术人员的理解：

如图1-6所示，标号1-11分别表示：DDS(1)、射频门控开关(2)、静态内存(3)、FPGA(4)、PCI桥(5)、放大器(6)、带通滤波器(7)、高速ADC(8)、比较器(9)、DDS(10)、数字信号处理器(11)。

在核磁共振发射通道中，核磁共振探头对频率有很好的调谐性能，通常不非常严格地需要激发核自旋体系的射频脉冲具有很好的谱净度。因此，基于直接数字频率合成技术的DDS可以直接用作激发单元。在本实施例中，我们利用DDS器件非常精准的频率微调设定功能，使其输出的主峰对准被测样品的共振中心频率，并且还可以利用DDS器件快速切换射频信号的频率、幅度、相位，实现如选择性激发、宽带激发反转等复杂的磁共振实验。在以往高分辨核磁共振谱仪中由于DDS工作频率过低，需要比较复杂的模拟混频器等非线性器件合成较高的频率，仍然不能实现直接输出射频脉冲来激发核自旋体系。为了简化设计，在本实施例中采用了工作时钟为1000MHz的DDS(1)如图1所示，其最高频率输出可以达到450MHz，这样就可以满足400MHz以下的谱仪对激发通道的要求。如果要实现500MHz以上射频输出，只要采用单级的双倍频电路和带通滤波器，就能满足从200MHz到900MHz高场谱仪的要求。

在本实施例中，各部件的频率基准(时钟)都采用了同一个具有低温度漂移系数的恒温晶振。图1中的射频门控开关(2)是为了产生激发核自旋体系的射频脉冲，当射频门控信号为高电平时，开关接通，输出射频信号，当射频门控信号为低电平时，开关关闭，无射频信号输出。图中的静态内存(3)，可以存放脉冲序列的频率参数。FPGA(4)的作用是在初始化期间，产生控制逻辑，填充板上内存和配置DDS工作参数，在脉冲序列启动期间，在触发脉冲的上升沿，读取内存中的频率参数，更新板上的DDS。图1中的PCI桥(5)则负责脉冲序列参数通过PCI总线传给此装置。

高分辨核磁共振实验往往需要接收机具有较大的动态范围。如果使用DDS作为接收机系统的本振(LO)，这就要求DDS具有非常好的谱净度。但在实际的应用中DDS输出信号的谱中含有相位舍入杂散和DAC有限字长效应以及非线性杂散，且杂散信号的相位是相干的，不能依靠累加来消除。所以在分辨率要求较高的核磁共振接受通道中，就不宜直接使用DDS作为本振信号。图2是本发明带通采样接收机示意图。磁共振信号由放大器(6)放大后经过带通滤波器(7)，其中带通滤波器的中心频率等于磁共振信号的频率。高速ADC(8)对磁共振信号进行带通采样，得到的数据流输入数字信号处理器(11)。图中的DDS(10)器件用于产生带通采样的采样信号，经过一个低抖动的比较器(9)后输入ADC。与传统的接收机系统相比，在本实施例中，使用了DDS器件作为ADC的采样时钟，利用DDS很高的频率分辨率，实现对核磁共振信号的一倍率带通采样。

本实施例采用的一倍率带通采样技术实现核磁共振信号的接收如图3。设接收机ADC的采样频率为f_s，SW为样品的整个化学位移的谱宽，其中心频率为f₀。为了实现ADC能够不失真地采样核磁共振信号f_s满足：

$\frac{2f_0+\mathrm{SW}}{n}\≤f_s\≤\frac{2f_0-\mathrm{SW}}{n-1}$

其中n为满足 $2\≤n\≤\frac{f_0+\mathrm{SW}/2}{{\mathrm{SW}}_i}$ 的自然数。

如果f_s同时满足

$f_s=\frac{f_0-\mathrm{SW}/2}{N}$ 其中N是自然数。

则接收机采样得到的核磁信号就位于：

DC≤f_s0≤SW

其中f_s0是接收机得到的核磁共振谱，DC代表直流。

采用本实施例实现磁共振信号的接收，它对ADC的采样速率要求并不是很高，前端的接收机属于选频放大接收机，再进行一倍率的带通采样，这样显然有助于提高接收通道的信噪比，可以改善动态范围。

[实例]

设给定样品核磁共振中心频率f₀＝100.1MHz

化学位移谱宽SW＝200KHz

在实际接收核磁共振信号的时候，通常接收机谱宽通常要比所需要观测的谱宽的范围要大一些。在这里我们可以设置接收机的带宽为SW＝200KHz。根据目前商用ADC的性能所能达到的指标，取N＝1，则ADC采样频率

$f_s=\frac{100.1\mathrm{MHz}-200\mathrm{KHz}/2}{N}=100\mathrm{MHz}$

且f_s满足[1]式

所以采样得到核磁信号的频率落在：DC≤f_s0≤200KHz

由上面的实例我们可以看到，只要通过设置DDS输出频率，产生恰当的采样时钟，就可以对于核磁信号实现带通采样。然后就可以使用后续的数字信号处理模块如FPGA、DSP等进行抽取，滤波，然后经过傅立叶变换，得到核磁共振谱图。对于传统核磁共振接收机，通过本振下变频接收得到的核磁谱位于频率轴的两侧如图3A，为了区分正负频率，还需要正交检波的方法，来消除镜像峰带来的干扰。如采用传统的模拟接收机，常常会因为两路采样通道的不平衡以及正交相移器的误差等，无法彻底抑制镜像峰和零频峰。采用了本发明的方案，使得DC频率落在了样品的化学位移谱宽之外，经傅立叶变换后，核磁谱图就全部位于频率轴的正向，如图3B，这样，便可方便的得到所需的谱图。

在核磁共振实验中由于样品的信号比较弱，通常使用累加的方法来获得足够的信噪比。这样，便需要发射机和接收机具有相位的相干性。在本实施例采用一种通过快速切换DDS器件输出频率保持核磁共振信号相干的方法，在此方法中使用了两个DDS器件，一个用于产生激发信号(TXDDS)，一个用于产生ADC的采样信号(RXDDS)。在脉冲序列中，当激发样品时，把TXDDS和RXDDS的输出频率设置为激发频率，当采样磁共振信号时，设置TX和RX的输出频率为采样频率。因为样品的磁共振信号总是激发它的射频信号相干，所以若射频信号与采样信号相干，那么可以得到每次都相干的磁共振信号。如附图4B所示，当采样定时有δ的时间误差时，对于某次信号采集，虽然箭头A所指的数据点并没有被采集到，但是其第一个数据点箭头B所指的数据点与A点有相同的相位，即这两个信号的相位仍是相干的，因此实现了在一倍率带通采样条件下的磁共振信号的相干累加。

本发明接收信号的信噪比，可以用下式来表示：

$\mathrm{SNR}=\frac{S}{{\mathrm{\ϵ}}_{\mathrm{in}}+(N-1){\mathrm{\ϵ}}_{\mathrm{out}}}$

其中S表示核磁共振信号，ε_in表示ADC采样的带内噪声，ε_out表示由于带通采样折叠进ADC采样带宽的信号。一般，由于使用了带通滤波器或选频放大器，ε_out通常很小。由上式可以看出，采用中频采样会对信噪比产生一定的影响。但是如果使用传统的模拟下变频器，也会引入约10dB的噪声系数。通常在实际应用中，为了满足谱仪系统对信噪比的要求，应使用采样速度较高的ADC器件。ADC的采样时钟相位抖动(jitter)也会引入噪声。在本发明中，使用了DDS作为ADC的采样时钟发生器。对于DDS而言，其本身的相位噪声很小，所以不会对ADC的采样性能造成很大的影响。时钟相位抖动的主要来源还是在于ADC自身内部的时钟抖动(aperture jitter)。应该注意到上述噪声属于随机信号，其噪声功率平均分布在整个频带上，不会在核磁谱中引入很强的伪峰，并且可以通过对核磁共振信号的累加使信噪比变得更好。目前，此方法可以满足200-300MHz的核磁共振实验，随着高速集成电路的发展，在今后的几年里，此方法可以应用到更高场强的核磁共振谱仪中。

在核磁共振实验中往往需要选择性激发脉冲和宽带去耦脉冲这就需要频率源能快速地切换频率、相位和幅度。在本发明中，为了实现对核磁共振信号在带通采样条件下的相干累加，需要DDS器件可以快速的切换频率。在核磁共振实验开始之前，预先通过主机把相关的实验参数填入板上内存并且使用FPGA对DDS进行快速配置。如果采用主机通过PCI总线对DDS进行配置，则会受到操作系统和系统总线的影响，降低速度。如图5是本实施例的FPGA内部逻辑框图。当频率源处于空闲状态时，PC机通过PCI总线把频率源所需的核磁共振实验参数传入板上的静态内存。当需要进行核磁共振实验时，通过二选一开关把内存总线的控制权移交给FPGA内部的状态机。当状态机接收到外部硬件触发信号的上升沿时，从内存中读出所需的频率、相位、幅度参数写入DDS，由此可以达到配置DDS的目的。图6A是FPGA内部状态机的工作流程图。当接收到外部的触发信号时，状态机通过控制内存地址总线，选中相应的内存地址，执行内存的读操作。当内存数据总线有效时，控制DDS的地址线对DDS进行写操作。这样就完成了对DDS一个字节的更新。如此循环，直到完成对DDS频率、幅度、相位的更新操作。本实施例中的状态机时钟由外部50MHz时钟经FPGA内部数字倍频器两倍频提供，最快可以达到10ns/字节配置速度。图6B是内存数据格式表。在实验之前，主机先把信号源的实验参数按照此数据表从内存的首地址开始写入板上内存，当需要改变频率源信号输出参数时，由状态机线性读取此表对DDS进行配置。

Claims (3)

1.一种数字化的核磁共振频率发生装置，用于核磁共振谱仪的发射通道和接收通道，其特征在于，该装置在激发样品核自旋体系时，接收通道的采样信号和发射通道的激发信号同时启动，且激发信号频率与采样信号频率之差不小于样品磁共振谱宽的二分之一，该装置包括DDS器件、FPGA和高速静态内存，其中接收通道中使用DDS器件作为ADC的采样时钟，使用DDS器件对接收通道和发射通道的频率进行快速切换，发射通道采用了内部工作频率不小于800MHz的DDS，发射通道和接收通道中，使用现场可编程逻辑门阵列FPGA和高速静态内存实现对DDS器件的快速配置、操作。

2.根据权利要求1所述的一种数字化的核磁共振频率发生装置，其特征在于所述的发射通道采用了内部工作频率为1000MHz的DDS。

3.根据权利要求1所述的一种数字化的核磁共振频率发生装置，其特征在于使用DDS器件对频率源的输出信号进行快速的幅度，相位调制。

Images