CN104267360B - 一种微型核磁共振的射频信号发生方法 - Google Patents

Abstract

一种微型核磁共振的射频信号发生方法，该方法包括：产生选层包络信号的数字化数据；对DDS器件进行配置，并将DDS器件产生的正交信号通过低通滤波电路输入到混频器；单片机读取选层包络信号的数字化数据，并通过数模转换器和电流电压转换器将选层包络信号输入到混频器的另一个输入端；混频器进行混频处理，输出核磁共振射频信号。本发明实现了核磁共振的射频信号发生电路的微型化、数字化。

Description

一种微型核磁共振的射频信号发生方法

技术领域

本发明涉及微型核磁共振的射频信号，具体涉及一种微型核磁共振的射频信号发生方法。

背景技术

随着科学与技术的发展，核磁共振的应用正在逐步从临床走向实验室。核磁共振在实验室中的应用决定着其相关电路必须高度集成化、高度数字化、高度微型化。

核磁共振射频发射的信号是发生核磁共振现象的基础条件之一。目前，常用于产生射频信号的方法有直接频率合成、锁相频率合成和直接数字频率合成三种方法，在运用这些方法产生射频信号时，

1.授权公告号为CN 100392423C的中国专利“一种数字化的核磁共振频率发生装置”虽然运用直接数字频率合成(Direct Digital Frequency Synthesis，DDS)的方法，但整个电路采用双重结构，即在FPGA与DDS器件相连的电路上，仍需要通过PCI接口使计算机与FPGA相连。在实现上，用户通过计算机上编写相关寄存器数据，并将这些数据送入FPGA中，FPGA再将这些数据送入器件的寄存器中。本质上，核磁共振射频信号的控制仍需要在计算机上进行大量编程，这就决定了核磁共振设备不具有微型化的特征，将其运用到实验室中缺少可行性。

2.申请号为2004100992677的中国专利“通用数字化核磁共振频率源”，为了使同一层面具有相同的共振状态，用DDS器件内部寄存器的配置来调节控制带宽的，即利用DDS器件的内部的整形键控、数字乘法器等功能来进行信号调制，使DDS器件不是产生某一频率的信号，而是产生具有任何带宽的信号。运用DDS器件内部功能进行信号调制时，需要在计算机上进行大量编程来改变输出信号每一个幅值数据，过程复杂，而且在需要不同选层信号时，仍需要计算机上进行再编程，缺少灵活性。

发明内容

本针对现有技术存在的不足，本发明提供一种微型核磁共振的射频信号发生方法。

本发明的技术方案：

一种微型核磁共振的射频信号发生装置，用于微型核磁共振谱仪的发射通道，该装置包括：单片机、DDS器件、低通滤波电路、数模转换器、电流电压转换器和混频器；

其中，主要由单片机、DDS器件和低通滤波电路构成高频激励信号发生单元；主要由单片机、数模转换器和电流电压转换器构成选层包络信号发生单元；

所述高频激励信号发生单元：单片机连接DDS器件，DDS器件的输出端连接低通滤波电路的输入端，低通滤波电路的输出端作为高频激励信号发生单元的输出端连接混频器的一个输入端；所述单片机用于通过其I/O端口对DDS器件的内部寄存器和外部功能引脚进行配置；所述DDS器件在其外围电路的支持下，用于根据接受的配置，产生正弦和余弦的正交信号并将其输出至低通滤波电路，该正交信号为模拟电压信号；所述低通滤波电路用于对接收的模拟电压信号进行平滑处理后得到所需的高频激励信号并将其输出至混频器；

所述选层包络信号发生单元：单片机连接数模转换器，数模转换器的输出端连接电流电压转换器的输入端，电流电压转换器的输出端作为选层包络信号发生单元的输出端连接混频器的另一个输入端；所述单片机用于产生选层包络信号的数字化数据并进行存储、从存储位置读取选层包络信号的数字化数据并传送至数模转换器；所述数模转换器用于将接收的选层包络信号的数字化数据转换为模拟电流信号并输出至电流电压转换器；电流电压转换器用于将接收的模拟电流信号转换为模拟电压信号，即所需的选层包络信号，且将该选层包络信号输出至混频器；

所述混频器，用于对接收的高频激励信号和选层包络信号进行混频处理，得到核磁共振射频信号并输出。

采用所述的微型核磁共振的射频信号发生装置得到核磁共振的射频信号的发生方法，包括如下步骤：

步骤1：通过单片机的编程产生选层包络信号的数字化数据，并进行存储；

步骤2：通过单片机引脚高低电平的配置，完成对DDS器件功能的初步配置；

步骤3：根据高频激励信号的需求，通过单片机的编程来配置DDS器件的内部寄存器，并将DDS器件产生的正弦和余弦的正交信号输入到低通滤波电路；

步骤4：将低通滤波电路输出的电压信号，即高频激励信号，输入到混频器的一个输入端；

步骤5：根据选层包络信号的需求，单片机按一定的速率读取选层包络信号的数字化数据，并输入到数模转换器中；

步骤6：数模转换器将接收的选层包络信号的数字化数据转换为模拟电流信号并输入到电流电压转换器中；

步骤7：电流电压转换器将接收的电流信号转换为电压信号，即选层包络信号，并将其输入到混频器的另一个输入端；

步骤8：混频器将高频激励信号和选层包络信号混频后，输出所需的核磁共振的射频信号。

所述的步骤1中通过单片机的编程产生选层包络信号的数字化数据，具体方法如下：

首先根据数模转换器的参考电压，定义一个选层包络信号的函数，所述参考电压为所述选层包络信号函数的最大幅值；然后根据数模转换的位数，量化参考电压，相应得到多个量化区间，并对量化区间逐一进行相应的编码，例如，若数模转换器的位数是n位，则可将所述参考电压划分为2ⁿ个量化区间，并对应确定这2ⁿ个量化区间的编码；接下来将x轴数据等间距抽样，抽样的数量由使用者自己定义；再将前述的x轴的抽样数据代入选层包络信号的函数表达式中，计算出选层包络信号的y轴量化数据；然后将y轴量化数据与参考电压的多个量化区间逐一比较，如果某一y轴量化数据在某一量化区间内，就将该y轴量化数据编码为该量化区间的编码，直到所有的y轴量化值都编码为对应的量化区间编码，所有的y轴量化值的编码即为选层包络信号的编码。

有益效果：

本发明的装置运用单片机作为微处理器，使电路能够脱离计算机，独立工作，实现了核磁共振射频信号的发生电路微型化、数字化。本发明的装置利用单片机作为微处理器及数字化器件实现了核磁共振的射频信号发生电路的微型化、数字化，其能够脱离计算机，独立工作，产生的射频信号完全能够用于自旋的原子核的激励，与传统射频信号的发生电路相比，具有如下优点：1.电路所用电阻、电容和电感少，微型化与集成化高，体积小；2.电路多采用数字化器件，射频信号具有很高的稳定度；3.控制程序主要存于嵌入式的单片机，免去了计算机上繁琐的重复编程。

附图说明

图1为本发明一种实施方式的微型核磁共振的射频信号发生装置的结构示意图；

图2为本发明一种实施方式的核磁共振的射频信号发生方法流程图；

图3为本发明一种实施方式的高频激励信号发生单元的结构示意图；

图4为本发明一种实施方式的单片机与DDS器件的外部功能一脚的电路连接图；

图5为本发明一种实施方式的单片机与DDS器件的内部寄存器配置的电路连接图；

图6为本发明一种实施方式的单片机对DDS器件的配置过程流程图；

图7为本发明一种实施方式的DDS器件外围电路中输出电流控制电阻的电路连接图；

图8为本发明一种实施方式的DDS器件外围电路中基准时钟电路的电路连接图；

图9为本发明一种实施方式的巴特沃斯型低通滤波器的电路原理图；

图10为本发明一种实施方式的不同层面磁场强度示意图；

图11为本发明一种实施方式的选层包络信号发生单元的结构示意图；

图12为本发明一种实施方式的单片机通过锁存器连接外部存储器的电路连接图；

图13为本发明一种实施方式的产生选层包络信号的数字化数据的方法流程图；

图14为本发明一种实施方式的单片机与DA转换器的电路连接图；

图15为本发明一种实施方式的混频器结构示意图；

图16为本发明一种实施方式的混频时域信号示意图；

图17为本发明一种实施方式的混频频域信号示意图；

图18为本发明一种实施方式的核磁共振的射频信号图。

具体技术方案

下面结合附图对本发明的一种实施方式作进一步详细的说明。

本发明的一种实施方式给出微型核磁共振的射频信号发生装置的结构框图，如图1所示，该装置包括：单片机、DDS器件及其外围电路、低通滤波电路、DA(模数)转换器、锁存器、外部存储器、电流电压转换器和混频器；采用该装置的核磁共振的射频信号发生方法，如图2所示。

其中，单片机、DDS器件及其外围电路和低通滤波电路构成高频激励信号发生单元；单片机、DA(模数)转换器、锁存器、外部存储器和电流电压转换器构成选层包络信号发生单元；

本实施方式中，采用的单片机的型号为STC89C51，采用的DDS器件的型号为AD9854，采用的低通滤波电路为巴特沃斯型低通滤波器，采用的锁存器的型号为74HC573，采用的外部存储器的型号为62256，采用的DA转换器型号为DAC0832、采用的电流电压转换器型号为OP07、采用的混频器的型号为TUF-1LH。

本发明中，将高频激励信号用于激励自旋的原子核。根据核磁共振物理学及共振条件的叙述可知，发生核磁共振的条件是ω＝ω₀＝γB₀，即高频激励信号的角频率ω与自旋的原子核进动角频率ω₀相等。以氢核为例，查阅相关资料可知，氢核¹H的磁旋比γ等于42.576MHz/T，假设处于磁场强度B₀为0.5T的外磁场中，即可计算出高频激励信号的角频率ω约为10MHz左右，也就是需要高频激励信号的频率是10MHz左右。

本实施方式中，高频激励信号发生的方案即是基于DDS器件的，由STC89C51型单片机、AD9854型DDS器件及其外围电路和巴特沃斯型低通滤波器构成的高频激励信号发生单元，如图3所示。AD9854型DDS器件是一款高度集成的数字化频率合成器件，内置有两个高速、高性能的DA转换器，能够输出正弦和余弦的正交信号，它的工作状态需要由外部功能引脚和内部寄存器共同决定。

本实施方式中，STC89C51型单片机通过P3的I/O端口对AD9854型DDS器件的外部功能引脚进行配置，即STC89C51型单片机P3I/O端口的6个引脚P3^0至P3^5分别与AD9854型DDS器件的功能引脚S/P SELECT、I/O UD CLK、FSK/BPSK/HOLD、OSK、DIFF CLK ENABLE、MASTER RESET相连，电路连接图如图4所示。AD9854型DDS器件的功能引脚决定了其寄存器的方位方式、外围电路的连接和内部工作的状态。AD9854型DDS器件的功能引脚的详细说明如下：S/P SELECT(70引脚)为编程模式选择端。低电平下是串行编程模式，高电平下是并行编程模式。本实施方式中选择的是并行编程，即需要通过STC89C51型单片机将该引脚置1。

I/O UD CLK(20引脚)为I/O数据的更新时钟端：在使用外部更新时钟更新内部寄存器的情况下，时钟上升沿将I/O端口缓冲器的数据传送到AD9854型DDS器件内部的控制寄存器；在使用内部更新时钟更新内部寄存器的情况下，该端会输出一个持续八倍基准时钟周期的信号，以表示内部寄存器数据更新已经发生。本实施方式中，采用外部更新时钟更新内部寄存器数据的方式，STC89C51型单片机在给出寄存器数据后，需要通过STC89C51型单片机将该引脚先置0，再置1，最后再置0。

FSK/BPSK/HOLD(29引脚)为多功能复用引脚。AD9854型DDS器件存在多种工作模式，模式的选择由寄存器完成；在单频模式下，该引脚无具体功能；在频移键控模式下，低电平选择第一频率控制寄存器，高电平选择第二频率控制寄存器，设置频移范围；在二进制相移键控模式下，低电平选择第一相位寄存器，高电平选择第二相位寄存器，设置相移范围；在调频模式下，高电平使能Hold功能，使频率累加器保持在当前状态，输出信号频率稳定，低电平可重起调频功能。本实施方式中，AD9854型DDS器件只工作在单频模式，通过STC89C51型单片机将该引脚置0即可。

OSK(30引脚)为输出波形键控端。使用此管脚前必须在寄存器中进行设置；设置后，高电平时，在预先设定的斜率下，输出信号从0上升到满幅，低电平时，在预先设定的斜率下，输出信号从满幅下降到0。本实施方式中，AD9854型DDS器件需要输出满幅信号，不需要对相关寄存器进行设置，只需通过STC89C51型单片机将该引脚置0即可。

DIFF CLK ENABLE(64引脚)为差分基准时钟控制端；高电平时，选择差分时钟输入，信号从REFCLKA(第69脚)和REFCLKB(第68脚)输入；低电平时，选择单端输入，信号从REFCLKA输入，REFCLKB接低电平。本实施方式中，为了提高输出信号的质量，采用差分时钟输入，即需要通过STC89C51型单片机将该引脚置1。

MASTER RESET(71引脚)为复位端；可初始化串/并总线为用户的编程做准备；可设置可编程寄存器为无操作的默认值；低电平时，AD9854型DDS器件自动完成复位操作。本实施方式中，当AD9854需要进行复位时，通过STC89C51型单片机将该引脚置0即可。

本实施方式中，STC89C51型单片机通过P0和P1的I/O端端口对AD9854型DDS器件的内部控制寄存器进行配置，STC89C51型单片机的P0端口与AD9854型DDS器件的地址线相连，即，STC89C51型单片机的6个引脚P0^0至P0^5及引脚P0^6/WR分别连接AD9854型DDS器件的6个引脚A0至A5及引脚WR，STC89C51型单片机的P1端口与AD9854型DDS器件的数据线相连，即，STC89C51型单片机的8个引脚P1^0至P1^7连接AD9854型DDS器件的8个引脚D1至D7，电路连接图如图5所示。通过对STC89C51型单片机的编程在其P0端口给出地址，AD9854型DDS器件会自动寻址对应的寄存器，再通过对STC89C51型单片机的编程在P1端口给出数据，这些数据将在STC89C51型单片机控制AD9854型DDS器件的读写控制引脚WR由0置1后，存储到寄存器中。最后，通过对STC89C51型单片机编程在AD9854型DDS器件的I/O UD CLK端口给出脉冲信号，AD9854型DDS器件切换到新的工作状态，实现新的信号输出。

在AD9854型DDS器件内部存在28个不同名称的寄存器，它们控制着AD9854型DDS器件的工作状态和输出信号，在默认状态下，输出的是一半满幅的电流信号，本实施方式通过外接一个50Ω的电阻R将输出的电流信号转换为电压信号。为了使输出信号满足共振条件，需要对AD9854型DDS器件中工作模式寄存器、相位调整寄存器、频率调整寄存器、数模转换控制寄存器、基准时钟控制寄存器和滤波整形控制寄存器相关寄存器进行配置。本实施方式中，寄存器的配置如下：

相位调整寄存器：地址：00H～01H；数据：0x00，0x00

频率调整寄存器：地址：04H～09H；数据：0x08，0x88，0x88，0x88，0x88，0x89

数模转换控制寄存器：地址：1DH；数据：0x00

基准时钟控制寄存器：地址：1EH；数据：0x46

工作模式控制寄存器：地址：1FH；数据：0x00

滤波整形控制寄存器：地址：20H；数据：0x00

本实施方式中，STC89C51型单片机对AD9854型DDS器件的配置过程流程如图6所示。STC89C51型单片机首先对AD9854型DDS器件进行初始化，初始化的过程即外部功能引脚的配置过程，即通过STC89C51型单片机对其P3的每一个I/O引脚逐一进行电平设置；接下来是对AD9854型DDS器件的内部寄存器进行配置，即STC89C51型单片机通过其P0和P1端口给出地址和数据，新的寄存器数据会先存储在缓存器中；最后，通过STC89C51型单片机在I/OUD CLK端口给出脉冲信号，AD9854将切换到新的工作状态。

在完成外部功能引脚和内部寄存器的配置后，AD9854型DDS器件的工作仍需要相应的外围电路的支持，DDS器件的外围电路与其外部功能寄存器、内部控制寄存器相互对应。本实施方式采用的外围电路如下：

1)公共旁路电容：AD9854型DDS器件的DACBP引脚(55引脚)为公共旁路电容提供连接端，接一个0.01uF的电容从此端到AVDD，可以轻微的改善谐波失真和杂散性，使用者根据实际应用不接也可以。

输出电流控制电阻：

AD9854型DDS器件的DAC R_SET引脚(56引脚)为输出电流控制电阻提供连接端，R_SET的大小决定输出电流的大小，R_SET＝39.9/I_OUT，通常R_SET在8K(5mA)到2K(20mA)之间。本实施方式中，采用了灵活的电路设计方式，将并联电阻R1、R2和R3整体阻值大小作为R_SET的大小，实现控制输出电流大小的目的。电路连接如图7所示，R1＝8K、R2＝4K、R3＝4K，图中P1和P2可以通过短路帽将其短路，这样就并联了电阻，改变了R_SET的大小。

2)外部零位补偿网络：

AD9854型DDS器件的PLL FILTER引脚(61引脚)为基准时钟倍频器的锁相环路滤波器的外部零位补偿网络提供连接端；零位补偿网络由一个1.3kΩ电阻和一个0.01uF电容组成，网络的另一端必须连接模拟电源，并尽可能靠近第60脚。本实施方式中，外部零位补偿网络的电路必不可少。

3)基准时钟电路：

AD9854型DDS器件的REFCLKA引脚(68引脚)和REFCLKB引脚(69引脚)为工作的基准时钟输入提供连接端；基准时钟由有源晶振产生，本实施方式中，选择TXC晶振产生15MHz的基准时钟信号，经过MC100LVE16D差分接收器处理后，获得相位相差180°的两路基准时钟信号分别输入到REFCLKA引脚(68引脚)和REFCLKB引脚(69引脚)，基准时钟电路如图8所示。

本实施方式中，通过巴特沃斯型低通滤波器对其从AD9854型DDS器件接收正弦和余弦的正交信号进行平滑处理，进一步提高信号质量，得到高频激励信号。本实施方式采用的巴特沃斯型低通滤波器的电路如图9所示，它是由7个电容、电感构成，各元件阻值如下：L1＝L3＝0.33uH、L2＝0.53uH；C1＝C4＝47pF、C2＝C3＝0.19nF。该巴特沃斯型低通滤波器的截止频率为30MHz，特征阻抗为50Ω。

本发明中，选层包络信号用于成像目标的层面选择。所谓层面选择，是当置成像目标于外磁场B₀中时，需要将外磁场与一个同方向的线性梯度场进行叠加，叠加之后，不同的层面上磁场强度就不同，进一步的就需要进行层面选择。

层面选择简单来说就是选择性激励。所谓选择性激励，指的是用一个具有带宽的射频电磁波仅对共振频率在该频带范围内的某一层面的所有自旋原子核进行共振翻转的技术。图10中，显示了不同层面的磁场强度，图中箭头的长短表示叠加后磁场的强度，箭头的方向表示叠加后磁场的方向。可以看出，在不同的层面上(图中层面1、层面2、层面3)由于线性梯度场的的存在，使得不同层面上的磁场强度都不同。由拉莫尔进动频率可知，如果射频信号的频率使层面2的自旋的原子核发生共振，则层面1、层面3自旋的原子核因不满足拉莫尔进动频率的要求而不发生共振，若把射频信号的频率设计为满足其他层面的磁共振条件时，也可以使其他层面内自旋的原子核发生共振，而其余层面内自旋的原子核不会发生共振，这样就实现了层面的选择。

在选层时，由于梯度场的变化是连续的，即使在同一个共振层面，沿着磁场方向的磁场强度也是连续变化的，这就决定了射频信号需要具有一定的带宽，选层包络信号即是具有一定带宽的信号，其决定核磁共振射频信号的带宽。

本实施方式中，由STC89C51型单片机、74HC573型锁存器、62256型外部存储器、DAC0832型DA转换器和OP07型电流电压转换器构成的选层包络信号发生单元如图11所示，它是利用分立的元器件来实现DDS方法，输出选层包络信号的。

本实施方式中，STC89C51型单片机连接62256型外部存储器、DAC0832型DA转换器，控制着选层包络信号的存入和取出、选层包络信号的数模转换。

在STC89C51型单片机访问62256型外部存储器时，STC89C51型单片机的PO和P2端口通过74HC573型锁存器与62256型外部存储器的地址端和数据端相连，STC89C51型单片机的P3端口与62256型外部存储器的控制端WR和RD相连，74HC573型锁存器能够对地址进行锁存，这样通过PO端口既可以传递地址，又可以传递数据，电路连接如图12所示。STC89C51型单片机提供了62256型外部存储器更为快捷的访问方式，按照图12所示连接电路后，在编程上，添加头文件<absacc.h>后，就可以直接通过“XData[地址]＝数据”访问62256型外部存储器的存储空间，进行数字化的选层包络信号的读取。

本实施方式的数字化的选层包络信号数据是由单片机内部通过C语言的编程来产生的，其软件设计流程，如图13所示，具体步骤包括：首先根据DA转换器的参考电压定义一个选层包络信号的函数表达式，其中参考电压是该函数的最大幅值；然后根据DA转换的位数量化参考电压，并对各个量化区间进行编码，如果DA转换器的位数是n位，那么就可以将参考电压划分为2ⁿ个量化区间，也就有与之对应的2ⁿ个二进制码；接下来将x轴数据等间距抽样，抽样的数量由使用者自己定义，在满足奈奎斯特采样定理的情况下，尽可能的多抽样，再将x轴的抽样数据代入选层包络信号的函数表达式中，就可以计算出选层包络信号的y轴量化数据。然后将y轴的量化值与参考电压的2ⁿ个量化区间逐一比较，如果该量化值在某一量化区间内，就将该量化值编码为对应的二进制码，直到所有的y轴量化值都转化为对应的二进制码，就实现了选层包络信号的编码。最后将所得的二进制码存储到ROM中。

选层包络信号函数存在多种，本实施方式中，以sinc选层包络信号为例，它的函数表达式为由于信号在实际应用中不可能是无限长度的，因此截取了三个瓣sinc信号，三个瓣是一个主瓣和两个第一副瓣，即x需要定义在-3π～3π区间内，在此区间内，可以将这些数据等间距抽样为512个点，代入式sinc选层包络信号的函数表达式中就可以得到512个y轴量化值。本实施方式中，采用的DAC0832型DA转换器的参考电压是1V，转换位数是8位，1V的参考电压被划分为256个量化区间，即存在256个二进制编码，将从sinc选层包络信号的函数表达式中得到的y轴量化值与这256个量化区间逐一比较，就可以得到sinc波形的二进制编码数据。单片机将这些二进制编码存储到62256型外部存储器中。

本实施方式中，在STC89C51型单片机控制DAC0832型DA转换器时，STC89C51型单片机的P1端口与DAC0832型DA转换器的数据端相连，STC89C51型单片机的P3端口与DAC0832型DA转换器的控制端CS和WR相连，DAC0832型DA转换器输出端连接OP07型电流电压转换器，电路连接如图14所示。首先，通过对STC89C51型单片机的编程将DAC0832型DA转换器的读写控制端CS和WR置0，使DAC0832型DA转换器处于连续转化数字化数据为模拟量的状态。再通过外部存储器访问电路，STC89C51型单片机将62256型外部存储器中的选层包络信号的数字化数据不断取出后，从STC89C51型单片机的P1端口将选层包络信号的数字化数据送入DAC0832型DA转换器的数据端，输出模拟的选层包络信号。DAC0832型DA转换器输出的是电流信号，通过外接OP07型运算放大器将电流信号转换为电压信号。输出的选层包络信号的实际带宽由STC89C51型单片机的工作速率和DAC0832型DA转换器的DA转换速率共同决定。

本发明中，通过混频器将高频激励信号与选层包络信号进行混频，输出核磁共振射频发射的信号。混频从数学角度看是积化和差的过程。假设两个频率分别为ω₁和ω₂的信号u₁和u₂，则有u₁＝sin(ω₁t)和u₂＝sin(ω₂t)，通过积化和差公式，将这两个式子相乘可以得到

可以看出，两个信号混频后，信号变为频率为ω₁+ω₂的两个信号和及ω₁-ω₂的两个信号差的形式，如果需要频率为ω₁+ω₂的信号，通过高通滤波器将频率为ω₁-ω₂的信号滤掉即可，反之如此。

本实施方式中，TUF-1LH型混频器，如图15所示，它有三个端口：一个是本振信号(L0)，混频的输入端，不能具有带宽，即高频激励信号的输入端，二是中频信号(IF)，混频的输入端，具有一定带宽，可以携带信息，即选层包络信号的输入端，三是射频信号(RF)，混频的输出端，即输出核磁共振的射频信号。

本实施方式的混频过程的时域表示和频域表示分别如图16和图17所示。本实施方式中，选层包络信号的起始频率为零，混频后不需要进行滤波处理，混频后射频信号的带宽为原选层包络信号带宽的2倍。这样经过混频后，就可以得到核磁共振射频发射的信号。

本实施方式中，测得的核磁共振射频发射的信号如图18所示，能够用于微型核磁共振谱仪的射频发射通道。

虽然以上描述了本发明的具体实施方式，但是本领域内的熟练的技术人员应当理解，这些仅是举例说明，可以对这些实施方式做出多种变更或修改，而不背离本发明的原理和实质。本发明的范围仅由所附权利要求书限定。

Claims (1)

1.一种微型核磁共振的射频信号发生方法，该方法采用微型核磁共振的射频信号发生装置得到，所述微型核磁共振的射频信号发生装置用于微型核磁共振谱仪的发射通道，该装置包括：单片机、DDS器件、低通滤波电路、数模转换器、电流电压转换器和混频器；

其中，主要由单片机、DDS器件和低通滤波电路构成高频激励信号发生单元；主要由单片机、数模转换器和电流电压转换器构成选层包络信号发生单元；

所述高频激励信号发生单元：单片机连接DDS器件，DDS器件的输出端连接低通滤波电路的输入端，低通滤波电路的输出端作为高频激励信号发生单元的输出端连接混频器的一个输入端；所述单片机用于通过其I/O端口对DDS器件的内部寄存器和外部功能引脚进行配置；所述DDS器件在其外围电路的支持下，用于根据接受的配置，产生正弦和余弦的正交信号并将其输出至低通滤波电路，该正交信号为模拟电压信号；所述低通滤波电路用于对接收的模拟电压信号进行平滑处理后得到所需的高频激励信号并将其输出至混频器；

所述选层包络信号发生单元：单片机连接数模转换器，数模转换器的输出端连接电流电压转换器的输入端，电流电压转换器的输出端作为选层包络信号发生单元的输出端连接混频器的另一个输入端；所述单片机用于产生选层包络信号的数字化数据并进行存储、从存储位置读取选层包络信号的数字化数据并传送至数模转换器；所述数模转换器用于将接收的选层包络信号的数字化数据转换为模拟电流信号并输出至电流电压转换器；电流电压转换器用于将接收的模拟电流信号转换为模拟电压信号，即所需的选层包络信号，且将该选层包络信号输出至混频器；

所述混频器，用于对接收的高频激励信号和选层包络信号进行混频处理，得到核磁共振射频信号并输出；

其特征在于，该方法包括如下步骤：

步骤1：通过单片机的编程产生选层包络信号的数字化数据，并进行存储；通过单片机的编程产生选层包络信号的数字化数据的具体方法如下：

首先根据数模转换器的参考电压，定义一个选层包络信号的函数，所述参考电压为所述选层包络信号函数的最大幅值；然后根据数模转换的位数n，量化参考电压，相应得到2ⁿ个量化区间，并对量化区间逐一进行相应的编码；接下来将x轴数据等间距抽样，抽样的数量由使用者自己定义；再将前述的x轴的抽样数据代入选层包络信号的函数表达式中，计算出选层包络信号的y轴量化数据；然后将y轴量化数据与参考电压的多个量化区间逐一比较，如果某一y轴量化数据在某一量化区间内，就将该y轴量化数据编码为该量化区间的编码，直到所有的y轴量化值都编码为对应的量化区间编码，所有的y轴量化值的编码即为选层包络信号的编码；

步骤2：通过单片机引脚高低电平的配置，完成对DDS器件功能的初步配置；

步骤3：根据高频激励信号的需求，通过单片机的编程来配置DDS器件的内部寄存器，并将DDS器件产生的正弦和余弦的正交信号输入到低通滤波电路；

步骤4：将低通滤波电路输出的电压信号，即高频激励信号，输入到混频器的一个输入端；

步骤5：根据选层包络信号的需求，单片机按一定的速率读取选层包络信号的数字化数据，并输入到数模转换器中；

步骤6：数模转换器将接收的选层包络信号的数字化数据转换为模拟电流信号并输入到电流电压转换器中；

步骤7：电流电压转换器将接收的电流信号转换为电压信号，即选层包络信号，并将其输入到混频器的另一个输入端；

步骤8：混频器将高频激励信号和选层包络信号混频后，输出所需的核磁共振的射频信号。