TW578218B

TW578218B - Multiple-gate structure and method to fabricate the same

Info

Publication number: TW578218B
Application number: TW092100394A
Authority: TW
Inventors: Hao-Yu Chen; Yee-Chia Yeo; Fu-Liang Yang
Original assignee: Taiwan Semiconductor Mfg
Priority date: 2003-01-09
Filing date: 2003-01-09
Publication date: 2004-03-01
Also published as: TW200412623A; US20040138015A1; FR2853555A3; FR2853555B3

Description

578218 五、發明說明（1) : 1—---- 一、發明所屬之技術領域： ^發明係有關於一種半導體製程技術，且特別有關於一種尚性能的多重閘極結構及其製造方法，特別田在深次微米以下的CMOS元件。 ° " 二、先前技術： t 金屬氧化半導體場效應電晶體 (Metal-Oxide-Semiconductor Field Effect

Transistors，以下簡稱M0SFET)是在積體電路技術技中相當重要的一種基本電子元件，其由三種基本的材料，即金屬導體層、氧化層與半導體層等組成位在半導體基底上的閘極電晶體。此外，還包括了兩個位在閘極電晶體兩旁，且電性與半導體基底相反的半導體區，稱為源極盥汲極。目前製作閘極電晶體時，金屬導電層多由經摻雜^複晶矽（Polysilicon)與金屬共同組成，此結構又稱為複晶矽化金屬（Pol ycide)。氧化層多由熱氧化法所形成的氧化矽作為閘氧化層。此外，在閘極的側壁多以氮化矽作為間隔物（spacer)。雖然上述傳統的Μ 0 S F E T長久以來已被廣泛的使用，然而隨著半導體技術對積集度要求的提高，傳統的M〇SFET尺寸及其通道長度（channel length)亦相對地縮減。當 M0SFET元件之通道長度縮減至低於1〇〇11111時，於傳統胃位於半導體石夕基底上的M0SFET作用時，便容易由於源極與汲極與其間之通道相互作用，進而影響了閘極對於其通道之開

578218

啟/關閉狀態的控制能力，而進一步引起之所謂之短通首效應（short channel effects ; SCE)。 ^ 因此，為了使M0SFET於CMOS元件上的應用可以配合 M0SFET尺寸縮小化的發展與提高M〇SFET積集度的需求: 有必要針對M0SFET於元件縮小化過程中對於^閘通道開 /關閉狀態的控制能力謀求改善之道。三、發明内容：有鑑於此，本發明的主要目的就是提供一種多重閘極結構，適合應用於閘通道長度低於1〇〇nm之深次微米以下的CMOS元件上。利用本發明之多重閘極結構以增加對於閘通f之控制並抑制短通道效應的產生。除此之外，本發明之多重閘極結構可提供足夠之驅動電流，有助kM〇sfet作用原理於半導體元件上的繼續應用，而不受到元件尺寸縮減的影響。 β

•為達上述目的，本發明提供了一種多重閘極結構，包括·複數個韓型半導體層，沿一第一方向大體平行地排列’且由複數個位於一絕緣層上之絕緣台地所支撐，其中上述轉型半導體層之底面大於與其與絕緣台地之接觸面；以及一閘極導電層，沿一第二方向延伸且覆蓋於上述鰭型半導體層之部份表面上，且於閘極導電層與其所覆蓋之上 j鰭型半導體層之間更設置有一閘極介電層，其中此閘極二電層更包覆於該閘極導電層所覆蓋部份表面内之此等鰭型半導體層之底面。其中上述絕緣層係位於一半導體基底

五、發明說明（3) 鳍’彳且上述之第一方向係大體正交於第二方向，而上述之半導體層具有圓滑化之上部邊角，以避免尖端放電現豕 0 於 ^外’上述多重閘極更包括複數個源極/汲極區，位暮1 =重閉極兩側未為該問極導電層所覆蓋之該等鑛型半層内，以構成一具有多重閘極（multiple-gate)之多核带極電日日體（multiple — gate transistor)。而此多重閘摻雜=f=ultlple—gate transistor)内更包括複數個淡摻雜源、:/ :及f區連接於上述之源極/汲極區，其中此等淡 ^ ^ 及4區係位於源極/汲極區間之鰭型半導體層 =言t ’本發明之多重閘極的製造方法，其步驟包半導體上、上有半導體層之半導體基底；定義上述 _ θ以；絕緣層上形成複數個鰭型半導體層，Α中± 述鰭型半導體層沿一筮丁守蔽/t 再〒上維終® 第一方向大體平行地排列；蝕刻上述緣台地之底面；形成層未接觸該等絕定義導電層與介電層以分別开;：f ;二3 :上；以及分別電層’其中閘極導電層與閘極;1卜.^與：：極介且覆蓋於此等黷型半導^ 電一第二方向延伸閘極結構。导體層之Μ表面上’以構成一多重第8頁 0503-8975TlVF(Nl) ； TSMC2002-0856 ； Shawn.ptd 578218 發明說明（4) 带成ϊ =，上述多重閘極的製造方法，更包括下列步驟： ‘ ^雜源極/汲極區於上述多重閘極内之此等鰭型半體層内；形成一絕緣側壁於閘極導電層之兩側；以及、源極/汲極區於上述多重閘極兩側之該等鰭型半 ν 内，υ拔；、 ▼瓶增再成一具有多重閘極（multiple-gate)之多重問極電晶體（multiple-gate transistor)。 -' 本發明之多重閘極結構，係形成於複數個位 ^ Ι牛導體層内，具有可同時開啟或關閉之複數個平行於第一方向的閘通道（gate channe 1 )，且藉由閘極介電層與閑極導電層沿第二方向延伸且覆蓋於此等閘通道所在之 2導體層的兩對應面及上表面外，更覆蓋於其未接觸絕緣台地之底面，對於此等閘通道的控制可較習知的為佳’而上述之第—方向與第二方向間具有—大體正、 = 連接關係。此外’本發明之多重閘極結構可搭配高介電常數介電材料（high-k gate dielectric)的使用以及可應用於絕緣層上有石夕（SOI)之半導體基底，有助於降低多重閘極電晶體所消耗的功率及相關有害之電氣效應。本發明係利用增加電晶體上閘通道的數量，並將此等閘通道並聯以形成一共構之多重閘極電晶體，此等多重閘極電晶體可同時開啟更多的閘通道，藉此纾解電流的壓力’以提供通過電晶體之較大電子流量，並改善驅動電流。而藉由本發明之多重閘極電晶體可解決前述尺寸縮小所衍生的問題，並提升半導體元件的效能。

0503-8975TWF(Nl) . TSMC2002-0856 » Shawn.ptd 第9頁 578218 五、發明說明（5) 四、實施方法：本發明將配合剖面圖第1 A圖至第1 I圖作說明本發明之多重閘極結構的製作流程，並配合上視圖第2A圖至第2F圖以輔助說明其上視情形。首先如第1 A圖所示，其顯示本發明之起始步，驟，在該圖中，首先提供一基底，例如為一絕緣層上有半導體層之半導體基底’其來源可為絕緣層上有石夕（silic〇n 〇n insulator ; SOI)或絕緣層上有矽鍺材料（Si Ge)之半導體基底100。於此半導體基底1〇〇上具有一絕緣層1〇2以及一半導體層1 0 4 ’而此絕緣層之材質例如為二氧化石夕，其厚度介於10〜10000埃，而半導體層1〇4之材質可為矽或矽鍺材料’其厚度介於5〜50 0 0埃，在此則以一半導體材料之石夕層1 0 4表示’以說明本發明之實施例。接著於此矽層104上依序形成一氧化層1〇6以及一罩幕層108，形成此氧化層106之方法例如為熱氧化法（thermai oxidation)，其材質例如為二氧化矽（Si(U，而形成罩幕，108之方法例如為化學氣相沉積法（CVD)，其材質例如為氮化矽材料（S I3 \ )。接著塗佈一光阻材料（pR )於上述罩幕層1 0 8上，並經由一微影及顯影程序以形成複數個圖案化之光阻層110於罩幕層108上。此時，第1A圖中剖面結構係對應於如上視圖第2A圖中A〜A，切線内之剖面情形，而此之上視情形則如第2 A圖中所示，於絕緣層丨〇 2上（未顯示）為罩幕層108所覆蓋且具有複數個圖案化之光阻層ιι〇於罩

0503-8975TWF(Nl) ： TSMC2002-0856 ； Shawn.ptd 第10頁 578218 五、發明說明（6) 幕層1 08上，而此等圖案化之光阻層丨丨〇則沿第2A圖中平行於y軸之第一方向大體平行地排列。接著，請參照第1 B圖，沿著上述圖案化之光阻層 11 〇，分別蝕刻罩幕層1 08及氧化層1 06，以分別形成圖案化之罩幕層l〇8a及氧化層i〇6a，以構成複數個硬罩幕HM，並於去除光阻層1 1 〇後，再以此圖案化之硬罩幕胱作為蝕刻硬罩幕，接著於矽層丨〇 4上定義出複數個圖案化矽層 l〇4a，並蝕刻停止於絕緣層1〇2上。此時，第1β圖中之剖面結構係對應於上視圖第2B圖内A〜A，切線中之剖面情形^，其上視結構如第2B圖中所示，於絕緣層丨〇2上顯現出複數個圖案化之罩幕層1 〇 8 a及其間所露出之部份絕緣層丨〇 2，其中，於此等圖案化之罩幕層108a及其下方之氧化層1〇6& 與石夕層104a亦沿先前光阻層110所定義方向，大體平行地於第2 B圖中y軸之第一方向排列。請參照第1 c圖，接著蝕刻去除此等硬罩幕HM(即罩幕層l〇8a與氧化層106a)，以留下複數個矽層1〇4a。接著，更進行一圓滑化程序以圓滑化矽層丨〇4a之上部邊角，上述圓滑化程序例如為（a)於製程溫度介於2 〇〇〜丨〇〇〇它之氫氣氣氛下單一步驟之而溫氫氣熱退火程序（high temperature H2 annealing)或為（b)利用一熱氧化程序於此等矽層104a表面形成一薄氧化層後再配合一蝕刻程序去除表面之薄氧化層，以達到圓滑化其上部邊角功效之兩步驟程序。經由上述圓滑化程序所形成之複數個上部邊角滑化且具有鰭型外觀（fin shape)之矽層1〇41^後，接著進

578218 五、發明說明（7) 行一蝕刻程序以蝕刻絕緣層丨〇2，於絕緣層丨〇2内蝕刻出複數個凹處（reCess)112並同時形成複數個突懸（〇verhang) 之絕緣台地l〇2a —體成形於絕緣層1〇2上以支撐其上之複數個矽層l〇4b，且矽層l〇4b之底面大於與絕緣台地1〇23接觸之接觸面而露出部份未接觸絕緣台地1〇2a之矽層1〇4b底面。上述之絕緣台地l〇2a距絕緣層102約5〜5〇〇埃，之深度，一而此钱刻程序則例如為一濕餘刻程序。凊參照第1 D圖，接著形成一順應性的介電層丨1 4覆蓋於絕緣層102、絕緣台地i〇2a及矽層1〇4b表面，其中介電層114並覆蓋於矽層104b露出於絕緣台地1〇23之底面部份’介電層11 4之形成方法例如為賤鍵法、熱氧化法或化學氣相沉積法（CVD)，其中較佳方法為衍生自化學氣相沉積法之原子層化學氣相沉積法（ALCVD)或熱氧化法，直厚度約介於5〜50埃。而介電層114之材質可選自一般常^之介電材料中二氧化矽（silic〇n di〇xide)或氮氧化矽 (oxynitride)材料，亦可自相對電容率（relaUve permittivity)大於5之高介電常數材料（high k dielectric)如氧化錯（^〇2)、氧化铪（Hf〇2)、五氧化二钽 (、Ta:05)、氧化鈦（Ti02)以及氧化紹（Al2〇3)等中選用。值得注意地’在此若採用熱氧化法以形成此介電層i i 4，則此順應性之介電層將僅形成於碎層1Q4b之周圍，而 D圖中之圖示，有出入’在此第1D圖中之介電層ιΐ4則以採用化學耽相/儿積法（CVD)所形成之順應性介電層丨1 4表一。接著形成一毯覆性導電層116覆蓋於介^層二及一 0503-8975TW(Nl) ; TSMC2002-0856 ; Shawn.ptd 578218 五、發明說明（8) -- 閘極之光阻圖案Π8於導電層116上，導電層ιΐ6之材質例如為複晶矽（P〇lyS1liC〇n)、複晶矽鍺（p〇ly —SiGe)或金屬，其形成方法例如為電漿加強型化學氣相沉積法 (PECVD)或濺鍍法，其厚度約高於矽層1〇4b表面5〇〇〜2〇〇〇埃。此時，於第1 D圖中之剖面結構係對應於上視圖第％圖内A〜A切線中之剖面情形，其上視結構則如第2(>圖中所示，為導電層11 6所覆蓋而僅顯現出位於導電層丨丨6上之沿一第二方向延伸之一閘極之光阻圖案118，此第二方向大體正交於此等矽層1 0 4 b所排列之第一方向。接著’凊參照第1 E圖，沿著此閘極之光阻圖案11 8分別定義其下之導電層1 1 6與介電層1 1 4以分別形成一閘極導電層116a與一閘極介電層114a，並去除未為光阻圖案jig 所覆蓋區域内之導電層116與介電層114材料後，再行去除此光阻圖案118 ’由上述部份覆蓋於此等石夕層上之閘極導電層1 1 6 a與閘極介電層1 1 4 a以構成一多重閘極g，此多重閘極G在此以第1 E圖中一橫跨於三獨立之石夕層1 〇 4 b之三閘極結構表示，實際多重閘極G所跨越之矽層之數量則可依照元件需求而作改變，而不在此加以限定其數量。因整體結構關係，在此更採用視角正交於第1 E圖之剖面圖第1 F圖以作說明。接著進行一斜角度之淡摻雜離子植入1 2 0，利用適當之離子源植入於多重閘極G兩側之石夕層 1 0 4 b表面，並經由一快速熱回火程序以形成淡摻雜源極/ 汲極區1 22於矽層1 〇4b内及多重閘極G下方部份之矽層1 〇4b 内，以作為防止短通道效應（short channel effects ;

〇5〇3-8975TW(Nl) ； TSMC2002-0856 ； Shawn.ptd 第 13 頁 578218 五、發明說明（9) SCE)之用’而上述淡摻雜源極/汲極區122之形成方法亦可採用如電，灵/%入式離子植入法（plasma immersi〇n i〇ri 1 m P1 a n t a t i 〇 η )完成。此時’於第1 E圖中之剖面結構係對應於上視圖第2D圖内A〜A切線中之剖面情形，其上視結構如第2D圖中所示，』見出夕重閘極G沿第2 D圖中X方向之第二方向—延伸，而於第1 F圖中之剖面結構係對應於上視圖第2 D圖内B〜B，切線中之剖面情形，藉由先前之淡摻雜離子植入1 2 0及一快速熱回火耘序，於此多重閘極G兩側之複數個矽層1 〇4b内形成了淡摻雜源極/汲極區1 2 2。、凊參閱第1 G圖，採用視角正交於多重閘極G之剖面圖乂作次明，接著依照沉積—回餘刻的方式，在多重閘極G之兩=壁形成一間隔物124，以作為閘極導電層n6a之絕緣 = 為二氧化石夕層’此外，間隔物112亦可為氮化夕（Si3N4)層或虱氧化矽層（〇xynitride ; 。隨後’對多重閘極(；兩側之石夕層i 〇4b進行y高濃度的離入1 26，即濃摻雜，以更形成複數個源極/汲極區1 於夕重閘極G兩側之矽層1041)内，並連接於多重閘極g下方層104b内的複數個淡摻雜源極/汲極區122，以構成一 2 H電晶體，而位於多重開極G下方介於複數個源極/ =極區128間之碎層1G4b ’即為此多重問極之問通道（邮 1 )。此時，第1 G圖中之剖面結構係對應於上視圖第第2E= 斤B:切；Γ之剖面情形’而此時之上視結構則如第2E圖中所不，僅顯現出多重閘極G(閘極導電層η。）與

578218 五、發明說明（ίο) 其兩側之間隔物1 24以及複數個位於多重閘極G兩側矽1 〇4b 層内之源極/汲極區128及絕緣層102。而於第2E圖中A〜A，切線内之剖面結構則同於第1 E圖内之剖面結構，故不在於此另行圖示。請參照上視圖第2 F圖，當先前製程所選用之閘極導電層116a材質為多晶石夕（polysilicon)時，在此可更進行一自對準金屬碎化物製程（self-aligned sicilide)以於閘極導電層116a與源極/汲極區128的表面上形成金屬矽化物層（salicide)130，以降低閘極導電層u6a與此等源極/汲極區128之阻值（resistance)，而上述金屬矽化物層材質則例如為矽化鈷（CoS “）、矽化鎳（N i S i)等耐火金屬之矽化物。而對應於上視圖第2F圖中A〜A，及B〜B’切線内之剖面結構則分別如第1H圖及第1 I圖中所示，原先表面上之石夕材料部份形成了自對準金屬石夕化物層1 3 〇。本發明之多重閘極G内複數個為閘極導電層丨丨6a及閘極介電層104b所覆蓋且環繞之複數個閘通道（矽層1〇4b)，於依實際之元件設計定義出實際之複數個源極及汲極後 (各位於多重閘極G之同側），配合適當之接觸結構與此等汲極以及多重閘極G接觸後，即可藉由M〇SFET的操作原理，藉由多重閘極G的運作同時開啟或關閉此等閘通道，以提供適當之驅動電流，並利用本發明多重閘極g之環繞結構，以達成對於此等閘通道良好的控制效果。雖然本發明已以較佳實施例揭露如上，然其並非用以

578218 五、發明說明（11) 限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍内，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

0503-8975TWF(Nl) ； TSMC2002-0856 ； Shawn.ptd 第16頁

Claims

578218 六、申請專利範圍 1 · 一種多重閘極結構，包括·· 複數個鰭型半導體層，沿一第一方向大體平行地排列’且由複數個位於一絕緣層上之絕緣台地所支撐，其中该等鰭型半導體層之底面大於與該等絕緣台地之接觸面；以及一閘極導電層，沿一第二方向延伸且覆蓋於，該等鰭型半導體層之部份表面上，且於該閘極導電層與其所覆蓋之該等錄型半導體層之間更設置有一閘極介電層，其中該閘極介電層更包覆於該閘極導電層所覆蓋部份表面内之該等鰭型半導體層之底面。 2 ·如申請專利範圍第1項所述之多重閘極結構，其中該絕緣層係位於一半導體基底上。 3 ·如申請專利範圍第1項所述之多重閘極結構，其中該第一方向大體正交於該第二方向。 4 ·如申請專利範圍第1項所述之多重閘極結構，其中該等_型半導體層具有圓滑化之上部邊角。 5 ·如申請專利範圍第1項所述之多重閘極結構，其中更包括複數個源極/汲極區，位於該多重閘極結構兩側未為該閘極導電層所覆蓋之該等鰭型半導體層内，以構成一具有多重閘極（multiple-gate)之多重閘極電晶體 (m u 11 i p 1 e - g a t e t r a n s i s t 〇 r)。 6 ·如申請專利範圍第5項所述之多重閘極結構，其中更包括複數個淡摻雜源極/汲極區連接於該等源極/汲極區’其中該等淡摻雜源極/汲極區係位於該等源極/汲極區

578218

7·如申請專利範圍第丨項所述之於該閘極導電層兩側更包括一絕緣側#。閘極、-構，其中間之該等it型半導體層内。 8 ·如申請專利範圍第6項所述之 ^ j m J ^ t ^(Si3N4) ^ ^ ^(si〇^ ；今等蹲趣丰；# :辄圍第1項所述之多重閘極結構，其中忒4鰭i +導體層材質為矽或矽鍺材料。 1 0 ·如申叫專利範圍第丨項所述之多重 ^閑極介電層材質為二氧化W⑴CGndlQxlde)或氣氧化矽（oxynitride)材質。 11.如申請專利範圍第丨項所述之多重閘極結構，其中該閘極介電層之厚度介於5〜50埃。 1 2·如申請專利範圍第丨項所述之多重閘極結構，其中該閘極介電層材質為相對電容率（relat丨 permittivity)大於5之材質。 1 3·如申請專利範圍第丨2項所述之多重閘極結構，其中該相對電容率大於5之材質為五氧化二鈕（τ%〇5)、氧化铪（Hf02)、氧化銼（Zr02)、氧化鈦（Ti02)或氧化鋁 (ai2o3)。 1 4 ·如申請專利範圍第1項所述之多重閘極結構，其中該閘極導電層材質為複晶矽、複晶矽鍺或金屬。 1 5 ·如申請專利範圍第1項所述之多重閘極結構，其中該等絕緣台地係一體成形於該絕緣層上。 1 6 ·如申請專利範圍第1 5項所述之多重閘極結構，其

578218 六、申請專利範圍中泫等絕緣台地與該絕緣層之材質為二氧化矽（Si 02)。夺¥層上更包括一金屬矽化物層。、如申請專利範圍第5項所述之多重閘極結構，其中【重閘極、结構兩側未為該閘極導電層所覆蓋之該等矽化物層體層内之該等源極/汲極區表面上更包括一金屬構 2 申凊專利範圍第1 7或1 8項所述之多重閘極結 ’、遠金屬石夕化物層材質為矽化鈷或矽化鎳。 =· 一種多重閘極結構的製造方法，包括下列步驟：，仏一絕緣層上有半導體層之半導體基底；定Π半導體層以於該絕緣層上形成複數個鰭型半導列：〃邊等鰭型半導體層沿-第-方向大體平行地排緣層’以於該絕緣層上形成複數個突懸之絕地以支撐該等鰭型半導體層，其中該等鰭型半導體層之底面大於與該等絕緣台地之接觸面；曰形成一順應性的介電層於該等縛型半導體層表面，立 :m:並覆蓋於該等.轉型半導體層未接觸該等絕緣台地之该寺底面；形成一導電層覆蓋於該介電層上；以及分別定義該導電層與該介電層以分別形成一閘極導電層與-閘極介電層，其中該閘極導電層與該閑極介電層係沿一第二方向延伸且覆蓋於該等鰭型半導體層之部份表面

578218 六、申請專利fe圍上，以構成_夕夕重閘極結構。、 · °申請專利範圍第2 〇項所述之多重閘極的製造方法’其中該介電層更覆蓋於該絕緣層及該等絕緣層台地表面0 Ο Ο J. ^ • 甲請專利範圍第2 0項所述之多重閘極的製造方法’其中於餘刻該絕緣層前，更包括一圓滑化程，序，以圓滑化該等鰭型半導體層之上部邊角。 23·如申請專利範圍第20項所述之多重閘極的製造方法，其中該第—方向大體正交於該第二方向。 2 4 ·如申請專利範圍第2 0項所述之多重閘極的製造方法’其中該半導體層材質為矽或矽鍺材料。 2 5 ·如申請專利範圍第2 〇項所述之多重閘極的製造方法’其中該半導體基底為一絕緣層上有矽（SOI)之半導體基底。 2 6 ·如申請專利範圍第2 〇項所述之多重閘極的製造方法，其中該閘極介電層材質為二氧化矽（Silicon dioxide)或氮氧化矽（Oxynitride)材質。 27·如申請專利範圍第2〇項所述之多重閘極的製造方法，其中該閘極介電層之厚度介於5〜5 0埃。 2 8 ·如申請專利範圍第2 〇項所述之多重閘極的製造方法，其中該閘極介電層材質為相對電容率（r e 1 a t i v e permittivity)大於5之材質。 2 9 ·如申請專利範圍第2 8項所述之多重閘極的製造方法，其中該相對電容率大於5之材質為五氧化二組

0503-8975TWF(Nl) ： TSMC2002-0856 ： Shawn.ptd 第21頁 578218

(二仏(Hf〇2)、氧化錄⑽)、氧化欽卿或 30·如申請專利範圍第2〇項所述之多重閘極的製造方法，其中該閘極導電層材質為複晶矽、複晶矽鍺或金屬。、31·如申請專利範圍第20項所述之多重閘極的製造方法’其中蝕刻該絕緣層之方法為濕蝕刻法。 — 3 2 ·如申請專利範圍第2 〇項所述之多重閘極的製造方法’其中形成該順應性的介電層之方法為熱氧化法或原子層化學氣相沉積法（ALCVD)。 33·如申請專利範圍第2〇項所述之多重閘極的製造方法’其中形成該導電層之方法為電衆加強型化學氣相沉積法（PECVD)或濺鍍法。 3 4.如申請專利範圍第2〇項所述之多重閘極的製造方法’更包括下列步驟：形成一對淡摻雜源極/汲極區於為該多重閘極結構所覆蓋之邊等續型半導體層内；形成一絕緣側壁於該閘極導電層之兩側；以及形成一對源極/汲極區於該閘極介電層與該閘極導電層所覆蓋之部份表面兩側之該等錄裂半導體層内’以構成一具有多重閘極（mult ipl e-gate)之多重閘極電晶體 (in u 11 i p 1 e - g a t e t r a n s i s t 〇 r)。 3 5 ·如申請專利範圍第3 4項所述之多重閘極的製造方法，其中該等淡摻雜源極/汲極區係連接於該等源極/汲極區〇

0503-8975TWF(Nl) · TSMC2002-0856 ； Shawn.ptd 578218 六、申請專利範圍 -一' 一 36·如申請專利範圍第34項所述之多重閘極的製造方法’其中形成該淡摻雜源極/汲極區之方法為斜角度離子植入或電装浸入式離子植入法（piasma immersi〇n i〇n implantation) 〇 37·如申請專利範圍第34項所述之多重閘極的製造方法’其中該絕緣側壁材質為氮化矽（S i3 N4)或二氧，化矽 (Si02)。 38·如申請專利範圍第34項所述之多重閘極的製造方法’其中形成該源極/汲極區之方法為離子植入法。 39·如申請專利範圍第34項所述之多重閘極的製造方法，更包括下列步驟：進行一自對準金屬矽化物製程，以於該多重閘極電晶體之該等源極/汲極區及該等閘極導電層之表面上形成一金屬矽化物層。 4 0 ·如申請專利範圍第3 9項所述之多重閘極的製造方法，其中該金屬矽化物層材質為矽化鈷或矽化鎳。 41 ·如申請專利範圍第2 2項所述之多重閘極的製造方法，其中該圓滑化程序之步驟包括：進行一高溫氫氣熱退火程序（high temperature H2 annealing)，於200〜1000。〇之氫氣氣氛下，圓滑化該等鰭型半導體層之上部邊角。 42.如申請專利範圍第22項所述之多重閘極的製造方法，其中該圓滑化程序之步驟包栝：進行一熱氧化程序以於該等鰭裂半導體層表面形成薄

0503-8975TW(Nl) ; TSMC2002-0856 ; Sh臟.ptd 第 23 頁 578218 六、申請專利範圍氧化層；以及進行一蝕刻程序去除該等薄氧化層，以圓滑化該等鰭半導體層之上部邊角。 ΙΙϋΙΙΙ 0503-8975TWF(Nl) ； TSMC2002-0856 ； Shawn.ptd 第24頁