CN103985754B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103985754B
CN103985754B CN201310050123.1A CN201310050123A CN103985754B CN 103985754 B CN103985754 B CN 103985754B CN 201310050123 A CN201310050123 A CN 201310050123A CN 103985754 B CN103985754 B CN 103985754B
Authority
CN
China
Prior art keywords
semiconductor
backgate
conductor
layer
semiconductor fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310050123.1A
Other languages
English (en)
Other versions
CN103985754A (zh
Inventor
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310050123.1A priority Critical patent/CN103985754B/zh
Priority to US14/389,194 priority patent/US10134862B2/en
Priority to PCT/CN2013/072856 priority patent/WO2014121544A1/zh
Publication of CN103985754A publication Critical patent/CN103985754A/zh
Application granted granted Critical
Publication of CN103985754B publication Critical patent/CN103985754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种半导体器件及其制造方法，该半导体器件包括：半导体衬底；半导体衬底中的阱区；位于阱区上的夹层结构，该夹层结构包括背栅导体、位于背栅导体两侧的半导体鳍片、以及将背栅导体与半导体鳍片分别隔开的各自的背栅电介质，其中阱区作为背栅导体的导电路径的一部分；位于半导体鳍片下部的穿通阻止层；与半导体鳍片相交的前栅堆叠，该前栅堆叠包括前栅电介质和前栅导体，并且前栅电介质将前栅导体和半导体鳍片隔开；以及与半导体鳍片提供的沟道区相连的源区和漏区。该半导体器件可以实现高集成度和低功耗。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术，更具体地，涉及包含鳍片(Fin)的半导体器件及其制造方法。
背景技术
随着半导体技术的发展，希望在减小半导体器件的尺寸以提高集成度的同时减小功耗。为了抑制由于尺寸缩小而导致的短沟道效应，提出了在SOI晶片或块状半导体衬底上形成的FinFET。FinFET包括在半导体材料的鳍片的中间形成的沟道区，以及在鳍片两端形成的源/漏区。栅电极至少在沟道区的两个侧面包围沟道区(即双栅结构)，从而在沟道各侧上形成反型层。由于整个沟道区都能受到栅极的控制，因此能够起到抑制短沟道效应的作用。为了减小由于漏电导致的功耗，提出了在半导体衬底中形成的UTBB(ultra-thinburied oxide body)型FET。UTBB型FET包括位于半导体衬底中的超薄掩埋氧化物层、位于超薄氧化物埋层上方的前栅和源/漏区、以及位于超薄掩埋氧化物层下方的背栅。在工作中，通过向背栅施加偏置电压，可以在维持速度不变的情形下显著减小功耗。
尽管存在着各自的优点，但还没有提出一种将两种的优点结合在一起的半导体器件，这是因为在FinFET中形成背栅存在着许多困难。在基于块状半导体衬底的FinFET中，由于半导体鳍片与半导体衬底的接触面积很小，所形成的背栅将导致严重的自热效应。在基于SOI晶片的FinFET中，由于SOI晶片的价格昂贵而导致高成本的问题。而且，在SOI晶片形成背栅需要采用精确控制的离子注入，穿过顶部半导体层在掩埋绝缘层下方形成用于背栅的注入区，从而导致工艺上的困难使得成品率低，以及由于对沟道区的非有意掺杂而导致器件性能波动。
发明内容
本发明的目的是提供一种利用鳍片和背栅改善性能的半导体器件及其制造方法。
根据本发明的一方面，提供了一种半导体器件，包括：半导体衬底；半导体衬底中的阱区；位于阱区上的夹层结构，该夹层结构包括背栅导体、位于背栅导体两侧的半导体鳍片、以及将背栅导体与半导体鳍片分别隔开的各自的背栅电介质，其中阱区作为背栅导体的导电路径的一部分；位于半导体鳍片下部的穿通阻止层；与半导体鳍片相交的前栅堆叠，该前栅堆叠包括前栅电介质和前栅导体，并且前栅电介质将前栅导体和半导体鳍片隔开；以及与半导体鳍片提供的沟道区相连的源区和漏区。
根据本发明的另一方面，提供了一种制造半导体器件的方法，包括：在半导体衬底中形成阱区，使得半导体衬底位于阱区上方的部分形成半导体层；在阱区上形成夹层结构，该夹层结构包括背栅导体、位于背栅导体两侧的由半导体层形成的半导体鳍片、以及将背栅导体与半导体鳍片分别隔开的各自的背栅电介质，其中阱区作为背栅导体的导电路径的一部分；在半导体鳍片下部形成穿通阻止层；形成与半导体鳍片相交的前栅堆叠，该前栅堆叠包括前栅电介质和前栅导体，并且前栅电介质将前栅导体和半导体鳍片隔开；以及形成与半导体鳍片提供的沟道区相连的源区和漏区。
本发明的半导体器件包括与两个半导体鳍片的各自一个侧面相邻的背栅导体。由于背栅导体未形成在半导体鳍片下方，因此可以根据需要独立地确定该背栅导体与作为导电路径的一部分的阱区之间的接触面积，以避免背栅导体产生的自热效应。并且，由于在形成背栅导体时不需要执行穿过半导体鳍片的离子注入，因此可以避免对沟道区的非有意掺杂而导致器件性能波动。
该半导体器件结合了FinFET和UTBB型FET的优点，一方面可以利用背栅导体控制或动态调整半导体器件的阈值电压，在维持速度不变的情形下显著减小功耗，另一方面可以利用Fin抑制短沟道效应，在缩小半导体器件时维持半导体器件的性能。因此，该半导体器件可以在减小半导体器件的尺寸以提高集成度的同时减小功耗。并且，并且该半导体器件的制造方法与现有的半导体工艺兼容，因而制造成本低。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1-15是示出了根据本发明的一个实施例的制造半导体器件的方法的各个阶段的半导体结构的示意图。
图16-17示出了根据本发明的进一步优选实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。
图18-19示出了根据本发明的进一步优选实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。
图20示出了根据本发明的优选实施例的半导体器件的分解透视图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
除非在下文中特别指出，半导体器件的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅导体可以由能够导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅导体或者是其他导电材料，例如为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、W、HfRu、RuOx和所述各种导电材料的组合。栅电介质可以由SiO2或介电常数大于SiO2的材料构成，例如包括氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐、钛酸盐，其中，氧化物例如包括SiO2、HfO2、ZrO2、Al2O3、TiO2、La2O3，氮化物例如包括Si3N4，硅酸盐例如包括HfSiOx，铝酸盐例如包括LaAlO3，钛酸盐例如包括SrTiO3，氧氮化物例如包括SiON。并且，栅电介质不仅可以由本领域的技术人员公知的材料形成，也可以采用将来开发的用于栅电介质的材料。
本发明可以各种形式呈现，以下将描述其中一些示例。
参照图1-15描述根据本发明的一个实施例的制造半导体器件的方法的示例流程，其中，在图15a中示出了半导体结构的俯视图及截面图的截取位置，在图1-14和15b中示出在半导体鳍片的宽度方向上沿线A-A截取的半导体结构的截面图，在图15c中示出在半导体鳍片的宽度方向上沿线B-B截取的半导体结构的截面图，在图15d中示出在半导体鳍片的长度方向上沿线C-C截取的半导体结构的截面图。
该方法开始于块状的半导体衬底101。在块状的半导体衬底101中形成阱区102，使得半导体衬底101位于阱区102上方的部分形成半导体层103，并且阱区102将半导体层103和半导体衬底101隔开。在半导体衬底101中形成阱区102的工艺是已知的，例如采用离子注入从而在半导体层中形成掺杂区然后进行退火以激活掺杂区中的掺杂剂。针对P型FET可以形成N型阱区102，针对N型FET可以形成P型阱区102。进一步地，通过已知的沉积工艺，如电子束蒸发(EBM)、化学气相沉积(CVD)、原子层沉积(ALD)、溅射等，在半导体层103上依次形成第一掩模层104、第二掩模层105和第三掩模层106。然后，例如通过旋涂在第三掩模层106上形成光致抗蚀剂层PR，并通过其中包括曝光和显影的光刻工艺将光致抗蚀剂层PR形成用于限定背栅的图案(例如，宽度约为15nm-100nm的开口)，如图1所示。
半导体衬底101由选自Si、Ge、SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb和InGaSb构成的组中的一种组成。在一个示例中，半导体衬底101例如是单晶硅衬底。正如下文将要描述的，半导体层103将形成半导体鳍片，并且决定了半导体鳍片的大致高度。可以根据需要控制控制离子注入和退火的工艺参数，以控制阱区102的深度及延伸范围。结果，可以获得所需厚度的半导体层103。
第一掩模层104、第二掩模层105和第三掩模层106可以由所需化学和物理性质的材料组成，从而在蚀刻步骤中获得所需的蚀刻选择性，和/或在化学机械抛光(CMP)中作为停止层，和/或在最终的半导体器件中进一步作为绝缘层。并且，根据使用的材料，第一掩模层104、第二掩模层105和第三掩模层106可以采用相同或不同的上述沉积工艺形成。在一个示例中，第一掩模层104是通过热氧化形成的厚度约为5-15nm的氧化硅层，第二掩模层105是通过溅射形成的厚度约为50nm-200nm的非晶硅层，第三掩模层106是通过溅射形成的厚度约为5-15nm的氮化硅层。
然后，采用光致抗蚀剂层PR作为掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，从上至下去除第三掩模层106和第二掩模层105的暴露部分而形成开口，如图2所示。由于蚀刻的选择性，或者通过控制蚀刻时间，使得该蚀刻步骤停止在第一掩模层的顶部。可以多个步骤的蚀刻分别蚀刻不同层。在一个示例中，第一步蚀刻包括采用反应离子蚀刻，使用一种合适的蚀刻剂，相对于例如由非晶硅组成的第二掩模层105去除上面的例如由氮化硅组成的第三掩模层106的暴露部分，第二步蚀刻包括采用反应离子蚀刻，使用另一种合适的蚀刻剂，相对于例如由氧化硅组成的第一掩模层104去除上面的例如由非晶硅组成的第二掩模层105的暴露部分。
然后，通过在溶剂中溶解或灰化去除光致抗蚀剂层PR。通过上述已知的沉积工艺，在半导体结构的表面上形成共形的第四掩模层107。通过各向异性的蚀刻工艺(例如，反应离子蚀刻)，去除第四掩模层107在第三掩模层106上方横向延伸的部分以及位于开口的底部(即第一掩模层104上)的部分，使得第四掩模层107位于开口内壁上的部分保留而形成侧墙，如图3所示。正如下文将要描述的，第四掩模层107将用于限定半导体鳍片的宽度。可以根据所需的半导体鳍片的宽度控制第四掩模层107的厚度。在一个示例中，第四掩模层107是通过原子层沉积形成的厚度约为3nm-28nm的氮化硅层。
然后，采用第三掩模层106和第四掩模层107作为硬掩模，通过上述已知的蚀刻工艺经由开口去除第一掩模层104的暴露部分。并且进一步蚀刻半导体层103和阱区102的暴露部分，直至穿过半导体层103并且在阱区102中达到预定的深度，如图4所示。可以根据设计需要确定开口在阱区102中的部分的深度，并且通过控制蚀刻时间来控制该部分的深度。在一个示例中，该部分的深度例如是约10nm-30nm，从而可以足够大以阻止阱区102中的掺杂剂在随后的步骤中扩散到半导体鳍片中。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成共形的电介质层。通过各向异性的蚀刻工艺(例如，反应离子蚀刻)，去除该电介质层在第三掩模层106上方横向延伸的部分以及位于开口的底部(即阱区102在开口内的暴露表面上)的部分，使得该电介质层位于开口内壁上的部分保留而形成侧墙形式的背栅电介质108，如图5所示。代替其中沉积电介质层的工艺，可以通过热氧化直接在半导体层103和阱区102位于开口内的侧壁上形成氧化物侧墙形式的背栅电介质108，从而不需要随后的各向异性蚀刻，这可以进一步简化工艺。在一个示例中，背栅电介质108是厚度约为10nm-30nm的氧化硅层。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成导体层。该导体层至少填满开口。对该导体层进行回蚀刻，去除位于开口外部的部分，并且进一步去除该导体层位于开口内的一部分，从而在开口内形成背栅导体109，如图6所示。背栅导体109与半导体层103之间由背栅电介质108隔开。背栅导体109由选自TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、W、HfRu、RuOx、掺杂的多晶硅中的至少一种组成。在一个示例中，背栅导体109由掺杂为N型或P型的多晶硅组成，掺杂浓度例如为1×1018cm-3-1×1021cm-3。
用于形成背栅导体109的回蚀刻使得背栅导体109的顶部位于背栅电介质108的下方。可选地，可以进一步相对于背栅导体109选择性地回蚀刻背栅电介质108，使得背栅电介质108和背栅导体109的顶部齐平。
然后，在未使用掩模的情形下，通过上述已知的蚀刻工艺，相对于第二掩模层105，选择性地完全去除位于第二掩模层105上方的第三掩模层106，从而暴露第二掩模层105的表面。在一个示例中，在第二掩模层105由非晶硅组成以及第三掩模层106由氧化硅组成的情形下，可以使用氢氟酸作为蚀刻剂选择性地去除氧化硅。通过上述已知的沉积工艺，在半导体结构的表面上形成绝缘层。该绝缘层至少填满开口，从而覆盖背栅导体109的顶部表面。对该绝缘层进行回蚀刻，去除位于开口外部的部分。在一个示例中，该绝缘层是通过溅射形成的氮化硅层。该绝缘层与第四掩模层107一起形成绝缘帽盖107’，如图7所示。该蚀刻可能进一步去除该绝缘层位于开口内的一部分。通过控制回蚀刻的时间，使得该绝缘层位于开口内的部分覆盖背栅导体109的顶部，并且提供所需的电绝缘特性。
然后，在未使用掩模的情形下，通过上述已知的蚀刻工艺，相对于绝缘帽盖107’和第一掩模层104，选择性地完全去除第二掩模层105，从而暴露第一掩模层104的表面，如图8所示。在一个示例中，在第一掩模层104由氧化硅组成、第二掩模层105由非晶硅组成以及绝缘帽盖107’由氮化硅组成的情形下，可以使用四甲基氢氧化铵(TMAH)作为蚀刻剂选择性地去除非晶硅。
然后，采用绝缘帽盖107’作为硬掩模，通过上述已知的蚀刻工艺完全去除半导体层103的暴露部分。并且进一步蚀刻阱区102的暴露部分直至达到预定的深度，如图9所示。正如下文将描述的，阱区102将作为背栅的导电路径的一部分。可以通过控制蚀刻时间来控制蚀刻的深度，使得阱区102维持一定的厚度以减小相关的寄生电阻。
该蚀刻将半导体层103图案化成位于背栅导体109两侧的两个半导体鳍片103’，背栅导体109与两个半导体鳍片103’之间由各自的背栅电介质108隔开，从而形成鳍片-背栅-鳍片(Fin-Back Gate-Fin)的夹层结构。半导体鳍片103’是初始的半导体衬底101的一部分，因此同样由选自Si、Ge、SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb和InGaSb构成的组中的一种组成。在图9所示的示例中，半导体鳍片103’的形状为条带，其长度沿着垂直于纸面的方向，其宽度沿着纸面内的横向方向，其高度沿着纸面内的垂直方向。半导体鳍片103’的高度大致由初始的半导体层103的厚度决定，半导体鳍片103’的宽度大致由初始的第四掩模层107的厚度决定，半导体鳍片103’的长度则可以根据设计需要通过附加的蚀刻步骤限定。在该蚀刻步骤以及随后的工艺步骤中，先前形成的背栅导体109为半导体鳍片103’提供了机械支撑和保护，从而可以获得高成品率。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成第一绝缘层110，如图10所示。在一个示例中，第一绝缘层110例如由通过溅射形成的氧化硅组成。第一绝缘层110的厚度足以填充在形成半导体鳍片103’的蚀刻步骤中形成的位于半导体鳍片103’侧面的开口，并且还覆盖绝缘帽盖107’。如果需要，可以进一步通过原位溅射或者附加的化学机械抛光平整第一绝缘层110的表面。
然后，通过选择性的蚀刻工艺(例如，反应离子蚀刻)，回蚀刻第一绝缘层110。该蚀刻不仅去除第一绝缘层110位于绝缘帽盖107’的顶部上的部分，而且减小第一绝缘层110位于半导体鳍片103’两侧的开口内的部分的厚度。控制蚀刻的时间，使得第一绝缘层110的表面高于阱区102的顶部，并且暴露位于阱区上方的半导体鳍片103’的侧面。
作为可选的步骤，采用离子注入在第一绝缘层110中注入掺杂剂，如图11所示。由于表面的离子散射，掺杂剂可以容易地从第一绝缘层110的表面附近进入半导体鳍片103’的下部使得半导体鳍片103’的下部形成穿通阻止层111，如图12所示。替代地，可以采用附加的热退火将掺杂剂从第一绝缘层110推入(drive-in)半导体鳍片103’中而形成穿通阻止层111。穿通阻止层111还可能包括阱区101位于第一绝缘层110的表面附近的一部分。
针对不同类型的FET可以采用不同的掺杂剂。在N型FET中可以使用P型掺杂剂，例如B，在P型FET中可以使用N型掺杂剂，例如P、As。结果，穿通阻止层111将半导体鳍片103’与半导体衬底101中的阱区102隔开。并且，穿通阻止层111的掺杂类型与源区和漏区的掺杂类型相反，并且高于半导体衬底101中的阱区102的掺杂浓度。虽然阱区102可以断开源区和漏区之间的漏电流路径，在一定程度上起到穿通阻止层的作用，但位于半导体鳍片103’下方附加的高掺杂的穿通阻止层112可以进一步改善抑制源区和漏区之间的漏电流的效果。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成前栅电介质112(氧化硅或氮化硅)，如图13所示。在一个示例中，该前栅电介质112为约0.8-1.5nm厚的氧化硅层。前栅电介质112覆盖两个半导体鳍片103’的各自的一个侧面。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成前栅导体113(例如，掺杂多晶硅)，如图14所示。如果需要，可以对前栅导体113进行化学机械抛光(CMP)，以获得平整的表面。
然后，采用光致抗蚀剂掩模，将该导体层图案化为与半导体鳍片103’相交的前栅导体113。然后，通过在溶剂中溶解或灰化去除光致抗蚀剂层。通过上述已知的沉积工艺，在半导体结构的表面上形成氮化物层。在一个示例中，该氮化物层为厚度约5-20nm的氮化硅层。通过各向异性的蚀刻工艺(例如，反应离子蚀刻)，去除氮化物层的横向延伸的部分，使得氮化物层位于前栅导体113的侧面上的垂直部分保留，从而形成栅极侧墙114，如图15a、15b、15c和15d所示。
通常，由于形状因子(例如栅导体层(例如，掺杂多晶硅)的厚度大于两倍的鳍的高度，或者采用上大下小的鳍片形状)，半导体鳍片103’侧面上的氮化物层厚度比前栅导体113的侧面上的氮化物层厚度小，从而在该蚀刻步骤中可以完全去除半导体鳍片103’侧面上的氮化物层。否则，半导体鳍片103’侧面上的氮化物层会影响后续源/漏区的形成。可以采用附加的掩模进一步去除半导体鳍片103’侧面上的氮化物层。
前栅导体113和前栅电介质112一起形成栅堆叠。在图15a、15b、15c和15d所示的示例中，前栅导体113的形状为条带，并且沿着与半导体鳍片的长度垂直的方向延伸。
在随后的步骤中，可以按照常规的工艺，以前栅导体113和栅极侧墙114作为硬掩模，形成与半导体鳍片103’提供的沟道区相连的源区和漏区。在一个示例中，源区和漏区可以是半导体鳍片103’两端的通过离子注入或原位掺杂形成的掺杂区。在另一个示例中，源区和漏区可以是与半导体鳍片103的两端或侧面接触的附加的半导体层中通过离子注入或原位掺杂形成的掺杂区。
参照图16-17描述根据本发明的进一步优选实施例的制造半导体器件的方法的一部分阶段的示例流程，其中，在图16a和17a中示出了半导体结构的俯视图及截面图的截取位置，在图16b和17b中示出在半导体鳍片的宽度方向上沿线A-A截取的半导体结构的截面图，在图16c和17c中示出在半导体鳍片的宽度方向上沿线B-B截取的半导体结构的截面图，在图16d和17d中示出在半导体鳍片的长度方向上沿线C-C截取的半导体结构的截面图。
根据该优选实施例，在图15所示的步骤之后进一步执行图16和17所示的步骤以形成应力作用层。
然后，通过上述已知的沉积工艺，在半导体鳍片103’的暴露侧面上外延生长应力作用层115，如图16a、16b、16c和16d所示。应力作用层115还形成在前栅导体113上。该应力作用层115的厚度应当足以在半导体鳍片103’上施加期望的应力。
针对不同类型的FinFET可以形成不同的应力作用层115。通过应力作用层115向FinFET的沟道区施加合适的应力，可以提高载流子的迁移率，从而减小导通电阻并提高器件的开关速度。为此，采用与半导体鳍片103’的材料不同的半导体材料形成应力作用层115，可以产生期望的应力。对于N型FinFET，应力作用层115例如是在Si衬底上形成的C的含量约为原子百分比0.2-2％的Si:C层，沿着沟道区的纵向方向对沟道区施加拉应力。对于P型FinFET，应力作用层115例如是在Si衬底上形成的Ge的含量约为原子百分比15-75％的SiGe层，沿着沟道区的纵向方向对沟道区施加压应力。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成第二绝缘层116。在一个示例中，第二绝缘层116例如是氧化硅层，并且厚度足以填充在形成半导体鳍片103’的蚀刻步骤中形成的位于半导体鳍片103’侧面的开口，并且还覆盖前栅导体113的顶部表面。以栅极侧墙114作为停止层，对第二绝缘层116进行化学机械抛光，以获得平整的表面，如图17a、17b、17c和17d所示。该化学机械抛光去除应力作用层115的位于前栅导体113上方的部分，并且暴露前栅导体113的顶部表面。
进一步地，如前所述，在随后的步骤中，可以按照常规的工艺，以前栅导体113和栅极侧墙114作为硬掩模，形成与半导体鳍片103’提供的沟道区相连的源区和漏区。在一个示例中，源区和漏区可以是半导体鳍片103’两端的通过离子注入或原位掺杂形成的掺杂区。在另一个示例中，源区和漏区可以是与半导体鳍片103的两端或侧面接触的附加的半导体层中通过离子注入或原位掺杂形成的掺杂区。
参照图18-19描述根据本发明的进一步优选实施例的制造半导体器件的方法的一部分阶段的示例流程，其中，在图18a和19a中示出了半导体结构的俯视图及截面图的截取位置，在图18b和19b中示出在半导体鳍片的宽度方向上沿线A-A截取的半导体结构的截面图，在图18c和19c中示出在半导体鳍片的宽度方向上沿线B-B截取的半导体结构的截面图，在图18d和19d中示出在半导体鳍片的长度方向上沿线C-C截取的半导体结构的截面图。
根据该优选实施例，在图15的步骤中形成牺牲栅导体113’和牺牲栅电介质112’，并且在图17所示的步骤之后形成应力作用层115，并且已经形成源区和漏区，然后进一步执行图18和19所示的步骤采用包括替代栅导体和替代栅介质的替代栅堆叠代替包括牺牲栅导体113’和牺牲栅电介质112’的牺牲栅堆叠。
采用第二绝缘层116和栅极侧墙114作为硬掩模，通过上述已知的蚀刻工艺(例如反应离子蚀刻)去除牺牲栅导体113’，从而形成栅极开口，如图18a、18b、18c和18d所示。可选地，可以进一步去除牺牲栅电介质112’位于栅极开口底部的部分。按照后栅工艺，在栅极开口中形成替代栅电介质117和替代栅导体118，如图19a、19b、19c和19d所示。替代栅导体118和替代栅电介质117一起形成替代栅堆叠。在一个示例中，替代栅电介质117介是厚度约为0.3nm-1.2nm的HfO2层，替代栅导体118例如是TiN层。
根据上述的各个实施例，在形成源区和漏区之后，可以在所得到的半导体结构上形成层间绝缘层、位于层间绝缘层中的柱塞、位于层间绝缘层上表面的布线或电极，从而完成半导体器件的其他部分。
图20示出了根据本发明的优选实施例的半导体器件100的分解透视图，其中为了清楚而未示出第二绝缘层116。该半导体器件100是采用图1-19所示的步骤形成，从而包括本发明的多个优选方面，然而不应理解为将本发明限制为这多个优选方面的组合。此外，为了简明起见不再重复在上文中已经提及的材料。
半导体器件100包括半导体衬底101、半导体衬底101中的阱区102、位于阱区102上的夹层结构。该夹层结构包括背栅导体109、位于背栅导体109两侧的两个半导体鳍片103’、以及将背栅导体109与两个半导体鳍片103’分别隔开的各自的背栅电介质108。阱区102作为背栅导体109的导电路径的一部分。穿通阻止层111位于半导体鳍片103’下部。前栅堆叠与半导体鳍片103’相交，该前栅堆叠包括前栅电介质和前栅导体，并且前栅电介质将前栅导体和半导体鳍片103’隔开。
在图20所示的示例中，前栅电介质是按照后栅工艺形成的替代栅电介质117，前栅导体是按照后栅工艺形成的替代栅导体118。栅极侧墙114位于替代栅导体118的侧面上。在后栅工艺期间，虽然去除了牺牲栅电112’位于栅极开口内的部分，但保留了位于栅极侧墙114下方的部分。
此外，绝缘帽盖107’位于背栅导体109上方，并且将背栅导体109与替代栅导体118隔开。第一绝缘层110位于替代栅介质117和阱区102之间，并且将替代栅介质117和阱区102隔开。
半导体器件100还包括与半导体鳍片103’提供的沟道区相连的源区120a和漏区120b。在图20所示的示例中，源区120a和漏区120b可以是半导体鳍片103’两端的通过离子注入或原位掺杂形成的掺杂区。附加的应力作用层115与半导体鳍片103’的侧面接触。四个柱塞119穿过层间绝缘层分别连接到两个半导体鳍片103’的源区和漏区。一个附加的柱塞119连接到替代栅导体118，另一个附加的柱塞119穿过层间绝缘层和第一绝缘层110连接到阱区102，从而经由阱区102与背栅导体109相连。
在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (23)

1.一种半导体器件，包括：
半导体衬底；
半导体衬底中的阱区；
位于阱区上的夹层结构，该夹层结构包括具有顶部表面的背栅导体、位于背栅导体两侧的半导体鳍片、以及将背栅导体与半导体鳍片分别隔开的各自的具有顶部表面的背栅电介质，其中阱区作为背栅导体的导电路径的一部分，其中背栅导体及两侧的背栅电介质均延伸进入阱区内达到一定深度，背栅导体的顶部表面和背栅电介质的顶部表面彼此平齐；
与半导体鳍片相交的前栅堆叠，该前栅堆叠包括前栅电介质和前栅导体，并且前栅电介质将前栅导体和半导体鳍片隔开；
位于背栅导体上方以及半导体鳍片上方的绝缘帽盖，并且绝缘帽盖将背栅导体与前栅导体隔开，其中绝缘帽盖覆盖背栅导体的顶部表面、背栅电介质的顶部表面、以及背栅电介质的部分侧壁；以及
与半导体鳍片提供的沟道区相连的源区和漏区。
2.根据权利要求1所述的半导体器件，还包括位于半导体鳍片下部的穿通阻止层。
3.根据权利要求2所述的半导体器件，其中所述半导体器件是N型的，并且所述穿通阻止层和所述阱区是P型的。
4.根据权利要求2所述的半导体器件，其中所述半导体器件是P型的，并且所述穿通阻止层和所述阱区是N型的。
5.根据权利要求1所述的半导体器件，其中源区和漏区是半导体鳍片两端的部分。
6.根据权利要求1所述的半导体器件，其中源区和漏区是与半导体鳍片的两端接触的附加的半导体层中的掺杂区。
7.根据权利要求1所述的半导体器件，其中源区和漏区是与半导体鳍片的侧面接触的附加的半导体层中的掺杂区。
8.根据权利要求7所述的半导体器件，其中源区和漏区由与半导体鳍片不同的材料组成。
9.根据权利要求1所述的半导体器件，还包括与半导体鳍片的侧面接触的附加的应力作用层。
10.根据权利要求1所述的半导体器件，其中所述背栅导体由选自TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、W、HfRu、RuOx、掺杂的多晶硅中的至少一种组成。
11.根据权利要求1所述的半导体器件，其中所述半导体鳍片由选自Si、Ge、SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb和InGaSb构成的组中的一种组成。
12.一种制造半导体器件的方法，包括：
在半导体衬底中形成阱区，使得半导体衬底位于阱区上方的部分形成半导体层；
在半导体层上形成多个掩模层；
在所述多个掩模层中的最顶部的一个中形成开口；
在开口内壁形成侧墙形式的另一个掩模层；
采用所述另一个掩模层作为硬掩模，将开口穿过所述多个掩模层和所述半导体层延伸进入阱区内达到一定深度；
在开口内壁形成背栅电介质；
在开口中形成背栅导体，其中背栅导体及背栅电介质均延伸进入阱区内达到一定深度，背栅导体的顶部表面和背栅电介质的顶部表面彼此平齐；
在开口中形成包括所述另一个掩模层的绝缘帽盖，该绝缘帽盖覆盖背栅电介质的顶部表面、背栅导体的顶部表面、以及背栅电介质的部分侧壁；
采用绝缘帽盖作为硬掩模，将半导体层图案化为半导体鳍片；
形成与半导体鳍片相交的前栅堆叠，该前栅堆叠包括前栅电介质和前栅导体，并且前栅电介质将前栅导体和半导体鳍片隔开；以及
形成与半导体鳍片提供的沟道区相连的源区和漏区，
其中，背栅导体、位于背栅导体两侧的由半导体层形成的半导体鳍片、以及将背栅导体与半导体鳍片分别隔开的各自的背栅电介质形成夹层结构，其中绝缘帽盖将背栅导体与前栅导体隔开，阱区作为背栅导体的导电路径的一部分。
13.根据权利要求12所述的方法，在图案化半导体层的步骤和形成前栅堆叠的步骤之间，还包括在半导体鳍片下部形成穿通阻止层。
14.根据权利要求13所述的方法，其中形成穿通阻止层包括进行离子注入而在半导体鳍片与阱区相邻的部分中引入掺杂剂。
15.根据权利要求14所述的方法，其中形成穿通阻止层包括在进行离子注入之前，形成绝缘层限定穿通阻止层的位置。
16.根据权利要求14所述的方法，其中所述半导体器件是N型的，并且在形成阱区的步骤中使用P型掺杂剂，在形成穿通阻止层的步骤中使用P型掺杂剂。
17.根据权利要求14所述的方法，其中所述半导体器件是P型的，并且在形成阱区的步骤中使用N型掺杂剂，在形成穿通阻止层的步骤中使用N型掺杂剂。
18.根据权利要求12所述的方法，其中形成源区和漏区包括对半导体鳍片的两端的离子注入。
19.根据权利要求12所述的方法，其中形成源区和漏区包括形成与半导体鳍片的两端接触的附加的半导体层，以及对附加的半导体层进行离子注入或原位掺杂。
20.根据权利要求12所述的方法，其中形成源区和漏区包括形成与半导体鳍片的侧面接触的附加的半导体层，以及对附加的半导体层进行离子注入或原位掺杂。
21.根据权利要求12所述的方法，还包括形成与半导体鳍片的侧面上外延生长应力作用层。
22.根据权利要求12所述的方法，其中所述背栅导体由选自TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、W、HfRu、RuOx、掺杂的多晶硅中的至少一种组成。
23.根据权利要求12所述的方法，其中所述半导体鳍片由选自Si、Ge、SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb和InGaSb构成的组中的一种组成。
CN201310050123.1A 2013-02-08 2013-02-08 半导体器件及其制造方法 Active CN103985754B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310050123.1A CN103985754B (zh) 2013-02-08 2013-02-08 半导体器件及其制造方法
US14/389,194 US10134862B2 (en) 2013-02-08 2013-03-19 Semiconductor device containing fin and back gate and method for manufacturing the same
PCT/CN2013/072856 WO2014121544A1 (zh) 2013-02-08 2013-03-19 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310050123.1A CN103985754B (zh) 2013-02-08 2013-02-08 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103985754A CN103985754A (zh) 2014-08-13
CN103985754B true CN103985754B (zh) 2018-09-04

Family

ID=51277656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310050123.1A Active CN103985754B (zh) 2013-02-08 2013-02-08 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US10134862B2 (zh)
CN (1) CN103985754B (zh)
WO (1) WO2014121544A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810729B (zh) * 2014-12-29 2018-09-11 中国科学院微电子研究所 鳍式场效应晶体管及其制造方法
US9478660B2 (en) * 2015-01-12 2016-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Protection layer on fin of fin field effect transistor (FinFET) device structure
CN105390497B (zh) * 2015-11-05 2019-01-18 中国科学院微电子研究所 包括带电荷体侧墙的cmos器件及其制造方法
US9397002B1 (en) 2015-11-20 2016-07-19 International Business Machines Corporation Self-aligned punchthrough stop doping in bulk finFET by reflowing doped oxide
US10424656B2 (en) * 2017-05-18 2019-09-24 Micron Technology, Inc. FinFETs with deposited fin bodies

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6888199B2 (en) * 2003-10-07 2005-05-03 International Business Machines Corporation High-density split-gate FinFET
US7102181B1 (en) * 2005-04-22 2006-09-05 International Business Machines Corporation Structure and method for dual-gate FET with SOI substrate
US7960791B2 (en) * 2005-06-24 2011-06-14 International Business Machines Corporation Dense pitch bulk FinFET process by selective EPI and etch
US7365401B2 (en) * 2006-03-28 2008-04-29 International Business Machines Corporation Dual-plane complementary metal oxide semiconductor
US8735990B2 (en) * 2007-02-28 2014-05-27 International Business Machines Corporation Radiation hardened FinFET
US20090108351A1 (en) 2007-10-26 2009-04-30 International Business Machines Corporation Finfet memory device with dual separate gates and method of operation
WO2010032174A1 (en) * 2008-09-16 2010-03-25 Nxp B.V. Fin field effect transistor (finfet)
US20110291188A1 (en) * 2010-05-25 2011-12-01 International Business Machines Corporation Strained finfet

Also Published As

Publication number Publication date
CN103985754A (zh) 2014-08-13
US10134862B2 (en) 2018-11-20
WO2014121544A1 (zh) 2014-08-14
US20150084127A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
CN105261651B (zh) 半导体器件
CN103855011B (zh) FinFET及其制造方法
CN103855010B (zh) FinFET及其制造方法
CN105470133B (zh) 半导体器件制造方法
CN103811343B (zh) FinFET及其制造方法
CN103985754B (zh) 半导体器件及其制造方法
CN103579004A (zh) FinFET及其制造方法
CN103824775B (zh) FinFET及其制造方法
CN103390637B (zh) FinFET及其制造方法
US20150380297A1 (en) Method for manufacturing mosfet
CN103855026B (zh) FinFET及其制造方法
CN104078466B (zh) Flash器件及其制造方法
CN103985750B (zh) 半导体器件及其制造方法
CN103985753B (zh) 半导体器件及其制造方法
CN103985712B (zh) 半导体器件及其制造方法
CN103985756B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant