TW569087B - Efficient clock start and stop apparatus for clock forwarded system I/O - Google Patents
Efficient clock start and stop apparatus for clock forwarded system I/O Download PDFInfo
- Publication number
- TW569087B TW569087B TW090115367A TW90115367A TW569087B TW 569087 B TW569087 B TW 569087B TW 090115367 A TW090115367 A TW 090115367A TW 90115367 A TW90115367 A TW 90115367A TW 569087 B TW569087 B TW 569087B
- Authority
- TW
- Taiwan
- Prior art keywords
- aforementioned
- buffer
- clock
- data
- patent application
- Prior art date
Links
- 230000004044 response Effects 0.000 claims abstract description 4
- 230000000875 corresponding effect Effects 0.000 claims description 17
- 230000002079 cooperative effect Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001934 delay Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Electronic Switches (AREA)
Description
569087 A7 n__B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(1 ) ---- [發明背景][發明領域] 本發明係關於電腦系統,且尤甚者係關於時脈前進 次系統和電源管理。 [相關技藝說明] 電耀系統通常包含有至少一個的處理器(亦可稱為” 微處理器π ),其通常執行來自一個或多個正在執行中之 程式或應用之許多指令的處理。此處理操作之一部分為處 理器因為需要數據轉移所以必須存取許多系統匯流排。舉 例而言,多媒體應用可能需要藉由處理器經由專用影像g 流棑將特定數據轉移至不同的影像處理器及從影像處理器 取回處理過之訊息。再者,處理器可經由不同的1/()匯流 棑與一個或多個I/O裝置通訊,且經由專用之記憶體匯流 棑與一個或多個系統記憶體通訊。依據電腦系統内系統裝 置之複雜性及構成電腦系統之各種電子裝置間的相互連接 位準可能出現額外的匯流排。 電滕系統亦包含有匯流排橋以便有效管理處理器和 一個或多個系統匯流排間二進位訊息之流量。匯流排橋亦 可依據由處理器和一個或多個1/〇裝置存取獨立記憶體之 可行性而協助系統内快速緩衝貯存區相關連數據之轉移。 各種系統元件可經由匯流排橋而耦接至處理器。換句話 說 S流排橋可直接連接至處理器,且因此可直接接收來 自處理器的所有位址和數據訊息。匯流排橋可依次將接收 到之訊息經由適當的系統匯流棑分配給適當系統裝置。同 (請先閲讀背面之注意事項再塡寫本頁各攔) 装 •.訂· •線
91819 569087
五、發明説明(2 ) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 樣地,從一個或多個系統裝置經由不同系統所接收到之訊 息可以有系統的方式經由匯流排橋傳送至處理器。 為了有系統地在兩個裝置間交換數據,可經由用於 南頻寬之數據轉換的時脈前進介面連接這些裝置。時脈前 進介面藉由使發送器為接收器提供可將傳輸數據拴鎖在接 收器内之前進時脈而完成二進位訊息之點對點轉移。然後 接收器可利用其内部時脈為所接收到之二進位訊息取樣。 發送器使由發送器所傳送之位址和/或數據與前進時脈同 〇 一般半導體裝置在操作期間會消耗電功率(即,將 電能轉換成熱能)。由半導體裝置所消耗之電功率正比於 半導體裝置運轉期間之操作速度(或頻率)。半導體裝置 之操作頻率愈高,由半導體裝置所產生之熱能愈大。在功 率要求嚴格之應用中,可能無法容忍不必要之功率消耗。 因此,有些裝置可能需處於閒置裝態以便降低功率消耗。 除此之外,由半導體裝置所產生之雜訊量是正比於 在任何時點切換之數位邏輯的數量。為了降低在時脈前進 工/o裝置内之雜訊和功率消耗,一旦數據已經拾鎖在接收 器則切斷時脈之傳送。裝置之接收器在停止前進時脈後會 持續處理接收到之數據。在某些例子中,就算已經沒有數 據可接故,接收器邏輯時脈仍可持績運轉以便當發送器開 始傳送數據和前進時脈時可保持同步。 在時脈前進i/0裝置内,希望當沒有數據需處理時可 允許接收裝置進入低功率裝態。因此,希望在接收器進出 用中國國家標準(CNS)A4巧 91819 (請先閲讀背面之注意事項再塡寫本頁各攔) 裝 -訂· '丨-線 569087 ' A7 五、發明説明( 率}R態之同時亦可使來自發送器之前進時脈和接收 器之内部接收邏輯時脈之間能夠確保所需要之同步。 [發明概論] 月3文中所提出之問題大部/分可藉由用於時脈前進系 統I/O之有效的時脈停止和起始裝置而解決。在一實施例 中此裝置可月匕包含有缓衝器輕接以接收來自數據源之 輪入數據。缓衝器是利用由數據源所提供之第—時脈訊號 而計時。將此緩衝器建構成因應第一時脈訊號而儲存在複 數個連續線上之輸入數據。緩衝器亦可建構成儲存在複數 個位元已佔用暫存器上之複數個位元。此複數個位元已佔 用暫存器之每-個表示在緩衝g内相對應連績線上已出現 數據。 此置亦包含有時脈選通電路(clock gate circuit), 此電路耦接至緩衝器且建構成可提供第二時脈訊號。此時 脈選通電路亦可建構成當在緩衝器内出現有效數據時起始 第二時脈訊號且當在緩衝器内沒有數據時停止第二時脈訊 號。 經濟部智慧財產局員工消費合作社印^ -----------------^------------ (請先閲讀背面之注意事項再塡寫本頁各攔) 在其他實施例中,裝置可包含有複數個同步裝置, 此同步裝置耦接至緩衝器。此複數個同步裝置之每一個可 建構成拾鎖複數個位元已佔用暫存器上其相對應那一個的 輸出。此複數個位元已佔用暫存器之每一個亦可建構成在 已經存取緩衝器内相對應連績線上所出現之數據且因應接 收到之有效重置訊號後可重置。 上述所描述之裝置具有可藉由使正在時脈前進J/0系 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 3 91819
569087 A7 B7 五、發明説明(4 ) 統内接收數據之裝置當沒有數據可處理時可關斷其内部的 接收邏輯時脈而降低裝置之電源消耗和雜訊之優點。再 者’此裝置亦允許正在時脈前進I/O系統内接收數據之裝 置當接收數據且準備妤供處理時可起始其内部的接收邏輯 時脈。 [圖式之簡要說明] 本發明之其他目的和優點在閱讀下列詳細說明及參 考所伴隨圖式時將更加地顯而易見,在此: 第1圖係顯示使用時脈前進之傳送裝置和接收裝置 之一個實施例方塊圖。 第2圖係顯不包含有時脈起始和停止裝置之接收器 邏輯之一個實施例方塊圖。 經濟部智慧財產局員工消費合作社印製 雖然本發明可接受各種的修正和其他的形式,在圖 式中僅示其特殊的實施例以作為範例且將在下文中詳細說 明之。可是應該可瞭解這些圖式和詳細說明並不是用於將 本發明侷限在所揭露之特殊形式,相反地是希望涵蓋本發 明在所附申請專利範圍内定義之精神和目的内之所有修 正、等效物和替代物。 [元件符號之說明] 100 傳送裝置 105 數據 110 傳送時脈 120 接收裝置 130 鎖相環(PLL)時脈 200 接收器邏輯單元 205 數據緩衝器 206 位元已佔用暫存器 210 載入指標 215 多工器
91819 56刪7 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(5 ) 220 未下載指標 225 同步裝置 230 位元已佔用多工器 240 有效選通正反器 241 有效選通 245 核心時脈 250 時脈選通電路 251 OR閘 252 反相器 253 AND閘 254 選通訊號 255 干擾波之正反器 260 核心忙碡 261 核心運轉 [最佳實施例之詳細說明] 現參考第1圖,係顯示使用時脈前進之傳送裝置和 接收裝置之實施例的方塊圖。傳送裝置100是藉由一對的 連接線而耦接至接收裝置120。傳送裝置100經由第一連 接線傳送數據105至接收裝置120。數據105可包含有位 址訊息或數據訊息或此二者。為了使數據1 〇5之訊息保持 同步,傳送裝置100亦經由第二連接線傳送與數據105同 步之傳送時脈110。接收裝置120包含有接收器邏輯單元 2〇〇’此邏輯單元200利用傳送時脈11〇拴鎖此數據。接 從裝置120亦包含有如鎖相環(pll )時脈130等之時脈 源’其提供接收裝置120用之主要時脈。PLL時脈130提 供接枚裝置120内部邏輯和接收器邏輯200用之時脈訊 號。通常,PLL時脈130當提供電源給接收裝置12〇時可 連績運轉。如將在下文中更詳細說明,接收器邏輯2〇〇包 含有時脈選通電路,此時脈選通電路允許時脈可停止部分 的邏輯,因而降低接收裝置120之功率消耗和雜訊產生: 注意雖然在此所討論的是一對連接線,但是在傳送裝置 ------------------裝-----------—-----------,π--------------------¾ (請先閲讀背面之注意事項再塡寫本頁各襴;>
569087 A7 B7 經濟部智慧財產局員工消費合作社印製 發明説明(6 100和接收裝置120之間可能會有更多的連接線。僅討論 兩條線是為了討論的方便性和簡潔性。 現參考第2圖,係顯示包含有時脈起始和停止裝置 之接收器邏輯之一個實施例之方塊圖。對應於第i圖中的 那些電路元件為了簡潔性是使用相同的數字標示。第2圖 之接收器邏輯單元200包含有數據緩衝器2〇5,將此數據 缓衝器205耦接成可接收來自數據1〇5和傳輸時脈ιι〇之 輸入數據。數據缓衝器205包含有N個位元已佔用暫存 器206 接收器邏輯單元2〇〇亦包含有未下載指標22〇, 此未下載指標220耦接至N至1數據輸出多工器215。同 步裝置225輕接至數據緩衝器205。同步裝置225亦搞接 至N至1位元已佔用多工器23〇。時脈選通電路25〇輕接 至N至1位元已佔用多工器23〇及有效的選通正反器 (strobe flip_fl〇p)240。 典型的時脈選通電路所包含的邏輯係建構成可利用 致能和禁能訊號而選通和停止至邏輯方塊之時脈源。時脈 選通電路250藉由提供核心時脈245產生新的時脈域,其 如將在下文中說明的是由在接收器邏輯單元2〇〇中之邏輯 使用。提供PLL時脈130給AND閘253之其中一輸入而 將選通訊號254提供給AND閘253之另一個輸入。and 閘253之輸出為核心時脈245。利用負緣、防干擾波之正 反器255產生選通訊號254。防干擾波之正反器255在PLL 時脈130之下降邊緣拴鎖OR閘251之輸出,此乃因為反 相器252將PLL時脈130反相。在PLL時脈130之下降 請 ; 先 · 閲·: 讀 : 背 : 面 : 之 I 注 ! I·: 項裝 再 · 塡 : 寫 《 本 ; 頁 · 各 ; 攔 1 訂
線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 6 91819 569Ό87 B7 A7
經濟部智慧財產局員工消費合作社印製 邊緣將防干擾波之正反器255之輸入拴鎖可確保輸入數據 疋穩定的’因為所有其他邏輯是在上升邊緣觸發,因而可 避免在防干擾波正反器255之輸出端發生雜亂波。時脈選 通電路250是由核心忙碌260訊號或核心運轉261訊號等 兩锢訊號而選通。假如任何一個訊號是在邏輯〗,則核心 時酿245是在運轉模式。否則核心時脈245將停止。核心 忙碌260訊號可能來自任何内部接至接收器邏輯2〇〇之來 源,接收器邏輯200需要核心時脈245以便運轉且將不再 進一步說明。核心運轉261訊號之產生將在下文中進一步 說明。 數據緩衝器205經由第2圖之輸入數據1〇5接收來 自另一個裝置或電路,如第1圖中之傳送裝置1〇〇之輸入 數據。數據緩衝器205拴鎖在傳送時脈11〇上升邊緣所接 收到之數據。載入指標210指示數據緩衝器205内下一個 可獲得之位置且經由這些位址隨之而來之步驟。數據緩衝 态205疋由連績的記憶體位置組成,在此數據可以先進先 击結構鍺存。每一個記憶體位置包含有相對應的位元已佔 用暫存器206,此暫存器206當設定時表示此新數據已經 儲存在記憶體位置内。一旦已經存取在特殊位置内之數 據’則重置表示此位置目前可用於新數據之相對應位元已 佔用暫存器206。 因為已數據緒存在數據緩衝2 0 5内之位置且已# 定位元已佔用暫存器206,所以同步裝置225拴鎖位元已 佔用暫存器206内之值。同步裝置225可包含有用於位一 ^tr--------------------線 (請先閲讀背面之注意事項再塡寫本頁各襴) 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 7 91819 五、發明説明(8 ) 已佔用暫存器的-對正反器。藉由使用此對正反器,其花 費兩個PLL時脈130之時脈週期即可拴鎖在位元已佔用 暫存器206内之值。同步裝置出内各正反器對之輸出為 N至1已佔用位元多工器之輸入之一。 未下載指標220在起始時係重置在與載入指標21〇 之起始位置相同之位置。未下載指標22〇是由核心時腺 计時,而載入指標210則由傳輪時脈11〇計時。此計時方 案允許獨立之载入和未下載操作。未下載指標220控制在 數據輪出多工器215和N至1位元已佔用多工器23〇之 選擇線,因此可同時指示數據及其相對應之已佔用位元。 未下載指標220是藉由有效的選通241訊號和主動的核心 時脈245增加。傳輸經過N至i已佔用位元多工器23〇 且利用有效選通正反器24〇拴鎖之設定完成之已佔用位元 產生有效選通241。有效選通241訊號亦用於重置數據缓 衝器205内對應於已存取數據位置之位元已佔用暫存器 2〇6 ^在數據緩衝器2〇5内包含有新數據之每一個位置將 使其相對應之位元已佔用暫存器被設定。N至1位元已佔 用多工器230之輪出為核心運轉261訊號。主動的核心運 轉261訊號將使得核心時脈245運轉。只要在數據緩衝器 205内有新的數據,核心時脈245將可運轉。只要核心時 脈245已經由核心忙碌26〇訊號致能則可連績運轉。傳輸 時脈110在所有數據均已儲存在數據緩衝器2〇5内時將停 止。可是’因為數據緩衝器2〇5可單獨儲存和存取數據, 核心時脈245將連續運轉且將連績存取數據直到數據緩衝 本紙張尺度_ f _家標^規格⑵“撕公梦) 8 91819 569Ό87
器205内之所有數據均已存取。 假設PLL時脈130至少是以較傳輪時脈快之頻 率運轉,則傳輪時脈主邏輯將假設在數據緩衝器2〇5内永 遠有空間。如上所述,利用兩個正反器之同步裝置可在兩 個時脈週期内將已佔用位元拾鎖。亦假設數據緩衝器205 之切換時間輸出遠小於核心時脈245之週期,則一旦已佔 用位元是夺同步裝置225之第二正反器之輸出則可存取此 數據。因此,為了確保數據緩衝器205不會溢位,所以必 須包含足夠的記憶體位置以便儲存在使已佔用位元和起始 核心時脈245同步之時間内所抵達之數據量。 一旦全部瞭解上述說明則任何的變動和修正對據此 方面技藝者將顯而易見。下文中說明之申請專利範圍將可 涵蓋所有的這些變動和修正。 (請先閲讀背面之注意事項再塡寫本頁各攔) 、ν'α τ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 9 91819
Claims (1)
- 569087 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1. 一種用於在時脈前進i/Ο系統内起始和停止時脈之裝 置,該裝置包含有: 耦接成可從數據源接收輪入數據之缓衝器,其中 前述的緩衝器是由前述的數據源所提供之第一時脈訊 號計時,纟中前$的緩衝器是建構成因應前述的第一 時脈訊號儲存在複數個連續線上之前述的輸入數據; 其中前述的緩衝器是建構成餘存在複數個位元已 佔用暫存器上之複數個位元中前述的複數個位元 已佔用暫存器之每-個係表示在前述缓衝器内相對應 連續線上出現數據; 時脈選通電路,耦接至前述的緩衝器且建構成可 提供第二時脈訊號; 其中前述的時脈選通電路是建構成當在前述的緩 衝器内出現有效的數據時可起始前述的第二時脈訊 號,及當在前述的緩^有數冑時停止前述的第 一時腺訊號。 2. 如申請專利範圍第!項之裝置,更包含有複數個同步 裝置,此等同步裝置耦接至前逑的緩衝器,其中前述 的複數個同步裝置之每一個均建構成可拴鎖前述的複 數個位元已佔用暫存器内相對應的哪一個輸出。 3♦如申請專利範圍第2項之裝置,更包含有位元已佔用 多工器,此多工器耦接至前逑的複數個同步裝置且建 構成可提供前述的複數個同步裝置之其中一個的輸 t . * ----------------------------II · I I--I I--Aw (請先閱讀背面之注意事項再填寫本頁)10 91819 569087 ^、、申清專利範圍 表示之輪ΐ 構成可選擇由前述的未下載指標 5. 如申請專利範圍第3項之裝置,ι 韦驻里/、中别述的複數個同 步裝置之每一個的前述的輪出 絶 琪咖乂上· 古在别述的緩衝 时内則述的相對應連續線上之數據是有效的。 6. 如申請專利範圍第!項之裝置,其中前述的緩衝器更 進-步建構成利用未下載指標而不下載數據此未下 載指標是利用前述的第二時脈訊號拴鎖。 訂 7. 如申請專利範圍第6項之裝置,其中前述的緩衝器更 進步建構成可做為先進先出緩衝器。 線 8. 如申請專利範圍第!項之裝置,其中前述的複數個位 7G已佔用暫存器之前述的每一個更進一步建構成在已 經存取前述的緩衝器内相對應連績線上之所出現的數 據且因應接收到之有效重置訊號後可重置。 經濟-部智慧財產局員工消費合作社印製 9·如申請專利範圍第1項之裝置,其中前述的時脈選通 電路更進一步建構成假如核心控制訊號為主動則起始 前述的第二時脈訊號。 10, 如申請專利範圍第2項之裝置,其中前述的複數個同 步裝置之每一個均包含有一對的正反器。 11. 一種用於在時脈前進I/O系統内起始和停止時脈之裝 置,前述裝置包含有: 耦接成可從數據源接收輸入數據之緩衝器,其中 前述的緩衝器是由前述的數據源所提供之第一時脈訊 ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) " ' " 11 91819 569087 A8 B8 C8 D8 六、申請專利範圍 號計時,其中前述的緩衝器是建構成因應前述的第一 時脈訊號儲存在複數個連續線上之前述的輪入數據; 其中前述的缓衝器是建構成儲存在複數個位元已 佔用暫存器上之複數個位元,纟中前述的複數個位元 已佔用暫存器之每一個係表示在前述緩衝器内相對應 連績線上出現數據; 複數個同步裝置,耦接到該緩衝器,其中前述的 複數個同步裝置之每-個是建構成备鎖在前述的複數 個位7G已佔用暫存器之相對應其中一個輸出·, 其中前述的複數個同步裝置之前述的其中一個輸 击係表示是否在前述的緩衝器内之前述的相對應連續 線上之數據是有效的。 12·如申請專利範圍第11項之裝置,更包含有時脈選通電 7,此時脈選通電路耦接至前述的緩衝器且建構成可 &供第二時脈訊號。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 13·:申T專利範圍第12項之裝置,纟中前述的時脈選通 包路疋建構成當在前述的緩衝器内出現有效的數據時 可起始前述的第二時脈訊號及當在前述的緩衝器内沒 有數據時停止前述的第二時脈訊號。 "•如申請專利範圍第13項之裝置,更包含有位元已佔用 多器,此多工器輕接至前述的複數個同步裝置且建 構成可提供前述的複數個同步裝置之每一個的輸出。 15·如申請專利範圍第14項之裝置,其中前述的位元已佔 7器更進一步建構成可選擇由前述的未下載指# 準(CN油規格d97公髮)--——-~ 12 C請先聞讀背面之注意事頊存填寫本頁) 91819 569087 令 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 所指示之輸入。 16·如申請專利範圍第15項之裝置,其中前述的複數個同 步裝置之前述的其中一個輸出表示是否在前述的缓衝 器内之前述的相對應連績線上之數據是有效的。 17.如申請專利範圍第1}項之裝置,其中前述的缓衝器更 進一步建構成可利用以前述的第二時脈訊號計時之未 I 下載指標不下載數據。 18·如申請專利範圍第^項之裝置,其中前述的緩衝器可 配置為先進先出緩衝器。 19·如申請專利範圍第n項之裝置,其中前述的複數個位 元已佔用暫存器之前述的每一個輸出更進一步建構成 在已經存取前述的緩衝器内相對應連績線上之所出現 的數據且因應接收到之有效重置訊號後可重置。 20·如申請專利範圍第12項之裝置,其中前述的時脈選通 I 電路更進一步建構成假如核心控制訊號為主動則起始 前述的第二時脈訊號。 21·如申請專利範圍第Η項之裝置,其中前述的複數個同 步裝置之每一個均包含有一對的正反器。 -------------^--------訂---------線 (請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 13 91819
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/637,178 US6782486B1 (en) | 2000-08-11 | 2000-08-11 | Apparatus for stopping and starting a clock in a clock forwarded I/O system depending on the presence of valid data in a receive buffer |
Publications (1)
Publication Number | Publication Date |
---|---|
TW569087B true TW569087B (en) | 2004-01-01 |
Family
ID=24554887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090115367A TW569087B (en) | 2000-08-11 | 2001-06-26 | Efficient clock start and stop apparatus for clock forwarded system I/O |
Country Status (9)
Country | Link |
---|---|
US (1) | US6782486B1 (zh) |
EP (1) | EP1309913B1 (zh) |
JP (1) | JP5230887B2 (zh) |
KR (1) | KR100847364B1 (zh) |
CN (1) | CN1230733C (zh) |
AU (1) | AU2001261295A1 (zh) |
DE (1) | DE60143435D1 (zh) |
TW (1) | TW569087B (zh) |
WO (1) | WO2002014993A2 (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1432156A (zh) * | 2000-05-30 | 2003-07-23 | 松下电器产业株式会社 | 数据处理装置和数据处理方法 |
US7478030B1 (en) * | 2003-06-19 | 2009-01-13 | Xilinx, Inc. | Clock stabilization detection for hardware simulation |
JP4296135B2 (ja) * | 2004-07-23 | 2009-07-15 | Okiセミコンダクタ株式会社 | Pllクロック出力安定化回路 |
US7386749B2 (en) | 2005-03-04 | 2008-06-10 | Intel Corporation | Controlling sequence of clock distribution to clock distribution domains |
US7193909B2 (en) * | 2005-05-02 | 2007-03-20 | Mediatek Inc. | Signal processing circuits and methods, and memory systems |
US7279950B2 (en) * | 2005-09-27 | 2007-10-09 | International Business Machines Corporation | Method and system for high frequency clock signal gating |
EP2015230B1 (en) * | 2006-04-26 | 2014-04-02 | Panasonic Corporation | Signal transmission method, transmission/reception device, and communication system |
CN101473286B (zh) * | 2006-06-29 | 2012-05-30 | Arm有限公司 | 控制数据处理设备中的功率消耗 |
US7861192B2 (en) * | 2007-12-13 | 2010-12-28 | Globalfoundries Inc. | Technique to implement clock-gating using a common enable for a plurality of storage cells |
US8104012B1 (en) | 2009-01-31 | 2012-01-24 | Xilinx, Inc. | System and methods for reducing clock power in integrated circuits |
US8058905B1 (en) | 2009-01-31 | 2011-11-15 | Xilinx, Inc. | Clock distribution to facilitate gated clocks |
US8452997B2 (en) * | 2010-04-22 | 2013-05-28 | Broadcom Corporation | Method and system for suspending video processor and saving processor state in SDRAM utilizing a core processor |
US20110302660A1 (en) * | 2010-06-02 | 2011-12-08 | Rupaka Mahalingaiah | Method and apparatus for securing digital devices with locking clock mechanism |
US20110299346A1 (en) | 2010-06-03 | 2011-12-08 | Ryan Fung | Apparatus for source-synchronous information transfer and associated methods |
US8575993B2 (en) * | 2011-08-17 | 2013-11-05 | Broadcom Corporation | Integrated circuit with pre-heating for reduced subthreshold leakage |
US9183898B2 (en) * | 2011-11-10 | 2015-11-10 | Advanced Micro Devices, Inc. | Multiple data rate wiring and encoding |
GB2493416B (en) | 2012-05-24 | 2014-04-23 | Broadcom Corp | Apparatus and method for synchronising signals |
US9639488B2 (en) * | 2014-06-20 | 2017-05-02 | Advanced Micro Devices, Inc. | Encoding valid data states in source synchronous bus interfaces using clock signal transitions |
US10311191B2 (en) | 2017-01-26 | 2019-06-04 | Advanced Micro Devices, Inc. | Memory including side-car arrays with irregular sized entries |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2203616B (en) | 1987-04-01 | 1991-10-02 | Digital Equipment Int | Improvements in or relating to data communication systems |
US6408346B1 (en) * | 1989-11-03 | 2002-06-18 | Compaq Computer Corporation | System for communicating with an external device using a parallel port with DMA capabilities and for developing a signal to indicate the availability of data |
US5155825A (en) | 1989-12-27 | 1992-10-13 | Motorola, Inc. | Page address translation cache replacement algorithm with improved testability |
US5452434A (en) * | 1992-07-14 | 1995-09-19 | Advanced Micro Devices, Inc. | Clock control for power savings in high performance central processing units |
JP3765547B2 (ja) * | 1993-10-29 | 2006-04-12 | ハイニックス セミコンダクター アメリカ インコーポレイテッド | Fifo状態インジケータ |
US5812875A (en) * | 1995-05-02 | 1998-09-22 | Apple Computer, Inc. | Apparatus using a state device and a latching circuit to generate an acknowledgement signal in close proximity to the request signal for enhancing input/output controller operations |
TW303438B (zh) * | 1995-06-07 | 1997-04-21 | Ast Res Inc | |
JP3019917B2 (ja) | 1996-08-05 | 2000-03-15 | 日本電気株式会社 | 高速fifo回路 |
JP4052697B2 (ja) | 1996-10-09 | 2008-02-27 | 富士通株式会社 | 信号伝送システム、および、該信号伝送システムのレシーバ回路 |
US5974516A (en) | 1996-10-18 | 1999-10-26 | Samsung Electronics Co., Ltd. | Byte-writable two-dimensional FIFO buffer having storage locations with fields indicating storage location availability and data ordering |
JPH11120757A (ja) * | 1997-10-13 | 1999-04-30 | Toyo Commun Equip Co Ltd | Fifoレジスタ回路 |
US6075833A (en) * | 1998-12-02 | 2000-06-13 | Quantum Corporation | Method and apparatus for counting signal transitions |
JP2000267770A (ja) * | 1999-03-19 | 2000-09-29 | Toshiba Digital Media Engineering Corp | パワーセーブシステム |
-
2000
- 2000-08-11 US US09/637,178 patent/US6782486B1/en not_active Expired - Lifetime
-
2001
- 2001-05-09 EP EP01935180A patent/EP1309913B1/en not_active Expired - Lifetime
- 2001-05-09 AU AU2001261295A patent/AU2001261295A1/en not_active Abandoned
- 2001-05-09 JP JP2002520057A patent/JP5230887B2/ja not_active Expired - Lifetime
- 2001-05-09 DE DE60143435T patent/DE60143435D1/de not_active Expired - Lifetime
- 2001-05-09 WO PCT/US2001/014908 patent/WO2002014993A2/en active Application Filing
- 2001-05-09 KR KR1020037001880A patent/KR100847364B1/ko active IP Right Grant
- 2001-05-09 CN CNB018140513A patent/CN1230733C/zh not_active Expired - Lifetime
- 2001-06-26 TW TW090115367A patent/TW569087B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6782486B1 (en) | 2004-08-24 |
CN1446330A (zh) | 2003-10-01 |
AU2001261295A1 (en) | 2002-02-25 |
KR20030064376A (ko) | 2003-07-31 |
WO2002014993A3 (en) | 2002-08-29 |
WO2002014993A2 (en) | 2002-02-21 |
JP5230887B2 (ja) | 2013-07-10 |
EP1309913B1 (en) | 2010-11-10 |
DE60143435D1 (de) | 2010-12-23 |
CN1230733C (zh) | 2005-12-07 |
JP2004506975A (ja) | 2004-03-04 |
KR100847364B1 (ko) | 2008-07-21 |
EP1309913A2 (en) | 2003-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW569087B (en) | Efficient clock start and stop apparatus for clock forwarded system I/O | |
US6209072B1 (en) | Source synchronous interface between master and slave using a deskew latch | |
EP0977109A1 (en) | Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains | |
JPH06510648A (ja) | 高周波低電力cmos回路 | |
JP3645584B2 (ja) | データ転送同期装置 | |
US5564042A (en) | Asynchronous clock switching between first and second clocks by extending phase of current clock and switching after a predetermined time and appropriated transitions | |
EP0905610B1 (en) | Dual port buffer | |
US5357613A (en) | Time-domain boundary buffer method and apparatus | |
CN101405939A (zh) | 极低功耗的伪同步小尺寸寄存器设计及其实现方法 | |
US6584536B1 (en) | Bus transaction accelerator for multi-clock systems | |
TWI291624B (en) | Method and device for transferring data and data transfer bridge | |
US6295246B2 (en) | Method for receiving data from a storage device | |
US7529960B2 (en) | Apparatus, system and method for generating self-generated strobe signal for peripheral device | |
EP3739463B1 (en) | Circuit for asynchronous data transfer | |
US6377650B1 (en) | Counter register monitor and update circuit for dual-clock system | |
TW540060B (en) | Power saving on the fly during reading of data from a memory device | |
Liljeberg et al. | Asynchronous interface for locally clocked modules in ULSI systems | |
US8145809B1 (en) | Busy detection logic for asynchronous communication port | |
US6282149B1 (en) | Circuit and method for synchronized data banking | |
US6255869B1 (en) | Method and apparatus for system resource negotiation | |
JP4114749B2 (ja) | メモリ制御装置および電子装置 | |
US10742216B1 (en) | Clock domain crossing for an interface between logic circuits | |
EP1242897B1 (en) | Method and apparatus for differential strobing in a communications bus | |
EP0988603B1 (en) | Method and arrangement for connecting processor to asic | |
JP2803428B2 (ja) | 入力バッファ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |