CN1432156A - 数据处理装置和数据处理方法 - Google Patents

数据处理装置和数据处理方法 Download PDF

Info

Publication number
CN1432156A
CN1432156A CN01810482A CN01810482A CN1432156A CN 1432156 A CN1432156 A CN 1432156A CN 01810482 A CN01810482 A CN 01810482A CN 01810482 A CN01810482 A CN 01810482A CN 1432156 A CN1432156 A CN 1432156A
Authority
CN
China
Prior art keywords
mentioned
data
data processing
clock
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01810482A
Other languages
English (en)
Inventor
大橋政宏
橋本幸吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1432156A publication Critical patent/CN1432156A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
    • G06F5/14—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations for overflow or underflow handling, e.g. full or empty flags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明的数据处理装置和数据处理方法根据从指令发布源发布的各种处理指令控制时钟，当第1缓冲存储器发生下溢时，不结束数据处理指令地进行数据传送要求，根据数据传送指令的结束再次进行数据处理。这样，可停止数据未传送期间和数据未处理期间的时钟的供给，可减少消耗电力，另外，当第1缓冲存储器发生下溢时，指令发布源不需要再次发布数据处理指令，可减少指令发布数。

Description

数据处理装置和数据处理方法
技术领域
本发明涉及一种进行图像压缩解压缩编码方式的可变长解码和可变长编码的数据处理装置和数据处理方法。
背景技术
作为对动态图像数据使用带域压缩技术进行编码和解码的方式，具有由ISO标准化了的MPEG(运动图像专家组)方式和ITU-T推荐的H.263方式等。这些方式的原理为利用画面内的相关，将画面内分割成由多个像素构成的块，对该块内数据进行作为直交变换方式之一的离散余弦变换，进行量子化、可变长编码，实现图像数据的编码。另外，对于图像数据的解码，基本原理为进行与上述处理相反的处理。
下面说明现有的可变长解码方法。
图13为示出现有数据处理装置的构成的框图。
在图13中，符号1301为第1缓冲存储器，存放传送数据1307。符号1302为数据处理电路，进行从第1缓冲存储器1301读出的读出数据1308的可变长解码。符号1303为第2缓冲存储器，存放由数据处理电路1302处理后的处理数据1309。符号1304为第1存储器控制电路，向第1缓冲存储器1301输出第1存储器控制信号1316，该第1存储器控制信号1316用于将传送数据1307写入第1缓冲存储器1301或将写入第1缓冲存储器1301的传送数据(读出数据)1308读到数据处理电路1302。另外，在进行数据处理之前，判定第1缓冲存储器1301是否产生下溢。符号1306为第2存储器控制电路，向第2缓冲存储器1303输出第2存储器控制信号1317，该第2存储器控制信号1317用于将由数据处理电路1302进行了数据处理的处理数据1309写入第2缓冲存储器1303。
下面，根据图14说明具有上述构成的数据处理装置的数据处理方法。
首先，指令发布源例如处理器向第1存储器控制电路1304发布用于将传送数据1307写入第1缓冲存储器1301的数据传送指令作为数据传送指令信号1318(S701)。
第1存储器控制电路1304根据上述数据传送指令信号1318的输入将用于写入传送数据1307的第1存储器控制信号1316输出到第1缓冲存储器1301。这样，将传送数据1307写入第1缓冲存储器1301(S702)
当向第1缓冲存储器1301的写入结束时(S703)，第1存储器控制电路1304在将数据传送指令结束信号1319输出到处理器时结束数据传送(S704)。
然后，处理器向数据处理电路1302发布数据处理指令信号1320(S705)。
数据处理电路1302根据上述数据处理指令信号1320的输入将读出要求信号1314输出到第1存储器控制电路1304。第1存储器控制电路1304进行第1缓冲存储器1301是否未产生下溢的判定(S706)。
在S706，当判定第1缓冲存储器1301未发生下溢的场合，第1存储器控制电路1304向第1缓冲存储器1301输出用于读出第1缓冲存储器1301的读出数据1308的第1存储器控制信号1316。这样，第1缓冲存储器1301的读出数据1308被读出到数据处理电路1302(S707)。
然后，数据处理电路1302相对读出数据1308进行数据处理(S708)。之后，数据处理电路1302将写入要求信号1315输出到第2存储器控制电路1306，第2存储器控制电路1306将用于写入处理数据1309的第2存储器控制信号1317输出到第2缓冲存储器1303。这样，处理数据1309被写到第2缓冲存储器1303(S709)。
然后，数据处理电路1302进行是否处理了规定的数据(将64个作为1块的图像数据、将64×6个作为1宏块的图像数据等)的判定(S710)。在判定尚未处理规定的数据的场合，再次进行S706-S710的处理，并反复进行到处理规定的数据为止，当判定处理了规定的数据时，将数据处理指令结束信号1322输出到处理器，结束数据处理(S712)。
另外，在S706，当判定第1缓冲存储器1301发生下溢的场合，第1存储器控制电路1304向处理器输出数据传送要求信号1321和数据处理指令结束信号1322，结束数据处理(S711)。然后，再次进行S701以后的处理。
下面，说明现有可变长编码方法。
图15为示出现有数据处理装置的构成的框图。在图15中，符号1501为第1缓冲存储器，存放读出数据1508。符号1502为数据处理电路，相对从第1缓冲存储器1501读出的读出数据1508进行可变长编码。符号1503为第2缓冲存储器，存放由数据处理电路1502处理后的处理数据1509。符号1504为第1存储器控制电路，向第1缓冲存储器1501输出用于将第1缓冲存储器1501的读出数据1508读出到数据处理电路1502的第1存储器控制信号1516。符号1506为第2存储器控制电路，向第2缓冲存储器1503输出存储器控制信号1517，该存储器控制信号1517用于将处理数据1509写入第2缓冲存储器1503或输出写入第2缓冲存储器1503的处理数据(传送数据)1507。另外，在结束数据处理之前，判定第2缓冲存储器1503是否未发生上溢的判定。
下面，根据图16说明具有上述构成的数据处理装置的数据处理方法。
首先，指令发布源例如处理器向数据处理电路1502发布用于处理第1缓冲存储器1501的读出数据1508的数据处理指令作为数据处理指令信号1520(S801)。
数据处理电路1502根据上述数据处理指令信号1520的输入将读出要求信号1514输出到第1存储器控制电路1504，第1存储器控制电路1504向第1缓冲存储器1501输出用于读出第1缓冲存储器1501的读出数据1508的第1存储器控制信号1516。这样，读出数据1508从第1缓冲存储器1501读出到数据处理电路1502(S802)。
然后，数据处理电路1502相对读出数据1508进行数据处理(S803)，将写入要求信号1515输出到第2存储器控制电路1506，第2存储器控制电路1506将用于写入处理数据1509的第2存储器控制信号1517输出到第2缓冲存储器1503。这样，处理数据1509写入第2缓冲存储器1503(S804)。
然后，数据处理电路1502进行是否完成了规定数据(将64个作为1块的图像数据、将64×6个作为1宏块的图像数据等)的处理的判定(S805)。
在S805，当判定处理了规定的数据时，数据处理电路1502将数据处理指令结束信号1522输出到处理器，从而结束数据处理(S806)。之后，处理器将数据传送指令信号1518发布到第2存储器控制电路1506(S807)。
第2存储器控制电路1506根据上述数据传送指令信号1518的输入向第2缓冲存储器1503输出用于从第2缓冲存储器1503读出传送数据1507的第2存储器控制信号1517。这样，传送数据1507从第2缓冲存储器1503读出(S808)。
当传送数据1507的读出结束时(S809)，第2存储器控制电路1506将数据传送指令结束信号1519输出到处理器，从而结束数据传送(S810)。
另外，在S805，当判定未处理规定的数据时，数据处理电路1502将写入要求信号1515输出到第2存储器控制电路1506，第2存储器控制电路1508判定在第2缓冲存储器1503是否未发生上溢(S811)。
在S811，当判定第2缓冲存储器1503未发生上溢时，再次反复进行S802-805的处理。
另外，在S811，当判定第2缓冲存储器1503发生上溢时，第2存储器控制电路1506将数据传送要求信号1521和数据处理指令结束信号1522输出到处理器，结束数据处理(S812)。之后，处理器将数据传送指令信号1518发布到第2存储器控制电路1506(S813)。然后，第2存储器控制电路1506根据上述数据传送指令信号1518的输入向第2缓冲存储器1503输出用于从第2缓冲存储器1503读出传送数据1507的第2存储器控制信号1517。这样，传送数据1507从第2缓冲存储器1503读出(S814)。当传送数据1507的读出结束时(S815)，第2存储器控制电路1506向处理器输出数据传送指令结束信号1519，从而结束数据传送(S816)。然后，再次进行S801以后的处理。
然而，对于可变长解码、可变长编码，如不进行实际的数据处理，则由于应进行可变长编码的数据量、进行了可变长编码的数据量不知道，所以，在上述现有的数据处理流程中，在处理规定数据之前，存在当发生上溢或下溢时因发布指令而增加指令发布数的问题。另外，无论是在数据传送期间、数据未传送期间、数据处理期间、或数据未处理期间的哪一个过程中，由于都存在时钟供给，所以存在消耗电力增加的问题。
本发明就是为了解决该问题而作出的，其目的在于提供一种指令发布次数少而且可减少消耗电力的数据处理装置和数据处理方法。
发明的公开
本发明(方案1)的数据处理装置根据从指令发布源输出的指令进行将传送数据写入第1缓冲存储器的数据传送，根据数据处理电路对从上述第1缓冲存储器读出的上述传送数据进行数据处理，写入第2缓冲存储器；其特征在于：具有时钟供给电路，该时钟供给电路进行向第1数据写入电路的第1时钟的供给及向数据读出电路、上述数据处理电路、第2数据写入电路的第2时钟供给，该第1数据写入电路用于将上述传送数据写入上述第1缓冲存储器，该数据读出电路用于从上述第1缓冲存储器读出上述传送数据，该第2数据写入电路用于将处理数据写入上述第2缓冲存储器。
这样，可仅向各种处理所需要的部分供给时钟，减少消耗电力。
本发明(方案2)的数据处理装置在方案1所述的数据处理装置的基础上还具有这样的特征：上述第1数据写入电路具有在结束上述传送数据的写入时将上述数据传送的结束通知上述指令发布源和上述时钟供给电路的数据传送结束通知装置；当从上述指令发布源发布数据传送指令时，由上述时钟供给电路进行上述第1时钟的供给，开始上述数据传送，当由上述数据传送结束通知装置通知了上述数据的传送结束时，由上述时钟供给电路停止上述第1时钟的供给。
这样，可停止数据未传送期间的时钟的供给，减少数据未传送期间的消耗电力。
本发明(方案3)的数据处理装置在方案1所述的数据处理装置的基础上还具有这样的特征：上述数据处理电路具有在结束上述数据处理时将上述数据处理的结束通知上述指令发布源和上述时钟供给电路的数据处理结束通知装置；当从上述指令发布源发布数据处理指令时，由上述时钟供给电路进行上述第2时钟的供给，开始上述数据处理；当由上述数据处理结束通知装置通知了上述数据处理的结束时，由上述时钟供给电路停止上述第2时钟的供给。
这样，可停止数据未处理期间的时钟的供给，减少数据未处理期间的消耗电力。
本发明(方案4)的数据处理装置在方案1所述的数据处理装置的基础上还具有这样的特征：上述第1数据写入电路具有在结束上述传送数据的写入时将上述数据传送的结束通知上述指令发布源和上述时钟供给电路的数据传送结束通知装置；上述数据处理电路具有在结束上述数据处理时将上述数据处理的结束通知上述指令发布源和上述时钟供给电路的数据处理结束通知装置；当从上述指令发布源发布数据传送指令时，由上述时钟供给电路进行上述第1时钟的供给，开始上述数据传送；当由上述数据传送结束通知装置通知了上述数据的传送结束时，由上述时钟供给电路停止上述第1时钟的供给，结束上述数据传送，而且，进行上述第2时钟的供给，开始上述数据处理；当由上述数据处理结束通知装置通知了上述数据处理的结束时，由上述时钟供给电路停止上述第2时钟的供给。
这样，可减少数据未传送期间和数据未处理期间的消耗电力，另外，不如过去那样发布数据处理指令也可根据数据传送的结束开始数据处理，结果，可减少指令发布源的指令发布数。
本发明(方案5)的数据处理装置在方案1所述的数据处理装置的基础上还具有这样的特征：上述数据读出电路具有判定装置和数据传送要求装置，该判定装置在进行上述数据处理之前判定上述第1缓冲存储器是否发生下溢，该数据传送要求装置在由该判定装置判定上述第1缓冲存储器发生下溢的场合，向上述指令发布源输出用于进行数据传送要求的数据传送要求信号。
这样，当第1缓冲存储器发生下溢时，可不如现有技术那样终止数据处理指令地进行数据传送要求，此后，指令发布源不再次发布数据处理指令，根据数据传送指令的结束开始数据处理，这样，可减少指令发布源的指令发布数。
本发明(方案6)的数据处理装置的特征在于：上述数据读出电路具有判定装置和数据传送要求装置，该判定装置在进行上述数据处理之前判定上述第1缓冲存储器是否发生下溢，该数据传送要求装置在由该判定装置判定上述第1缓冲存储器发生下溢的场合，向上述指令发布源和上述时钟供给电路输出用于进行数据传送要求的数据传送要求信号；上述时钟供给电路根据上述数据传送要求信号的输入停止上述第2时钟的供给。
这样，当第1缓冲存储器发生下溢时，可不如现有技术那样终止数据处理指令地进行数据传送要求，此后，指令发布源可不再次发布数据处理指令，根据数据传送指令的结束开始数据处理，这样，可减少指令发布源的指令发布数，另外，在上述数据传送要求时，由于停止第2时钟的供给，在数据传送结束之前不供给第2时钟，所以，即使在发布数据传送指令之前时间经过，也可防止消耗电力的增加。
本发明(方案7)的数据处理装置在方案1所述的数据处理装置的基础上还具有这样的特征：上述第1数据写入电路具有在结束上述数据处理时通知上述第1缓冲存储器的空容量或数据占有量的通知装置。
这样，可判断下一数据传送指令的数据传送数，结果，可向第1缓冲存储器最大限度地进行数据传送，可减少数据的下溢发生的次数。
本发明(方案8)的数据处理装置根据从指令发布源输出的指令读出第1缓冲存储器的数据，由数据处理电路进行数据处理，将进行了该数据处理的处理数据写入第2缓冲存储器，读出写入上述第2缓冲存储器的处理数据，进行数据传送；其特征在于：具有时钟供给电路，该时钟供给电路进行向第1数据读出电路、上述数据处理电路、及数据写入电路的第1时钟供给和向第2数据读出电路的第2时钟供给，该第1数据读出电路将上述第1缓冲存储器的数据读出到上述数据处理电路，该数据写入电路将处理数据写入上述第2缓冲存储器，该第2数据读出电路读出上述第2缓冲存储器的处理数据进行传送。
这样，仅向各种处理需要的部分供给时钟，可减少消耗电力。
本发明(方案9)的数据处理装置在方案8所述的数据处理装置的基础上还具有这样的特征：上述数据处理电路具有在结束上述数据处理时将上述数据处理的结束通知上述指令发布源和上述时钟供给电路的数据处理结束通知装置；当从上述指令发布源发布数据处理指令时，由上述时钟供给电路进行上述第1时钟的供给，开始上述数据处理；当由上述数据处理结束通知装置通知上述数据处理的结束时，由上述时钟供给电路停止上述第1时钟的供给。
这样，可防止数据未处理期间的时钟的供给，减少数据未处理期间的消耗电力。
本发明(方案10)的数据处理装置在方案8所述的数据处理装置的基础上还具有这样的特征：上述第2数据读出电路具有在结束上述数据读出时将上述数据读出结束通知上述指令发布源和上述时钟供给电路的数据读出结束通知装置，当从上述指令发布源发布数据传送指令时，由上述时钟供给电路进行上述第2时钟的供给，开始上述数据读出，当由上述数据传送结束通知装置通知上述数据传送的结束时，由上述时钟供给电路停止上述第2时钟的供给。
这样，可停止数据未传送期间的时钟的供给，可减少数据未传送期间的消耗电力。
本发明(方案11)的数据处理装置在方案8所述的数据处理装置的基础上还具有这样的特征：上述数据处理电路具有在结束上述数据处理时将上述数据处理的结束通知上述指令发布源和上述时钟供给电路的数据处理结束通知装置；上述第2数据读出电路具有在结束上述数据读出时将上述数据读出结束通知上述指令发布源和上述时钟供给电路的数据传送结束通知装置；当从上述指令发布源发布数据处理指令时，由上述时钟供给电路进行上述第1时钟的供给，开始上述数据处理，当由上述数据处理结束通知装置通知上述数据处理指令的结束时，由上述时钟供给电路停止上述第1时钟的供给，结束上述数据处理，而且，进行上述第2时钟的供给，开始上述数据传送；当由上述数据传送结束通知装置通知上述数据传送的结束时，由上述时钟供给电路停止上述第2时钟的供给。
这样，可减少数据未传送期间和数据未处理期间的消耗电力，另外，不如过去那样发布数据传送指令也可根据数据处理的结束开始数据传送，结果，可减少指令发布源的指令发布数。
本发明(方案12)的数据传送装置在方案8所述的数据传送装置的基础上还具有这样的特征：上述数据写入电路具有判定装置和数据传送要求装置；该判定装置在进行上述数据传送之前判定上述第2缓冲存储器是否发生上溢；该数据传送要求装置在由该判定装置判定上述第2缓冲存储器发生上溢的场合，向上述指令发布源输出用于进行数据传送要求的数据传送要求信号。
这样，当第2缓冲存储器发生上溢时，可不如现有技术那样终止数据处理指令地进行数据传送要求，可根据数据传送指令的结束开始数据处理，这样，可减少指令发布源的指令发布次数。
本发明(方案13)的数据传送装置在方案8所述的数据传送装置的基础上还具有这样的特征：上述数据写入电路具有判定装置和数据传送要求装置；该判定装置在进行上述数据传送之前判定上述第2缓冲存储器是否发生上溢；该数据传送要求装置在由该判定装置判定上述第2缓冲存储器发生上溢的场合，向上述指令发布源和上述时钟供给电路输出用于进行数据传送要求的数据传送要求信号；上述时钟供给电路根据上述数据传送要求信号的输入停止上述第1时钟的供给。
这样，当第2缓冲存储器发生上溢时，可不如现有技术那样终止数据处理指令地进行数据传送要求，可根据数据传送指令的结束重新开始数据处理，这样，可减少指令发布源的指令发布次数，另外，在上述数据传送要求时，由于停止第1时钟的供给，在数据传送结束之前不供给第1时钟，所以，即使在发布数据传送指令之前时间经过，也可防止消耗电力的增加。
本发明(方案14)的数据处理装置在方案8所述的数据处理装置的基础上还具有这样的特征：上述第2数据读出电路具有在结束上述数据传送时通知上述第2缓冲存储器的空容量或数据占有量的通知装置。
这样，可判断下一数据传送指令的数据传送数，结果，可向第2缓冲存储器最大限度地进行数据传送，可减少数据的上溢发生的次数。
本发明(方案15)的数据处理方法根据从指令发布源输出的指令进行将传送数据写入第1缓冲存储器的数据传送，由数据处理电路对从上述第1缓冲存储器读出的上述传送数据进行数据处理，写入第2缓冲存储器；其特征在于：进行向第1数据写入电路的第1时钟的供给及向数据读出电路、上述数据处理电路、数据写入电路的第2时钟供给，该第1数据写入电路用于将上述传送数据写入上述第1缓冲存储器，该数据读出电路用于从上述第1缓冲存储器读出上述传送数据，该数据处理电路对上述传送数据进行数据处理，该数据写入电路用于将处理数据写入上述第2缓冲存储器。
这样，可仅向各种处理所需要的部分供给时钟，减少消耗电力。
本发明(方案16)的数据处理方法在方案15所述的数据处理方法的基础上还具有这样的特征：当从上述指令发布源发布数据传送指令时，进行上述第1时钟的供给，开始上述数据传送，当上述数据的写入结束时，通知上述数据传送的结束，停止上述第1时钟的供给。
这样，可停止数据未传送期间的时钟的供给，减少数据未传送期间的消耗电力。
本发明(方案17)的数据处理方法的特征在于：当从上述指令发布源发布数据处理指令时，进行上述第2时钟的供给，开始上述数据处理；当上述数据处理结束时，通知上述数据处理的结束，停止上述第2时钟的供给。
这样，可停止数据未处理期间的时钟的供给，减少数据未处理期间的消耗电力。
本发明(方案18)的数据处理方法在方案15所述的数据处理方法的基础上还具有这样的特征：当从上述指令发布源发布数据传送指令时，进行上述第1时钟的供给，开始上述数据传送；当上述传送数据的写入结束时，通知上述数据传送的结束；当通知了上述数据的传送结束时，停止上述第1时钟的供给，结束上述数据传送，而且，进行上述第2时钟的供给，开始上述数据处理；在上述数据处理结束时通知上述数据处理的结束，停止上述第2时钟的供给。
这样，可减少数据未传送期间和数据未处理期间的消耗电力，另外，不如过去那样发布数据处理指令也可根据数据传送的结束开始数据处理，结果，可减少指令发布源的指令发布数。
本发明(方案19)的数据处理方法在方案15所述的数据处理方法的基础上还具有这样的特征：在进行上述数据处理之前判定上述第1缓冲存储器是否发生下溢，在判定上述第1缓冲存储器发生下溢的场合，进行数据传送要求。
这样，当第1缓冲存储器发生下溢时，可不如现有技术那样终止数据处理指令地进行数据传送要求，此后，指令发布源不再次发布数据处理指令，根据数据传送指令的结束开始数据处理，这样，可减少指令发布源的指令发布数。
本发明(方案20)的数据处理方法在方案15所述的数据处理方法的基础上还具有这样的特征：在进行上述数据处理之前判定上述第1缓冲存储器是否发生下溢；在判定上述第1缓冲存储器发生下溢的场合，停止上述第2时钟的供给，进行数据传送要求。
这样，当第1缓冲存储器发生下溢时，可不如现有技术那样终止数据处理指令地进行数据传送要求，此后，指令发布源可不再次发布数据处理指令，根据数据传送指令的结束开始数据处理，这样，可减少指令发布源的指令发布数，另外，在上述数据传送要求时，由于停止第2时钟的供给，在数据传送结束之前不供给第2时钟，所以，即使在发布数据传送指令之前时间经过，也可防止消耗电力的增加。
本发明(方案21)的数据处理方法在方案15所述的数据处理方法的基础上还具有这样的特征：在结束上述数据处理时通知上述第1缓冲存储器的空容量或数据占有量。
这样，可判断下一数据传送指令的数据传送数，结果，可向第1缓冲存储器最大限度地进行数据传送，可减少数据的下溢发生的次数。
本发明(方案22)的数据处理方法根据从指令发布源输出的指令读出第1缓冲存储器的数据，由数据处理电路进行数据处理，将进行了该数据处理的处理数据写入第2缓冲存储器，读出写入上述第2缓冲存储器的处理数据，进行数据传送；其特征在于：进行向第1数据读出电路、上述数据处理电路、及数据写入电路的第1时钟供给和向第2数据读出电路的第2时钟供给，该第1数据读出电路将上述第1缓冲存储器的数据读出到上述数据处理电路，该数据处理电路对上述数据进行处理，该数据写入电路将处理数据写入上述第2缓冲存储器，该第2数据读出电路读出上述第2缓冲存储器的处理数据进行传送。
这样，仅向各种处理需要的部分供给时钟，减少消耗电力。
本发明(方案23)的数据处理方法在方案22所述的数据处理方法的基础上还具有这样的特征：当从上述指令发布源发布数据处理指令时，进行上述第1时钟的供给，开始上述数据处理；当上述数据处理结束时，通知上述数据处理的结束，停止上述第1时钟的供给。
这样，可防止数据未处理期间的时钟的供给，减少数据未处理期间的消耗电力。
本发明(方案24)的数据处理方法在方案22所述的数据处理方法的基础上还具有这样的特征：当从上述指令发布源发布数据传送指令时，进行上述第2时钟的供给，开始上述数据传送，当上述传送数据读出结束时，通知上述数据的传送的结束，停止上述第2时钟的供给。
这样，可停止数据未传送期间的时钟的供给，可减少数据未传送期间的消耗电力。
本发明(方案25)的数据处理方法在方案22所述的数据处理方法的基础上还具有这样的特征：当从上述指令发布源发布数据处理指令时，进行上述第1时钟的供给，开始上述数据处理；当上述数据处理结束时，通知上述数据处理的结束，停止上述第1时钟的供给，结束上述数据处理，而且，进行上述第2时钟的供给，开始上述数据传送；当上述传送数据的读出结束时，通知上述数据传送的结束，停止上述第2时钟的供给。
这样，可减少数据未传送期间和数据未处理期间的消耗电力，另外，不如过去那样发布数据传送指令也可根据数据处理的结束开始数据传送，结果，可减少指令发布源的指令发布数。
本发明(方案26)的数据传送方法在方案22所述的数据传送方法的基础上还具有这样的特征：在进行上述数据传送之前判定上述第2缓冲存储器是否发生上溢，在判定上述第2缓冲存储器发生上溢的场合，进行数据传送要求。
这样，当第2缓冲存储器发生上溢时，可不如现有技术那样终止数据处理指令地进行数据传送要求，可根据数据传送指令的结束开始数据处理，这样，可减少指令发布源的指令发布次数。
本发明(方案27)的数据传送方法在方案22所述的数据传送方法的基础上还具有这样的特征：在进行上述数据传送之前判定上述第2缓冲存储器是否发生上溢；在判定上述第2缓冲存储器发生上溢的场合，停止上述第1时钟的供给，进行数据传送要求。
这样，当第2缓冲存储器发生上溢时，可不终止数据处理指令地进行数据传送要求，可根据数据传送指令的结束重新开始数据处理，这样，可减少指令发布源的指令发布次数，另外，在上述数据传送要求时，由于停止第1时钟的供给，在数据传送结束之前不供给第1时钟，所以，即使在发布数据传送指令之前时间经过，也可防止消耗电力的增加。
本发明(方案28)的数据处理方法在方案22所述的数据处理方法的基础上还具有这样的特征：当结束上述数据传送时，通知上述第2缓冲存储器的空容量或数据占有量。
这样，可判断下一数据传送指令的数据传送数，结果，可向第2缓冲存储器最大限度地进行数据传送，可减少数据的上溢发生的次数。
附图的简单说明
图1为示出本发明实施形式1的数据处理装置的框图。
图2为示出本发明实施形式1的数据处理方法的流程图。
图3为示出本发明实施形式2的数据处理装置的框图。
图4为示出本发明实施形式2的数据处理方法的流程图。
图5为示出本发明实施形式3的数据处理装置的框图。
图6为示出本发明实施形式3的数据处理方法的流程图。
图7为示出本发明实施形式4的数据处理装置的框图。
图8为示出本发明实施形式4的数据处理方法的流程图。
图9为示出本发明实施形式5的数据处理装置的构成的框图。
图10为示出本发明实施形式5的数据处理方法的流程图。
图11为示出本发明实施形式6的数据处理装置的框图。
图12为示出本发明实施形式6的数据处理方法的流程图。
图13为示出现有数据处理装置的框图。
图14为现有数据处理装置的可变长解码方法的流程图。
图15为示出现有数据处理装置的框图。
图16为现有数据处理装置的可变长编码方法的流程图。
实施发明的最佳形式
下面参照附图说明本发明的实施形式。在这里示出的实施形式只是一个例子，不一定非限定于该实施形式。
实施形式1
下面，根据图1和图2说明本实施形式1的数据处理装置。
图1为示出本实施形式1的数据处理装置的构成的框图。
在图1中，符号901为第1缓冲存储器，用于存放传送数据907。符号902为数据处理电路，相对从第1缓冲存储器901读出的读出数据908，进行数据处理(可变长解码)。数据处理电路902根据第3时钟913的输入进行动作。符号903为第2缓冲存储器，存放由数据处理电路902处理的处理数据909。符号904为第1存储器控制电路，向第1缓冲存储器901输出第1存储器控制信号916，该第1存储器控制信号916用于将传送数据907写入第1缓冲存储器901，或将写入第1缓冲存储器901的传送数据(读出数据)908读出到数据处理电路902。另外，在进行数据处理之前，进行第1缓冲存储器901是否发生下溢的判定。第1存储器控制电路904根据第1时钟911的输入进行动作。符号905为时钟供给电路，分别将第1时钟911、第2时钟912、第3时钟913分别供给第1存储器控制电路904、第2存储器控制电路906、及数据处理电路902。符号906为第2存储器控制电路，向第2缓冲存储器903输出第2存储器控制信号917，该第2存储器控制信号917用于将由数据处理电路902进行了数据处理的处理数据909写入第2缓冲存储器903。第2存储器控制电路906根据第2时钟912的输入进行动作。
根据图2说明具有上述构成的数据处理装置的数据处理方法。
首先，指令发布源例如处理器向第1存储器控制电路904和时钟供给电路905发布用于将传送数据907写入第1缓冲存储器901的数据传送指令作为数据传送指令信号918(S001)。
时钟供给电路905向第1缓冲存储器901的数据写入电路供给时钟(S002)。即，向第1存储器控制电路904供给第1时钟911，使第1存储器控制电路904动作。第1存储器控制电路904将用于写入传送数据907的第1存储器控制信号916输出到第1缓冲存储器901。这样，传送数据907被写入到第1缓冲存储器901(S003)。
当传送数据907的写入结束时(S004)，第1存储器控制电路904将数据传送指令结束信号919输出到时钟供给电路905，停止向第1缓冲存储器901的数据写入电路即第1存储器控制电路904供给第1时钟911，同时，将上述数据传送指令结束信号919输出到处理器，结束数据传送(S005)。
然后，处理器将数据处理指令信号920发布到时钟供给电路905和数据处理电路902(S006)。
时钟供给电路905根据上述数据处理指令信号920的输入进行向第1缓冲存储器901的数据读出电路、第2缓冲存储器903的数据写入电路、及数据处理电路902的时钟供给(S007)。即，分别向第1存储器控制电路904、第2存储器控制电路906、及数据处理电路902供给第1时钟911、第2时钟912、及第3时钟913。
数据处理电路902根据上述数据处理指令信号920的输入将读出要求信号914输出到第1存储器控制电路904，第1存储器控制电路904进行第1缓冲存储器901是否未发生下溢的判定(S008)。
在S008，当判定第1缓冲存储器901不发生下溢时，第1存储器控制电路904向第1缓冲存储器901输出用于读出第1缓冲存储器901的读出数据908的第1存储器控制信号916，将第1缓冲存储器901的读出数据908读出到数据处理电路902(S009)。第1数据处理电路902对读出数据908进行数据处理(S010)。此后，数据处理电路902将写入要求信号915输出到第2存储器控制电路906。第2存储器控制电路906将用于写入处理数据909的第2存储器控制信号917输出到第2缓冲存储器903。这样，处理数据909被写入第2缓冲存储器903(S011)。
然后，数据处理电路902进行是否已处理规定的数据(将64个作为1块的图像数据、将64×6个作为1宏块的图像数据等)的判定(S012)。
在判定尚未处理规定的数据的场合，再次进行S008-S012的处理并反复进行到处理规定的数据为止，当判定处理了规定的数据时，将数据处理指令结束信号922输出到时钟供给电路905，停止向第1缓冲存储器901的数据读出电路、第2缓冲存储器903的数据写入电路、及数据处理电路902的时钟供给，同时，将上述数据处理指令结束信号922输出到处理器，从而结束数据处理，结束一连串的处理(S014)。
另外，在S008中，如判定第1缓冲存储器901发生下溢，则第1存储器控制电路904向处理器输出数据传送要求信号921(S013)。然后，处理器再次向第1存储器控制电路904和时钟供给电路905发布用于将传送数907写入第1缓冲存储器901的数据传送指令作为数据传送指令信号918(S015)。时钟供给电路905将时钟供给第1缓冲存储器901的数据写入电路(S016)。即，向第1存储器控制电路904供给第1时钟911，使第1存储器控制电路904动作。然后，第1存储器控制电路904向第1缓冲存储器901输出用于写入传送数据907的第1存储器控制信号916。这样，传送数据907被写入第1缓冲存储器901(S017)。当传送数据907的写入结束时(S018)，第1存储器控制电路904向时钟供给电路905输出数据传送指令结束信号919，停止向第1缓冲存储器901的数据写入电路即第1存储器控制电路904供给第1时钟911，同时，将上述数据传送指令结束信号919输出到处理器，从而结束数据传送(S019)。此后，再次进行S008以后的处理。
这样，在按照施形式1的数据处理装置中，具有根据从指令发布源发布的指令进行时钟的供给的时钟供给电路905，从而可停止数据未传送期间和数据未处理期间的时钟的供给，可减少消耗电力，另外，在第1缓冲存储器901发生下溢的场合，可不如过去那样结束数据处理指令地进行数据传送要求，根据数据传送指令结束再次进行数据处理，所以，当第1缓冲存储器901发生下溢的时，指令发布源不需要再次发布数据处理指令，可减少指令发布次数。
当结束数据处理时，如输出示出用于写入传送数据907的第1缓冲存储器901的空容量或数据占有量的缓冲存储器空容量通知信号910，则可判断下一数据传送指令的传送数据数，结果，可最大限度地将数据传递到第1缓冲存储器901，可减少数据的下溢发生的次数。
实施形式2
下面，根据图3和图4说明本实施形式2的数据处理装置。
图3为按照本实施形式2的数据处理装置的框图。
在图3中，对与图1相同或相当的构成要素采用相同符号，省略其说明。
与实施形式1不同之处在于，当第1缓冲存储器901发生下溢时进行数据传送要求，同时，停止向第1缓冲存储器901的数据读出电路、第2缓冲存储器903的数据写入电路、及数据处理电路902的时钟供给；根据第1缓冲存储器901发生下溢时发布的数据传送指令的结束向第1缓冲存储器901的数据读出电路、第2缓冲存储器的第2缓冲存储器903的数据写入电路、及数据处理电路902的时钟供给。
下面，根据图4说明本实施形式2的数据处理装置的数据处理方法。
首先，指令发布源例如处理器向第1存储器控制电路904和时钟供给电路905发布用于将传送数据907写入第1缓冲存储器901的数据传送指令作为数据传送指令信号918(S001)。
时钟供给电路905向第1缓冲存储器901的数据写入电路供给时钟(S002)。即，向第1存储器控制电路904供给第1时钟911，使第1存储器控制电路904动作。第1存储器控制电路904向第1缓冲存储器901输出用于写入传送数据907的第1存储器控制信号916。这样，传送数据907被写入第1缓冲存储器901(S003)。
当传送数据907的写入结束时(S004)，第1存储器控制电路904向时钟供给电路905输出数据传送指令结束信号919，停止向第1缓冲存储器901的数据写入电路即第1存储器控制电路904供给第1时钟911，同时，向处理器输出上述数据传送指令结束信号919，从而结束数据传送(S005)。
然后，处理器向时钟供给电路905和数据处理电路902发布数据处理指令信号920(S006)。
时钟供给电路905根据上述数据处理指令信号920的输入向第1缓冲存储器901的数据读出电路、第2缓冲存储器903的数据写入电路、及数据处理电路902供给时钟(S007)。即，分别向第1存储器控制电路904、第2存储器控制电路906、及数据处理电路902分别供给第1时钟911、第2时钟912、及第3时钟913。
数据处理电路902根据上述数据处理指令信号920的输入将读出要求信号914输出到第1存储器控制电路904，第1存储器控制电路904进行第1缓冲存储器901是否未发生下溢的判定(S008)。
在S008，当判定第1缓冲存储器901未发生下溢时，第1存储器控制电路904向第1缓冲存储器901输出用于读第1缓冲存储器901的读出数据908的第1存储器控制信号916，将第1缓冲存储器901的读出数据908读出到数据处理电路902(S009)。第1数据处理电路902对读出数据908进行数据处理(S010)。之后，数据处理电路902向第2存储器控制电路906输出写入要求信号915。然后，第2存储器控制电路906向第2缓冲存储器903输出用于写入处理数据909的第2存储器控制信号917。这样，处理数据909被写入第2缓冲存储器903(S011)。
然后，数据处理电路902进行是否处理规定的数据(将64个作为1块的图像数据、将64×6个作为1宏块的图像数据等)的判定(S012)。
在判定尚未处理规定的数据的场合，再次进行S008-S012的处理，并反复进行直到处理规定的数据为止，当判定处理了规定的数据时，将数据处理指令结束信号922输出到时钟供给电路905，停止向第1缓冲存储器901的数据读出电路、第2缓冲存储器903的数据写入电路、数据处理电路902供给时钟，同时，将上述数据处理指令结束信号922输出到处理器，从而结束处理，结束一连串的处理(S014)。
另外，在S008，当判定第1缓冲存储器901发生下溢时，第1存储器控制电路904向处理器输出数据传送要求信号921进行数据传送要求，同时，将数据传送要求信号921输出到时钟供给电路905，停止向第1缓冲存储器901的数据读出电路、第2缓冲存储器902的数据写入电路、数据处理电路903供给时钟(S020)。然后，处理器再次向第1存储器控制电路904和时钟供给电路905发布用于将传送数据907写入第1缓冲存储器901的数据传送指令作为数据传送指令信号918(S015)。时钟供给电路905将时钟供给第1缓冲存储器901的数据写入电路(S016)。即，向第1存储器控制电路904供给第1时钟911，使第1存储器控制电路904动作。然后，第1存储器控制电路904向第1缓冲存储器901输出用于写入传送数据907的第1存储器控制信号916。这样，传送数据907被写入第1缓冲存储器901(S017)。当传送数据907的写入结束时(S018)，第1存储器控制电路904向时钟供给电路905输出数据传送指令结束信号919，停止向第1缓冲存储器901的数据写入电路即第1存储器控制电路904供给第1时钟911，同时，将上述数据传送指令结束信号919输出到处理器，从而结束数据传送(S019)。此后，再次进行S007以后的处理。
这样，在按照施形式2的数据处理装置中，具有根据从指令发布源发布的指令进行时钟的供给的时钟供给电路905，从而可停止数据未传送期间和数据未处理期间的时钟的供给，可减少消耗电力，另外，在第1缓冲存储器901发生下溢的场合，可不如过去那样结束数据处理指令地进行数据传送要求，根据数据传送指令结束再次进行数据处理，所以，当第1缓冲存储器901发生下溢的时，指令发布源不需要再次发布数据处理指令，可减少指令发布次数。
另外，当进行上述数据传送要求时，停止向第1缓冲存储器901的数据读出电路、第2缓冲存储器903的数据写入电路、数据处理电路902供给时钟，在数据传送结束之前不进行时钟供给，所以，即使时间经过直到发布数据传送指令，也可防止消耗电力的增加。
当结束数据处理时，如输出表示用于写入传送数据907的第1缓冲存储器901的空容量或数据占有量的缓冲存储器空容量通知信号910，则可判断下一数据传送指令的传送数据数，结果，可最大限度地将数据传递到第1缓冲存储器901，可减少数据的下溢发生的次数。
实施形式3
下面，根据图5和图6说明本实施形式3的数据处理装置。
图5为按照本实施形式3的数据处理装置的框图。在图5中，对与图3相同或相当的构成要素采用相同符号，省略其说明。
与实施形式1不同之处在于，不从指令发布源发布数据处理指令，根据数据传送的结束开始数据处理。
下面，根据图6说明本实施形式3的数据处理装置的数据处理方法。
首先，指令发布源例如处理器向第1存储器控制电路904和时钟供给电路905发布用于将传送数据907写入第1缓冲存储器901的数据传送指令作为数据传送指令信号918(S001)。
时钟供给电路905向第1缓冲存储器901的数据写入电路供给时钟(S002)。即，向第1存储器控制电路904供给第1时钟911，使第1存储器控制电路904动作。第1存储器控制电路904向第1缓冲存储器901输出用于写入传送数据907的第1存储器控制信号916。这样，传送数据907被写入第1缓冲存储器901(S003)。
当传送数据907的写入结束时(S004)，第1存储器控制电路904向时钟供给电路905、处理器、及数据处理电路902输出数据传送指令结束信号919。
时钟供给电路905根据上述数据传送指令结束信号919的输入停止向第1缓冲存储器901的数据写入电路即第1存储器控制电路904供给第1时钟911，处理器根据上述数据传送指令结束信号919的输入结束数据传送指令的发布，从而结束数据传送(S005)。
然后，时钟供给电路905根据上述数据传送指令结束信号919的输入向第1缓冲存储器901的数据读出电路、第2缓冲存储器903的数据写入电路、及数据处理电路902供给时钟(S007)。即，分别向第1存储器控制电路904、第2存储器控制电路906、及数据处理电路902供给第1时钟911、第2时钟912、及第3时钟913。
数据处理电路902根据上述数据传送指令结束信号919的输入向第1存储器控制电路904输出读出要求信号914，第1存储器控制电路904判定第1缓冲存储器901是否未发生下溢(S008)。
在S008，当判定第1缓冲存储器901未发生下溢时，第1存储器控制电路904向第1缓冲存储器901输出用于读取第1缓冲存储器901的读出数据908的第1存储器控制信号916。这样，从第1缓冲存储器901将读出数据908读出到数据处理电路902(S009)。
之后，数据处理电路902相对读出数据908进行数据处理(S010)。之后，数据处理电路902向第2存储器控制电路906输出写入要求信号915，第2存储器控制电路906向第2缓冲存储器903输出用于写入处理数据909的第2存储器控制信号917。这样，处理数据909被写入第2缓冲存储器903(S011)。
然后，数据处理电路902进行是否处理规定的数据(将64个作为1块的图像数据、将64×6个作为1宏块的图像数据等)的判定(S012)。
在判定尚未处理规定的数据的场合，再次进行S008-S012的处理并反复进行到处理规定的数据为止；当判定处理了规定的数据时，将数据处理指令结束信号922输出到时钟供给电路905，停止向第1缓冲存储器901的数据读出电路、第2缓冲存储器903的数据写入电路、数据处理电路902供给时钟，同时，将上述数据处理结束信号923输出到处理器，从而结束处理，结束一连串的处理(S014)。
另外，在S008，当判定第1缓冲存储器901发生下溢时，第1存储器控制电路904向处理器输出数据传送要求信号921进行数据传送要求，同时，将上述数据传送要求信号921输出到时钟供给电路905，停止向第1缓冲存储器901的数据读出电路、第2缓冲存储器902的数据写入电路、数据处理电路903供给时钟(S020)。然后，处理器再次向第1存储器控制电路904和时钟供给电路905发布用于将传送数据907写入第1缓冲存储器901的数据传送指令作为数据传送指令信号918(S015)。时钟供给电路905将时钟供给第1缓冲存储器901的数据写入电路(S016)。即，向第1存储器控制电路904供给第1时钟911，使第1存储器控制电路904动作。然后，第1存储器控制电路904向第1缓冲存储器901输出用于写入传送数据907的第1存储器控制信号916。这样，传送数据907被写入第1缓冲存储器901(S017)。当传送数据907的写入结束时(S018)，第1存储器控制电路904向时钟供给电路905输出数据传送指令结束信号919，停止向第1缓冲存储器901的数据写入电路即第1存储器控制电路904供给第1时钟91 1，同时，将上述数据传送指令结束信号919输出到处理器，从而结束数据传送(S019)。此后，再次进行S007  后的处理。
这样，在按照实施形式3的数据处理装置中，通过设置根据从指令发布源发布的指令进行时钟的供给的时钟供给电路905，从而可停止数据未传送期间和数据未处理期间的时钟的供给，可减少消耗电力，可不如过去那样发布数据处理指令，根据数据传送的结束进行数据处理，所以，可减少指令发布次数。
另外，当第1缓冲存储器901发生下溢时，不如过去那样结束数据处理指令地进行数据传送要求，根据数据传送指令的结束再次进行数据处理，所以，当第1缓冲存储器901发生下溢的时，指令发布源不需要再次发布数据处理指令，可减少指令发布次数；另外，当进行上述数据传送要求时，停止向第1缓冲存储器901的数据读出电路、第2缓冲存储器903的数据写入电路、数据处理电路902供给时钟，在数据传送结束之前不进行时钟供给，所以，即使在发布数据传送指令之前时间经过，也可防止消耗电力的增加。
当结束数据处理时，如输出表示用于写入传送数据907的第1缓冲存储器901的空容量或数据占有量的缓冲存储器空容量通知信号910，则可判断下一数据传送指令的传送数据数，结果，可最大限度地将数据传递到第1缓冲存储器901，可减少数据的下溢发生的次数。
实施形式4
下面，根据图7和图8说明本实施形式4的数据处理装置。
图7为示出本实施形式4的数据处理装置的构成的框图。
在图7中，符号1201为第1缓冲存储器，用于存放读出数据1208。符号1202为数据处理电路，对从第1缓冲存储器1201读出的读出数据1208进行数据处理(可变长解码)。数据处理电路1202根据第3时钟1213的输入动作。符号1203为第2缓冲存储器，存放由数据处理电路1202处理的处理数据1209。符号1204为第1存储器控制电路，向第1缓冲存储器1201输出第1存储器控制信号1216，该第1存储器控制信号1216用于将第1缓冲存储器1201的读出数据1208读出到数据处理电路1202。第1存储器控制电路1204根据第1时钟1211的输入动作。符号1205为时钟供给电路，分别将第1时钟1211、第2时钟1212、第3时钟1213分别供给第1存储器控制电路1204、第2存储器控制电路1206、及数据处理电路1202。符号1206为第2存储器控制电路，向第2缓冲存储器1203输出第2存储器控制信号1217，该第2存储器控制信号1217用于将处理数据1209写入第2缓冲存储器1203或输出写入第2缓冲存储器1203的处理数据(传送数据)1207。另外，在数据处理结束之前，进行第2缓冲存储器1203是否未发生上溢的判定。第2存储器控制电路1206根据第2时钟1212的输入进行动作。
下面，根据图8说明具有上述构成的数据处理装置的数据处理方法。
首先，指令发布源例如处理器向时钟供给电路1205和数据处理电路1202发布用于处理第1缓冲存储器1201的读出数据1208的数据处理指令作为数据处理指令信号1220(S101)。
时钟供给电路1205根据上述数据处理指令信号1220的输入向第1缓冲存储器1201的数据读出电路、第2缓冲存储器1203的数据写入电路、及数据处理电路1202供给时钟(S102)。即，分别向第1存储器控制电路1204、第2存储器控制电路1206、及数据处理电路1202供给第1时钟1211、第2时钟1212、及第3时钟1213。
数据处理电路1202根据上述数据处理指令信号1220的输入将读出要求信号1214输出到第1存储器控制电路1204，第1存储器控制电路1204向第1缓冲存储器1201输出用于读出第1缓冲存储器1201的读出数据1208的第1存储器控制信号1216。这样，第1缓冲存储器1201的读出数据1208被读出到数据处理电路1202(S103)。
然后，数据处理电路1202相对读出数据1208进行数据处理(S104)，向第2存储器控制电路1206输出写入要求信号1215。之后，第2存储器控制电路1206向第2缓冲存储器1203输出用于写入处理数据1209的第2存储器控制信号1217。这样，将由数据处理电路1202处理后的处理数据1209写入第2缓冲存储器1203(S105)。
然后，数据处理电路1202进行是否已结束规定的数据(将64个作为1块的图像数据、将64×6个作为1宏块的图像数据等)的处理的判定(S106)。
在S106，当判定已处理规定的数据时，数据处理电路1202向时钟供给电路1205输出数据处理指令结束信号1222，停止向第1缓冲存储器1201的数据读出电路、第2缓冲存储器1203的数据写入电路、及数据处理电路1202的时钟供给，同时，将上述数据处理指令结束信号1222输出到处理器。这样，结束数据处理(S107)。之后，处理器向时钟供给电路1205和第2存储器控制电路1206发布数据传送指令信号1218(S108)。
时钟供给电路1205根据上述数据传送指令信号1218的输入向第2缓冲存储器1203的数据读出电路即第2存储器控制电路1206供给第2时钟1212(S109)。这样，第2存储器控制电路1206动作。
第2存储器控制电路1206根据上述数据传送指令信号1218的输入向第2缓冲存储器1203输出用于从第2缓冲存储器1203读出传送数据1207的第2存储器控制信号1217。这样，读出第2缓冲存储器1203的传送数据1207(S110)。
当传送数据1207的读出结束时(S111)，第2存储器控制电路1206向时钟供给电路1205输出数据传送指令结束信号1219，停止向第2缓冲存储器1203的数据读出电路的供给第2时钟1212，同时，向处理器输出上述数据传送指令结束信号1219，从而结束数据传送，结束一连串的处理(S112)。
另外，在S106，当判定未处理规定的数据时，数据处理电路1202将写入要求信号1215输出到第2存储器控制电路1206。第2存储器控制电路1206判定在第2缓冲存储器1203是否未发生上溢(S113)。
在S113中，如判定第2缓冲存储器1203未发生上溢，则再次反复进行S103-S106的处理。
在S113中，当判定第2缓冲存储器1203发生上溢时，第2存储器控制电路1206向处理器输出数据传送要求信号1221，进行数据传送要求(S114)。此后，处理器向时钟供给电路1205和第2存储器控制电路1206发布数据传送指令信号1218(S115)。时钟供给电路1205根据上述数据传送指令信号1218的输入向第2缓冲存储器1203的数据读出电路即第2存储器控制电路1206供给第2时钟1212(S116)。这样，第2存储器控制电路1206动作。第2存储器控制电路1206根据上述数据传送指令信号1218的输入，向第2缓冲存储器1203输出用于从第2缓冲存储器1203读出传送数据1207的第2存储器控制信号1217。这样，读出第2缓冲存储器1203的传送数据1207(S117)。当传送数据1207的读出结束时(S118)，第2存储器控制电路1206向时钟供给电路1205输出数据传送指令结束信号1219，停止向第2缓冲存储器1203的数据读出电路供给第2时钟1212，同时，向处理器输出上述数据传送指令结束信号1219，结束数据传送，结束一连串的处理(S119)。再次进行S103以后的处理。
这样，在本实施形式4的数据处理方法中，具有根据从指令发布源发布的指令进行时钟供给的时钟供给电路1205，从而可停止数据未传送期间和数据未处理期间的时钟的供给，可减少消耗电力。
另外，在第2缓冲存储器1203发生上溢的场合，可不如过去那样结束数据处理指令地进行数据传送，之后，根据数据传送的结束继续进行数据处理，所以，当第2缓冲存储器1203发生上溢时，指令发布源不需要再次发布数据处理指令，可减少指令发布次数。
当结束数据处理时，如输出表示用于写入处理数据1209的第2缓冲存储器1203的空容量或数据占有量的缓冲存储器空容量通知信号1210，则可判断下一数据传送指令的传送数据数，结果，可最大限度地将数据传递到第2缓冲存储器1203，可减少数据的上溢发生的次数。
实施形式5
下面，根据图9和图10说明本实施形式5的数据处理装置。
图9为示出本实施形式5的数据处理装置的构成的框图。在图9中，与图7相同或相当的构成要素采用相同符号，省略其说明。
与实施形式4的不同之处在于，当第2缓冲存储器1203发生下溢时，进行数据传送，同时，停止向第1缓冲存储器1201的数据读出电路、第2缓冲存储器1203的数据写入电路、及数据处理电路1202的时钟供给；第1缓冲存储器1201发生上溢时，根据数据的传送的结束，向第1缓冲存储器1201的数据读出电路、第2缓冲存储器1203的数据写入电路、及数据处理电路1202的时钟供给。
下面，根据图10说明具有上述构成的数据处理装置的数据处理方法。
首先，指令发布源例如处理器向时钟供给电路1205和数据处理电路1202发布用于处理第1缓冲存储器1201的读出数据1208的数据处理指令作为数据处理指令信号1220(S101)。
时钟供给电路1205根据上述数据处理指令信号1220的输入向第1缓冲存储器1201的数据读出电路、第2缓冲存储器1203的数据写入电路、及数据处理电路1202供给时钟(S102)。即，分别向第1存储器控制电路1204、第2存储器控制电路1206、及数据处理电路1202供给第1时钟1211、第2时钟1212、及第3时钟1213。
数据处理电路1202根据上述数据处理指令信号1220的输入将读出要求信号1214输出到第1存储器控制电路1204，第1存储器控制电路1204向第1缓冲存储器1201输出用于读出第1缓冲存储器1201的读出数据1208的第1存储器控制信号1216。这样，第1缓冲存储器1201的读出数据1208被读出到数据处理电路1202(S103)。
然后，数据处理电路1202相对读出数据1208进行数据处理(S104)，向第2存储器控制电路1206输出写入要求信号1215。之后，第2存储器控制电路1206向第2缓冲存储器1203输出用于写入处理数据1209的第2存储器控制信号1217。这样，将由数据处理电路1202处理后的处理数据1209写入第2缓冲存储器1203(S105)。
然后，数据处理电路1202进行是否已结束规定的数据(将64个作为1块的图像数据、将64×6个作为1宏块的图像数据等)的处理的判定(S106)。
在S106，当判定已处理规定的数据时，数据处理电路1202向时钟供给电路1205输出数据处理指令结束信号1222，停止向第1缓冲存储器1201的数据读出电路、第2缓冲存储器1203的数据写入电路、及数据处理电路1202的时钟供给，同时，将上述数据处理指令结束信号1222输出到处理器。这样，结束数据处理(S107)。之后，处理器向时钟供给电路1205和第2存储器控制电路1206发布数据传送指令信号1218(S108)。
时钟供给电路1205根据上述数据传送指令信号1218的输入向第2缓冲存储器1203的数据读出电路即第2存储器控制电路1206供给第2时钟1212(S109)。这样，第2存储器控制电路1206动作。
第2存储器控制电路1206根据上述数据传送指令信号1218的输入向第2缓冲存储器1203输出用于从第2缓冲存储器1203读出传送数据1207的第2存储器控制信号1217。这样，读出第2缓冲存储器1203的传送数据1207(S110)。
当传送数据1207的读出结束时(S111)，第2存储器控制电路1206向时钟供给电路1205输出数据传送指令结束信号1219，停止第2时钟1212向第2缓冲存储器1203的数据读出电路的供给，同时，向处理器输出上述数据传送指令结束信号1219，从而结束数据传送，结束一连串的处理(S112)。
另外，在S106，当判定未处理规定的数据时，数据处理电路1202将写入要求信号1215输出到第2存储器控制电路1206。读出数据1208判定在第2缓冲存储器1203是否未发生上溢(S113)。
在S113中，如判定第2缓冲存储器1203未发生上溢，则再次反复进行S103-S106的处理。
在S113中，当判定第2缓冲存储器1203发生上溢时，第2存储器控制电路1206向处理器输出数据传送要求信号1221，进行数据传送要求，同时，向时钟供给电路1205输出上述数据传送要求信号1221，停止向第1缓冲存储器1201的数据读出电路、第2缓冲存储器1203的数据写入电路、及数据处理电路1202的时钟供给(S120)。即，停止向第1存储器控制电路1204、第2存储器控制电路1206、及数据处理电路1202供给第1时钟1211、第2时钟1212、及第3时钟1213。此后，处理器向时钟供给电路1205和第2存储器控制电路1206发布数据传送指令信号1218(S115)。时钟供给电路1205根据上述数据传送指令信号1218的输入向第2缓冲存储器1203的数据读出电路即第2存储器控制电路1206供给第2时钟1212(S116)。这样，第2存储器控制电路1206动作。第2存储器控制电路1206根据上述数据传送指令信号1218的输入，向第2缓冲存储器1203输出用于从第2缓冲存储器1203读出传送数据1207的第2存储器控制信号1217。这样，读出第2缓冲存储器1203的传送数据1207(S117)。当传送数据1207的读出结束时(S118)，第2存储器控制电路1206向时钟供给电路1205输出数据传送指令结束信号1219，停止向第2缓冲存储器1203的数据读出电路供给第2时钟1212，同时，向处理器输出上述数据传送指令结束信号1219，结束数据传送，结束一连串的处理(S119)。再次进行S102以后的处理。
这样，在本实施形式5的数据处理方法中，具有根据从指令发布源发布的指令进行时钟供给的时钟供给电路1205，从而可停止数据未传送期间和数据未处理期间的时钟的供给，可减少消耗电力。
另外，在第2缓冲存储器1203发生上溢的场合，可不如过去那样结束数据处理地进行数据传送，之后，根据数据传送的结束继续进行数据处理，所以，当第2缓冲存储器1203发生上溢时，指令发布源不需要再次发布数据处理指令，可减少指令发布次数。
另外，当进行上述数据传送要求时，停止向第1缓冲存储器1201的数据读出电路、第2缓冲存储器1203的数据写入电路、及1202的时钟供给，在数据传送结束之前不进行时钟的供给，所以，即使在发布数据传送指令之前时间经过，也可防止消耗电力的增加。
当结束数据处理时，如输出表示第2缓冲存储器1203的空容量或数据占有量的缓冲存储器空容量通知信号1210，则可判断下一数据传送指令的传送数据数，结果，可最大限度地将数据传送到第2缓冲存储器1203，可减少数据的上溢发生的次数。
实施形式6
下面，根据图11和图12说明本实施形式6的数据处理装置。
图11为示出本实施形式6的数据处理装置的构成的框图。在图11中，与图9相同或相当的构成要素采用相同符号，省略其说明。
与实施形式5的不同之处在于，不从指令发布源发布数据传送指令，根据数据处理的结束开始数据传送。
下面，根据图12说明具有上述构成的数据处理装置的数据处理方法。
首先，指令发布源例如处理器向时钟供给电路1205和数据处理电路1202发布用于处理第1缓冲存储器1201的读出数据1208的数据处理指令作为数据处理指令信号1220(S101)。
时钟供给电路1205根据上述数据处理指令信号1220的输入向第1缓冲存储器1201的数据读出电路、第2缓冲存储器1203的数据写入电路、及数据处理电路1202供给时钟(S102)。即，分别向第1存储器控制电路1204、第2存储器控制电路1206、及数据处理电路1202供给第1时钟1211、第2时钟1212、及第3时钟1213。
数据处理电路1202根据上述数据处理指令信号1220的输入将读出要求信号1214输出到第1存储器控制电路1204，第1存储器控制电路1204向第1缓冲存储器1201输出用于读出第1缓冲存储器1201的读出数据1208的第1存储器控制信号1216。这样，第1缓冲存储器1201的读出数据1208被读出到数据处理电路1202(S103)。
然后，数据处理电路1202对读出数据1208进行数据处理(S104)，向第2存储器控制电路1206输出写入要求信号1215。之后，第2存储器控制电路1206向第2缓冲存储器1203输出用于写入处理数据1209的第2存储器控制信号1217。这样，将由数据处理电路1202处理后的处理数据1209写入第2缓冲存储器1203(S105)。
然后，数据处理电路1202进行是否已结束规定的数据(将64个作为1块的图像数据、将64×6个作为1宏块的图像数据等)的处理的判定(S106)。
在S106，当判定已处理规定的数据时，数据处理电路1202向时钟供给电路1205、处理器、及第2存储器控制电路1206输出数据处理指令结束信号1222。
时钟供给电路1205根据上述数据处理指令结束信号1222的输入，停止向第1缓冲存储器1201的数据读出电路、第2缓冲存储器1203的数据写入电路、及数据处理电路1202的时钟供给，即，停止向第1存储器控制电路1204、第2存储器控制电路1206、及数据处理电路1202供给第1时钟1211、第2时钟1212、及第3时钟1213，处理器根据上述数据处理指令结束信号1222的输入结束数据处理指令。这样，结束数据处理(S107)。
时钟供给电路1205根据上述数据处理指令结束信号1222的输入向第2缓冲存储器1203的数据读出电路即第2存储器控制电路1206供给第2时钟1212(S109)。
第2存储器控制电路1206根据上述数据处理指令结束信号1222的输入向第2缓冲存储器1203输出用于从第2缓冲存储器1203读出传送数据1207的第2存储器控制信号1217。这样，读出第2缓冲存储器1203的传送数据1207(S110)。
当传送数据1207的读出结束时(S111)，第2存储器控制电路1206向时钟供给电路1205输出数据传送结束信号1223，停止向第2缓冲存储器1203的数据读出电路供给第2时钟1212，同时，向处理器输出上述数据传送结束信号1223，从而结束数据传送，结束一连串的处理(S112)。
另外，在S106，当判定未处理规定的数据时，数据处理电路1202将写入要求信号1215输出到第2存储器控制电路1206。第2存储器控制电路1208判定在第2缓冲存储器1203是否未发生上溢(S113)。
在S113中，当判定第2缓冲存储器1203未发生上溢时，再次反复进行S103～S106的处理。
在S113中，如判定已处理规定的数据时，数据处理电路1202向时钟供给电路1205、处理器、及第2存储器控制电路1206输出数据处理指令结束信号1222。时钟供给电路1205根据上述数据处理指令结束信号1222的输入向第1缓冲存储器1201的数据读出电路、第2缓冲存储器1203的数据写入电路、及数据处理电路1202的时钟供给，处理器根据上述数据处理指令结束信号1222的输入结束数据处理指令的发布。这样，结束数据处理(S120)。另外，时钟供给电路1205根据上述数据处理指令结束信号1222的输入向第2缓冲存储器1203的数据读出电路即第2存储器控制电路1206供给第2时钟1212(S116)。这样，第2存储器控制电路1206动作。第2存储器控制电路1206根据上述数据传送指令信号1218的输入，向第2缓冲存储器1203输出用于从第2缓冲存储器1203读出传送数据1207的第2存储器控制信号1217。这样，读出第2缓冲存储器1203的传送数据1207(S117)。当传送数据1207的读出结束时(S118)，第2存储器控制电路1206向时钟供给电路1205输出数据传送指令结束信号1219，停止向第2缓冲存储器1203的数据读出电路供给第2时钟1212，同时，向处理器输出上述数据传送指令结束信号1219，结束数据传送，结束一连串的处理(S119)。再次进行S102以后的处理。
这样，在本实施形式6的数据处理方法中，具有根据从指令发布源发布的指令进行时钟供给的时钟供给电路1205，从而可停止数据未传送期间和数据未处理期间的时钟的供给，可减少消耗电力。
另外，在第2缓冲存储器1203发生上溢的场合，可不如过去那样结束数据处理地进行数据传送，之后，根据数据传送的结束继续进行数据处理，所以，当第2缓冲存储器1203发生上溢时，指令发布源不需要再次发布数据处理指令，可减少指令发布次数。
另外，当进行上述数据传送要求时，停止向第1缓冲存储器1201的数据读出电路、第2缓冲存储器1203的数据写入电路、及数据处理电路1202的时钟供给，在数据传送结束之前不进行时钟的供给，所以，即使在发布数据传送指令之前时间经过，也可防止消耗电力的增加。
当结束数据处理时，如输出表示第2缓冲存储器1203的空容量或数据占有量的缓冲存储器空容量通知信号1210，则可判断下一数据传送指令的传送数据数，结果，可最大限度地将数据传送到第2缓冲存储器1203，可减少数据的上溢发生的次数。
产业上利用的可能性
本发明的数据处理装置和数据处理方法在发生下溢或上溢的场合，不结束数据处理地进行数据传送，同时，控制时钟的供给，因此，作为数据处理装置和数据处理方法有用。

Claims (28)

1.一种数据处理装置，根据从指令发布源输出的指令进行将传送数据写入第1缓冲存储器的数据传送，根据数据处理电路对从上述第1缓冲存储器读出的上述传送数据进行数据处理，写入第2缓冲存储器；其特征在于：具有时钟供给电路，该时钟供给电路进行向第1数据写入电路的第1时钟的供给及向数据读出电路、上述数据处理电路、第2数据写入电路的第2时钟供给，该第1数据写入电路用于将上述传送数据写入上述第1缓冲存储器，该数据读出电路用于从上述第1缓冲存储器读出上述传送数据，该第2数据写入电路用于将处理数据写入上述第2缓冲存储器。
2.根据权利要求1所述的数据处理装置，其特征在于：上述第1数据写入电路具有在结束上述传送数据的写入时将上述数据传送的结束通知上述指令发布源和上述时钟供给电路的数据传送结束通知装置；当从上述指令发布源发布数据传送指令时，由上述时钟供给电路进行上述第1时钟的供给，开始上述数据传送；当由上述数据传送结束通知装置通知了上述数据的传送结束时，由上述时钟供给电路停止上述第1时钟的供给。
3.根据权利要求1所述的数据处理装置，其特征在于：上述数据处理电路具有在结束上述数据处理时将上述数据处理的结束通知上述指令发布源和上述时钟供给电路的数据处理结束通知装置；当从上述指令发布源发布数据处理指令时，由上述时钟供给电路进行上述第2时钟的供给，开始上述数据处理；当由上述数据处理结束通知装置通知了上述数据处理的结束时，由上述时钟供给电路停止上述第2时钟的供给。
4.根据权利要求1所述的数据处理装置，其特征在于：上述第1数据写入电路具有在结束上述传送数据的写入时将上述数据传送的结束通知上述指令发布源和上述时钟供给电路的数据传送结束通知装置；上述数据处理电路具有在结束上述数据处理时将上述数据处理的结束通知上述指令发布源和上述时钟供给电路的数据处理结束通知装置；当从上述指令发布源发布数据传送指令时，由上述时钟供给电路进行上述第1时钟的供给，开始上述数据传送；当由上述数据传送结束通知装置通知了上述数据的传送结束时，由上述时钟供给电路停止上述第1时钟的供给，结束上述数据传送，而且，进行上述第2时钟的供给，开始上述数据处理；当由上述数据处理结束通知装置通知了上述数据处理的结束时，由上述时钟供给电路停止上述第2时钟的供给。
5.根据权利要求1所述的数据处理装置，其特征在于：上述数据读出电路具有判定装置和数据传送要求装置，该判定装置在进行上述数据处理之前判定上述第1缓冲存储器是否发生下溢，该数据传送要求装置在由该判定装置判定上述第1缓冲存储器发生下溢的场合，向上述指令发布源输出用于进行数据传送要求的数据传送要求信号。
6.根据权利要求1所述的数据处理装置，其特征在于：上述数据读出电路具有判定装置和数据传送要求装置，该判定装置在进行上述数据处理之前判定上述第1缓冲存储器是否发生下溢，该数据传送要求装置在由该判定装置判定上述第1缓冲存储器发生下溢的场合，向上述指令发布源和上述时钟供给电路输出用于进行数据传送要求的数据传送要求信号；上述时钟供给电路根据上述数据传送要求信号的输入停止上述第2时钟的供给。
7.根据权利要求1所述的数据处理装置，其特征在于：上述第1数据写入电路具有在结束上述数据处理时通知上述第1缓冲存储器的空容量或数据占有量的通知装置。
8.一种数据处理装置，根据从指令发布源输出的指令读出第1缓冲存储器的数据，由数据处理电路进行数据处理，将进行了该数据处理的处理数据写入第2缓冲存储器，读出写入上述第2缓冲存储器的处理数据，进行数据传送；其特征在于：具有时钟供给电路，该时钟供给电路进行向第1数据读出电路、上述数据处理电路、及数据写入电路的第1时钟供给和向第2数据读出电路的第2时钟供给，该第1数据读出电路将上述第1缓冲存储器的数据读出到上述数据处理电路，该数据写入电路将处理数据写入上述第2缓冲存储器，该第2数据读出电路读出上述第2缓冲存储器的处理数据进行传送。
9.根据权利要求8所述的数据处理装置，其特征在于：上述数据处理电路具有在结束上述数据处理时将上述数据处理的结束通知上述指令发布源和上述时钟供给电路的数据处理结束通知装置；当从上述指令发布源发布数据处理指令时，由上述时钟供给电路进行上述第1时钟的供给，开始上述数据处理；当由上述数据处理结束通知装置通知上述数据处理的结束时，由上述时钟供给电路停止上述第1时钟的供给。
10.根据权利要求8所述的数据处理装置，其特征在于：上述第2数据读出电路具有在结束上述数据读出时将上述数据传送的结束通知上述指令发布源和上述时钟供给电路的数据读出结束通知装置；当从上述指令发布源发布数据传送指令时，由上述时钟供给电路进行上述第2时钟的供给，开始上述数据传送，当由上述数据传送结束通知装置通知上述数据传送的结束时，由上述时钟供给电路停止上述第2时钟的供给。
11.根据权利要求8所述的数据处理装置，其特征在于：上述数据处理电路具有在结束上述数据处理时将上述数据处理的结束通知上述指令发布源和上述时钟供给电路的数据处理结束通知装置；上述第2数据读出电路具有在结束上述数据读出时将上述数据读出结束通知上述指令发布源和上述时钟供给电路的数据传送结束通知装置；当从上述指令发布源发布数据处理指令时，由上述时钟供给电路进行上述第1时钟的供给，开始上述数据处理，当由上述数据处理结束通知装置通知上述数据处理指令的结束时，由上述时钟供给电路停止上述第1时钟的供给，结束上述数据处理，而且，进行上述第2时钟的供给，开始上述数据传送；当由上述数据传送结束通知装置通知上述数据传送的结束时，由上述时钟供给电路停止上述第2时钟的供给。
12.根据权利要求8所述的数据处理装置，其特征在于：上述数据写入电路具有判定装置和数据传送要求装置；该判定装置在进行上述数据传送之前判定上述第2缓冲存储器是否发生上溢；该数据传送要求装置在由该判定装置判定上述第2缓冲存储器发生上溢的场合，向上述指令发布源输出用于进行数据传送要求的数据传送要求信号。
13.根据权利要求8所述的数据处理装置，其特征在于：上述数据写入电路具有判定装置和数据传送要求装置；该判定装置在进行上述数据传送之前判定上述第2缓冲存储器是否发生上溢；该数据传送要求装置在由该判定装置判定上述第2缓冲存储器发生上溢的场合，向上述指令发布源和上述时钟供给电路输出用于进行数据传送要求的数据传送要求信号；上述时钟供给电路根据上述数据传送要求信号的输入停止上述第1时钟的供给。
14.根据权利要求8所述的数据处理装置，其特征在于：上述第2数据读出电路具有在结束上述数据传送时通知上述第2缓冲存储器的空容量或数据占有量的通知装置。
15.一种数据处理方法，根据从指令发布源输出的指令进行将传送数据写入第1缓冲存储器的数据传送，由数据处理电路对从上述第1缓冲存储器读出的上述传送数据进行数据处理，写入第2缓冲存储器；其特征在于：进行向第1数据写入电路的第1时钟的供给及向数据读出电路、上述数据处理电路、数据写入电路的第2时钟供给，该第1数据写入电路用于将上述传送数据写入上述第1缓冲存储器，该数据读出电路用于从上述第1缓冲存储器读出上述传送数据，该数据处理电路对上述传送数据进行数据处理，该数据写入电路用于将处理数据写入上述第2缓冲存储器。
16.根据权利要求15所述的数据处理方法，其特征在于：当从上述指令发布源发布数据传送指令时，进行上述第1时钟的供给，开始上述数据传送，当上述数据的写入结束时，通知上述数据传送的结束，停止上述第1时钟的供给。
17.根据权利要求15所述的数据处理方法，其特征在于：当从上述指令发布源发布数据处理指令时，进行上述第2时钟的供给，开始上述数据处理；当上述数据处理结束时，通知上述数据处理的结束，停止上述第2时钟的供给。
18.根据权利要求15所述的数据处理方法，其特征在于：当从上述指令发布源发布数据传送指令时，进行上述第1时钟的供给，开始上述数据传送；当上述传送数据的写入结束时，通知上述数据传送的结束；当通知了上述数据的传送结束时，停止上述第1时钟的供给，结束上述数据传送，而且，进行上述第2时钟的供给，开始上述数据处理；在上述数据处理结束时通知上述数据处理的结束，停止上述第2时钟的供给。
19.根据权利要求15所述的数据处理方法，其特征在于：在进行上述数据处理之前判定上述第1缓冲存储器是否发生下溢，在判定上述第1缓冲存储器发生下溢的场合，进行数据传送要求。
20.根据权利要求15所述的数据处理方法，其特征在于：在进行上述数据处理之前判定上述第1缓冲存储器是否发生下溢；判定上述第1缓冲存储器发生下溢的场合，停止上述第2时钟的供给，进行数据传送要求。
21.根据权利要求15所述的数据处理方法，其特征在于：在结束上述数据处理时通知上述第1缓冲存储器的空容量或数据占有量。
22.一种数据处理方法，根据从指令发布源输出的指令读出第1缓冲存储器的数据，由数据处理电路进行数据处理，将进行了该数据处理的处理数据写入第2缓冲存储器，读出写入上述第2缓冲存储器的处理数据，进行数据传送；其特征在于：进行向第1数据读出电路、上述数据处理电路、及数据写入电路的第1时钟供给和向第2数据读出电路的第2时钟供给，该第1数据读出电路将上述第1缓冲存储器的数据读出到上述数据处理电路，该数据处理电路对上述数据进行处理，该数据写入电路将处理数据写入上述第2缓冲存储器，该第2数据读出电路读出上述第2缓冲存储器的处理数据进行传送。
23.根据权利要求22所述的数据处理方法，其特征在于：当从上述指令发布源发布数据处理指令时，进行上述第1时钟的供给，开始上述数据处理；当上述数据处理结束时，通知上述数据处理的结束，停止上述第1时钟的供给。
24.根据权利要求22所述的数据处理方法，其特征在于：当从上述指令发布源发布数据传送指令时，进行上述第2时钟的供给，开始上述数据传送，当上述传送数据读出结束时，通知上述数据的传送的结束，停止上述第2时钟的供给。
25.根据权利要求22所述的数据处理方法，其特征在于：当从上述指令发布源发布数据处理指令时，进行上述第1时钟的供给，开始上述数据处理；当上述数据处理结束时，通知上述数据处理的结束，停止上述第1时钟的供给，结束上述数据处理，而且，进行上述第2时钟的供给，开始上述数据传送，当上述传送数据的读出结束时，通知上述数据传送的结束，停止上述第2时钟的供给。
26.根据权利要求22所述的数据处理方法，其特征在于：在进行上述数据传送之前判定上述第2缓冲存储器是否发生上溢，在判定上述第2缓冲存储器发生上溢的场合，进行数据传送要求。
27.根据权利要求22所述的数据处理方法，其特征在于：在进行上述数据传送之前判定上述第2缓冲存储器是否发生上溢；在判定上述第2缓冲存储器发生上溢的场合，停止上述第1时钟的供给，进行数据传送要求。
28.根据权利要求22所述的数据处理方法，其特征在于：当结束上述数据传送时，通知上述第2缓冲存储器的空容量或数据占有量。
CN01810482A 2000-05-30 2001-05-30 数据处理装置和数据处理方法 Pending CN1432156A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP159872/2000 2000-05-30
JP2000159872 2000-05-30

Publications (1)

Publication Number Publication Date
CN1432156A true CN1432156A (zh) 2003-07-23

Family

ID=18664146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01810482A Pending CN1432156A (zh) 2000-05-30 2001-05-30 数据处理装置和数据处理方法

Country Status (5)

Country Link
US (1) US20030165277A1 (zh)
EP (1) EP1302858A4 (zh)
KR (1) KR100572417B1 (zh)
CN (1) CN1432156A (zh)
WO (1) WO2001093051A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981593A (zh) * 2007-05-11 2013-03-20 松下电器产业株式会社 数据处理装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690454B1 (ko) * 2004-12-29 2007-03-09 한화종합화학 주식회사 이차원 바코드가 인쇄된 마루 바닥재
KR100666076B1 (ko) * 2004-12-29 2007-01-09 한화종합화학 주식회사 바코드가 인쇄된 합성수지 타일
US8867683B2 (en) * 2006-01-27 2014-10-21 Ati Technologies Ulc Receiver and method for synchronizing and aligning serial streams
GB2466762B (en) * 2007-10-30 2013-05-15 Synopsys Inc Method and system for clock control for power-state transitions
US8806093B2 (en) * 2010-04-01 2014-08-12 Intel Corporation Method, apparatus, and system for enabling a deterministic interface
US10254782B2 (en) * 2016-08-30 2019-04-09 Micron Technology, Inc. Apparatuses for reducing clock path power consumption in low power dynamic random access memory
KR102260982B1 (ko) 2020-09-16 2021-07-23 (주)유진에코씨엘 전로 더블슬래그 조업시 효율적인 탈린 및 용강회수 방법
US20240288923A1 (en) * 2023-02-23 2024-08-29 Marvell Asia Pte Ltd Power saving in a network device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775335A (en) * 1980-10-27 1982-05-11 Hitachi Ltd Data processor
JPS62145458A (ja) * 1985-12-20 1987-06-29 Nec Corp マイクロコンピユ−タ
JPS6486224A (en) * 1987-09-28 1989-03-30 Nec Corp Standby device for microcomputer
JPH0719211B2 (ja) * 1988-10-08 1995-03-06 日本電気株式会社 クロック制御方式
US5452434A (en) * 1992-07-14 1995-09-19 Advanced Micro Devices, Inc. Clock control for power savings in high performance central processing units
JP2636691B2 (ja) * 1993-07-12 1997-07-30 日本電気株式会社 マイクロコンピュータ
JP2658832B2 (ja) * 1993-11-12 1997-09-30 日本電気株式会社 動画像復号制御装置
JP3347580B2 (ja) * 1996-05-16 2002-11-20 ブラザー工業株式会社 情報処理装置、及び記憶媒体
US5739867A (en) * 1997-02-24 1998-04-14 Paradise Electronics, Inc. Method and apparatus for upscaling an image in both horizontal and vertical directions
JP3117001B2 (ja) * 1997-06-04 2000-12-11 日本電気株式会社 デジタル信号処理装置
JP4008583B2 (ja) * 1998-07-22 2007-11-14 株式会社沖データ 電子機器
US6034733A (en) * 1998-07-29 2000-03-07 S3 Incorporated Timing and control for deinterlacing and enhancement of non-deterministically arriving interlaced video data
US6647502B1 (en) * 1999-07-13 2003-11-11 Sony Corporation Method and apparatus for providing power based on the amount of data stored in buffers
US6782486B1 (en) * 2000-08-11 2004-08-24 Advanced Micro Devices, Inc. Apparatus for stopping and starting a clock in a clock forwarded I/O system depending on the presence of valid data in a receive buffer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981593A (zh) * 2007-05-11 2013-03-20 松下电器产业株式会社 数据处理装置

Also Published As

Publication number Publication date
EP1302858A4 (en) 2005-02-09
EP1302858A1 (en) 2003-04-16
US20030165277A1 (en) 2003-09-04
KR20030062234A (ko) 2003-07-23
WO2001093051A1 (en) 2001-12-06
KR100572417B1 (ko) 2006-04-18

Similar Documents

Publication Publication Date Title
CN1199471C (zh) 提高了处理效率的图象声音处理装置
CN1910931A (zh) 视频编码方法及装置、视频解码方法及装置、其程序及记录该程序的记录介质
CN1254113C (zh) 图像编码装置、图像编码方法、图像解码装置、图像解码方法和通信装置
CN1269361C (zh) B图像的直接模式运动矢量计算方法
CN1269049C (zh) 数据传送控制装置及电子设备
CN1878002A (zh) 数字信号编码装置、数字信号解码装置、数字信号算术编码方法及数字信号算术解码方法
CN1662068A (zh) 动态图像编码装置及动态图像处理装置
CN1517869A (zh) 处理器、运算处理方法和优先度决定方法
CN1898964A (zh) 运动图像编码设备以及该设备的控制方法和程序
CN1832575A (zh) 视频编码/解码方法和设备
CN1816154A (zh) 用于运动估计的方法和装置
CN1282107C (zh) 一种对图像进行快速压缩和解压缩的方法
CN101040535A (zh) 转换成中间格式的两步算术解码
CN1432156A (zh) 数据处理装置和数据处理方法
CN1845213A (zh) 一种实现sms4密码算法中加解密处理的方法
CN101065725A (zh) 命令供给装置
CN1240225C (zh) 图像编码装置以及图像编码方法
CN1320825C (zh) 图像译码方法、图像译码装置
CN1273491A (zh) 能够实现高速和高精度的编码的图象压缩装置
CN1321273A (zh) 操作系统和虚拟计算机系统
CN1265342C (zh) 数字图像输出装置
CN1924761A (zh) 数据处理装置、程序、记录介质和内容回放装置
CN1787197A (zh) 基板处理装置和基板处理装置的基板输送方法
CN1918917A (zh) 视频编码方法及装置、视频解码方法及装置、它们的程序及记录这些程序的记录媒体
CN1630376A (zh) 图像编码装置以及图像编码方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20030723