TW569025B

TW569025B - Event tester architecture for mixed signal testing

Info

Publication number: TW569025B
Application number: TW089123408A
Authority: TW
Inventors: Shigeru Sugamori
Original assignee: Advantest Corp
Priority date: 1999-11-12
Filing date: 2000-11-06
Publication date: 2004-01-01
Also published as: JP2001174526A; JP4330266B2; DE10055456A1; KR100506774B1; US6536006B1; KR20010051609A

Description

569025

五、發明說明（彳）發明部份衣— (請先閱讀背面之注意事項再填寫本頁) 本發明係有關一種用以測試半導體積體電路，諸如大 3 fe:監（L SI)電路之半導體測試系統，且更明確言之，係有關具有事件測試構造之半導體測試系統，此能測試混合 is 5虎f貝體電路，具有局速及高效率。在本發明之半導體測 S式系統中’測試系統由自由結合具有相同或不同能力之多個測試模組構成，在此，測試模組各相互獨立操作，從而能同時測試在測試下之裝置之類比信號區塊及數位信號區塊。發明背景圖1爲槪要方塊圖，顯示普通技術之半導體測試系統 Z —例’用以測試半導體積體電路（此後亦可稱爲"I c裝置"，"測試下之LSI"，或"測試下之裝置"）。經濟部智慧財產局員工消費合作社印製在圖丨之例中，一測試處理器1 1爲一專用之處理器 ’設置於半導體測試系統內，用以經由測試匯流排控制測試系統之操作。根據來自測試處理器1 1之圖型資料，一圖型丨生生挤1 2提供時間資料及波形資料分別至—*時間產生器1 2及一波形製作器1 4。波形製作器1 4使用來自圖型產生器1 2之波形資料及來自時間產生器丨3之時間資料，產生測試圖型，並供應測試圖型經一驅動器1 5至測試下之裝置（DUT)19。由測試圖型所造成之來自D U T 1 9之反應信號由一類比比較器16參考一預定之臨限電壓位準，變換爲一邏輯本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4- 經濟部智慧財產局員工消費合作社印製 569025 A7 B7 五、發明說明（2 ) 信號。邏輯信號由一邏輯比較器1 7與來自圖型產生器1 2 之預期値資料比較。邏輯比較之結果儲存於一失敗記憶器 18中，與DUT 19之位址相對應。驅動器15，類比比較益1 6，及用以變換測g式下之裝置之銷之開關（未顯示）設置於一銷電子裝置20中。上述電路構造設置於半導體測試系統之每一測試銷處。故此’由於大型半導體測試系統具有大量之測試銷，諸如自256測試銷至1 048測試銷，及裝有各如圖1所示之同數之電路構造，故一實際之半導體測試系統變爲非常大之系統。圖2顯示此一半導體測試系統之外觀之一例。半導體測試系統基本上由一主框22，一測試頭24，及一工作站26構成。工作站26爲一電腦，設有例如一圖畫使用者介面 (G UI )，用作測試系統及使用者間之介面。測試系統之操作，測試程式之製造，及测試程式之執行經由工作站2 6實施。主框22包含大量之測試波道（銷），各具有圖1所示之測試處理器1 1，圖型產生器1 2，時間產生器13，波形製作器14，及比較器17。測試頭24包含大量之印刷電路板，各具有圖丨所示之銷電子裝置20。測試頭24例如具有圓筒形狀，其中，構成銷電子裝置之印刷電路板在徑向上對齊。在測試頭24 之一上表面上，測試下之裝置1 9插入於約在一性能板28 之中心處之一·測試插座中。銷電子電路及性能板28之間，設置一銷（測試）裝本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）~ ' -5- 噘訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 569025 A7 __B7 五、發明說明（3 ) 置具27，此爲一接觸機構，供連通電子信號之用。銷裝置具27包含大量之接觸器，諸如pogo銷，用以電連接銷電子電路及性能板。測試下之裝置1 9接收來自銷電子裝置之測試圖型信號’並產生一反應輸出信號。在普通半導體測試系統，爲產生欲施加於測試下之裝置之測試圖型，使用測試資料，此由所謂循基礎之格式說明。在週期基礎之格式，測試圖型之每一變數與半導體測試系統之每一測試週期（測試率）相對訂定。更明確言之 ’測試資料中之測試週期（測試率）說明，波形（波形之種類，邊緣時間）說明，及向量說明訂定一特定測試週期中之測試圖型。在測試下之裝置/設r卜階段’在電腦協助設計（C A D) 環境下，所產生之設計資料經由一·測試台執行邏輯模擬程序加以鑑定。然而，經由測試台所獲得之設計鑑定資料說明於一事件基礎之格式中。在事件基礎之格式，特定測試圖型之每一改變點（事件，諸如自"0 "至"1 "或自"1 " 至"0"之改變點）係就時間經過而言。時間經過由例如距一預定基準點之一絕對時間長度，或二相鄰事件間之相對時間長度表示。本發明之發明者在美專利申請書09/340,37 1號中發表使用週期基礎之格式中之測試資料之測試圖型作製及使用事件基礎之格式中之測試資料之測試圖型製作間之比較。本發明之發明者亦提出事件基礎之測試系統，作爲半導體測試系統，爲一新構想之測試系統。事件基礎之測試系統本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -6- 569025 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（4 ) 之結構及操作詳細說明於由本發明之同一受讓人所擁有= 美專利申請書09/406,300號。如以上所述，在半導體測試系統中，設置等於多於測試銷之大量印刷電路板等，導致系統整個非常巨大。在普通半導體測試系統，各印刷電路板等相互相同。例如，在高速及高分解測試系統，.諸如測試率爲 5 00MHz及時間精確度爲80微微秒，所有測試銷之印刷電路板具有相同之能力，各能滿足該測試率及時間精確度。故此，普通半導體測試系統不可避免地變爲非常高成本之系統。而且，由於每一測試銷使用相同之電路結構，故測試系統僅能執行有限型式之測試。欲測試之裝置之一例包含一型式之半導體裝置，此具有類比功能及數位功能二者。其一典型之例爲一聲頻1C 或一·通訊裝置IC，此包含一類比-數位（A D)變換器，一數位-類比（D A)變換器，及一數位信號處理電路。在普通半導體測試系統，每次僅需執行一·種功能測試。故此，欲測試上述之混合信號積體電路，需以連續之形態分別測試每一·功能區塊，諸如先測試A D變換器，然後測試 DA變換器，及其後测試數位信號處理電路。即使在測試單由邏輯電路所構成之裝置之情形，此丨目 s式卜之裝置之所有銷幾乎恒w半導體測g式系統之最高丨牛會巨。例如，在具有數百銷之欲測試之一普通邏輯LSI裝置中，僅若干銷實際操作於最高速度，且需要最高速度測試信號，而其他數百銷則操作於大爲較低之速度上，且需要本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -7- 569025 A7

五、發明說明（5 ) 經濟部智慧財產局員工消費合作社印製低速度測試信號。晶片上系統（SoC)，吸引高度注意之一最近半導體裝置亦如是。故此，高速測試信號僅需施加於SoC之少數銷上，同時低速測試信號足供其他銷使用。由於普通半導體測g式系統不能同時平行執行不同型式之測試，故具有缺點，即爲完成混合信號裝置測試，需要長時間。而且，測試下之裝置之僅少數銷所需之高性能裝備於所有測試銷上，導致測試系統之成本高。普通半導體測試系統如上述安裝相同電路構造於所有測試銷上，且結果，不能由具有不同電路構造同時執行二或更多不同型式之測試之理由之一爲，該測試系統構造由使用週期基礎之測試資料產生測試圖型。在使用週期基礎 Z構想產生測試圖型中’軟體及硬體趨於複雜，因而，實際不能包含軟體所屬之不同電路構造於測試系統中，因爲此會使該測試系統甚至更爲複雜。爲更淸楚說明以上理由，比較使用週期基礎格式之測試資料之測試圖型製作及使用事件基礎格式之測試資料之測試圖型製作，參考圖3所示之波形。更詳細之比較發表於由本發明之同一受讓人所擁有之上述美專利申請書中〇圖3之例顯示一測試圖型根據由積體雷路之設計階段中所執行之邏輯模擬所發生並儲存於假檔3 7中之資料製作之情形。假檔之輸出爲事件基礎之格式之資料，顯示所設計之LSI(大型積體電路）裝置之輸入及輸出之變化，並具有說明38顯示於圖3之右下方，用以表示例如波形本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐）衣--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -8 - 569025 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（6 ) 3 1 ° 在本例中，假設諸如波形31所示之測試圖型爲欲由使用此說明製作。波形3 1顯示欲由銷（測試銷或測試波道）S a及Sb分別產生之測試圖型。說明波形之事件資料由定置邊San，Sbn，及其時間（例如距基準點之時間長度），及復置邊Ran，Rbn，及其時間構成。爲產生欲用於以週期基礎構想爲基礎之普通半導體測試系統中之測試圖型，測試資料需劃分爲測試週期（測試率），波形（波形之型式及其邊緣時間），及向量。此說明之一例顯示於圖3之中央及左方。在週期基礎之測試圖型中，如由圖3之左部中之波形33所示，一測試圖型劃分爲每一測試週期（T S 1， T S 2，及T S 3)，以訂定每一測試週期之波形及時間（延遲時間）。此等波形，時間，及測試週期之資料說明之一例顯示於時間資料（測試計劃）36中。波形之邏輯"1"，"0"，或"Z"之例以向量資料（圖型資料）35顯示。例如，.在時間資料36中，測試週期由"率"說明，以訂定測試週期間之時間間隔，及波形由RZ(回至零），NRZ(不回至零），及XOR(排他或）說明。而且，每一波形之時間由距對應測試週期之一預定邊緣之延遲時間訂定。如上述，由於普通半導體測試系統在週期菡礎之程序下產生一測試圖型，故在圖型產生器，時間產生器，及波形製作器中之硬體結構趨於複雜，且故此，欲用於此硬體上之軟體亦變爲複雜。而且，由於所有測試銷（諸如上本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------- 訂---------線 (請先閱讀背面之注意事項再填寫本頁) -9 - 569025 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（7 ) 例中之Sa及Sb)由公共測試週期訂定，故不能同時產生測試銷間不同週期之測試圖型。故此，在普通半導體測試系統中，相同之電路構造使用於所有測試銷中，且不能安裝不同電路結構之印刷電路板於其中。結果，不能同時平行執行不同之測試，諸如類比區塊測試及數位區塊測試。而且，例如，高速式測試系統亦需包含低速硬體構造（諸如高壓及大幅度產生電路及一驅動器抑制電路等），在此一測試系統中高速性能不能完全提高。反之，爲由使用事件基礎之方法產生測試圖型，僅需讀出事件記憶器中所儲存之定置/復置資料及所屬之時間資料，故需要非常簡單之硬體及軟體結構。而且，每一測試銷對其中是否有任何事件可獨立操作，而非測試週期，故此，可同時產生不同功能及頻率範圍之測試圖型。如上述，本發明之發明者提出事件基礎之半導體測試系統。在事件基礎之半導體測試系統，由於所涉及之硬體及軟體在結構及內容上非常簡單，故可構製其中具有不同硬體及軟體之整個測試系統。而且，由於每一測試銷可相互獨立操作，故可同時平行執行相互不同功能及頻率範圍之二或更多測試。發明槪要故此’本發明之一目的在提供一種半導體測試系統，此具有與測試銷對應之不同能力之測試模組，且故此能測本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -10- 569025 經濟部智慧財產局員工消費合作社印製 A7 B7 i、發明說明（8 ) 試在測試下之一混合信號裝置，同時平行測試類比功能及數位功能。本發明之另一目的在提供一種半導體測試系統，其中，可自由安裝不同銷數及能力之測試模組於測試主框（或測試頭）中，且其中，測試模組及測試主框間之連接規格經標準化。、本發明之另一目的在提供一種半導體測試系統，此可自由容納不同能力之多個測試模組，從而能同時平行測試在測試下之多個不同型式之裝置或功能區塊。本發明之另一目的在提供一種半導體測試系統，此可自由容納多個不同能力之測試模組，從而能以低成本建立具有充分測試性能之測試系統，且能提高其將來能力。本發明之半導體測試系統包含二或更多測試模組，其性能不相同；一測試頭容納具有不同性能之二或更多測試模組；設置於測試頭上之裝置用以電連接測試模組及測試下之裝置；一可選擇電路與測試下之裝置相對應，當测試下之裝置爲具有類比及數位功能之混合信號1C時；及一主電腦用以經由一測試匯流排與測試模組通訊，以控制測試系統之整個操作。測試模組之一型式之性能爲高速及高時間分解，而另--型式之性能則爲低速度及低時間分解。在本發明之半導體測試系統中，測試模組各包含多個事件測試板。在主電腦之控制下，測試板各提供一測試圖型至測試下之裝置之一對應銷，並鑑定來自測試下之裝置之結果輸出信號。本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------ΜΎ--------訂---------線t (請先閱讀背面之注意事項再填寫本頁) -11 - 569025

經濟部智慧財產局員工消費合作社印製五、發明說明（9 ) 由於本發明之半導體測試系統具有模組式結構，故可視欲測試之裝置之型式及測試目的而定，自由構製所需之測試系統·。如此，當測試下之裝置爲一混合信號積體電路 (其中具有類比電路及數位電路）時，可同時平行測試類比電路及數位電路。當測試下之裝置爲一高速邏輯1C時 ’僅其中之邏輯電路之一小部份實際操作於高速上。如此，爲測試此一高速邏輯1C，少數測試銷需具有高速能力。在本發明之半導體測試系統中，用以連接測試頭及測試模組之規格（介面）經標準化。故此，具有標準介面之任何測試模組可安裝於測試頭中之任何位置。如上述，在本發明之半導體測試系統中，測試模組（測試板）由事件基礎之構造構成，在此，執行測試所需之所有資訊依事件基礎之格式製備。故此，無需顯示每一測試週期之開始時間之比率信號，或普通技術中所用之與比率信號同步操作之圖型產生器。由於無需包含比率信號或圖型產生器，故在事件基礎之測試系統中之每一測試銷可與其他銷相互獨立操作。故此，可同時執行不同型式之測試，諸如類比電路測試及數位電路测試。而且，由於事件基礎之構造，故事件基礎之測試系統之硬體可大爲減少，同時用以控制測試模組之軟體可大爲簡化。故此，事件基礎之測試系統之整個物理體積可減小，導致進一步降低成本，減小地坪空間，及節省有關之成本。且在本發明之半導體測試系統中，在電子設計自動本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）衣--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -12- 經濟部智慧財產局員工消費合作社印製 569025 A7 _ B7 五、發明說明（10) (EDA)環境之裝置設計階段中之邏輯模擬資料可直接用以產生測試圖型，俾在鑑定階段中測試該裝置。故此，裝置之設計及裝置之鑑定間之周轉時間可大爲減少，從而進一步減少測試成本，同時增加測試效率。附圖簡述圖1爲方塊圖，顯示普通技術中之半導體測試系統 (LSI測試器）之基本構造。圖2爲槪要圖，顯示普通技術中之半導體測試系統之外觀之例。圖3爲用以比較在普通半導體測試系統用以產生週期基礎之測試圖型之說明之例及在本發明之半導體測試系統中用以產生事件基礎之測試圖型之說明之例之圖。圖4爲方塊圖，顯示由本發明之半導體測試系統測試混合信號1C(混合信號積體電路）之測試系統構造之例。圖5爲方塊圖，顯示本發明之測試模組中所安裝之事件測試板中所設置之一事件測試器之電路構造之例。圖6爲由安裝本發明之多個測試模組建立具有測試銷分爲不同性能之群之一半導體測試系統之槪要圖。圖7爲方塊圖，顯示欲用於本發明之半導體測試系統中之由多個事件測試板所組成之測試模組之例。圖8爲方塊圖，顯示混合有類比功能及數位功能之一混合信號1C之內部結構，及由本發明之半導體測試系統平行測試之測試下之混合信號裝置中之不同功能之構想本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）衣--------訂---------^ (請先閱讀背面之注意事項再填寫本頁) -13- 569025 Α7

經濟部智慧財產局員工消費合作社印製圖9A爲槪要圖，顯示由普通半 ^ ^ ^ 導監測試系統測試渭 S ί目號裟置，及圖9Β爲槪要圖，韜$ …Ί、由本發明之半導體測§式系統測試混合信號裝置之測試方法。圖1 〇爲槪要圖，顯示本發明之半導體測試系統之外觀之例。主要元件對照表 11 測試處理器 12 圖型產生器 13 時間產生器 14 波形製作器 15 驅動器 16 類比比較器 17 邏輯比較器 19 測試下之裝置 20 銷電子電路 22 主框 24 測試頭 26 工作站 27 銷裝置具 28 性能板 41 測試控制器 43 事件測試板本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^衣--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -14- 569025 A7 B7 五、發明說明（12 47 事件執行單位 53 介面 57 測試結果記憶器 58 位址控制器 60 事件記憶器 61 驅動器/比較器 64 系統匯流排 66 事件測試器 67 處理器 68 記憶器 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製較佳實施例之詳細說明參考圖4-10，說明本發明之實施例。圖4爲方塊圖 ’顯不本發明之半導體測試系統之基本結構，用以測試類比/數位混合fg號積體電路（混合信號1C)。在本發明之半導體測試系統中，構造一測試頭（測試主框），俾選擇安裝一或更多模組式測試器（此後稱爲"測試模組"）於其中。欲安裝之測試模組可爲多個相同之測試模組，此視所需之測試銷之銷數而定，或爲不同測試模組，諸如高速模組HSM及低速模組LSM之一·組合。如以後參考圖6及7所述，測試模組各設有多個事件測試板43，例如八（8)測試板。而且，事件測試板各包含多個事件測試器66，與多個測試銷相對應，諸如32 事件測試器對32測試銷。故此，在圖4之例中，一事本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " -15- 569025 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（13 件測試板43 I應付裝置測試之類比部份，同時另一事件沏j 試板43涵蓋裝置測試之數位部份。在圖4之測試系統中，多個事件測試板43由一沏！試控制器4 1通過一系統匯流排64控制，此爲測試系統之主電腦。如上述，例如，八事件測試板43可安裝於一測試模組上。雖未顯示於圖4中，但本發明之測試系統普通由二或更多之測試模組構成，如圖6所示。在圖4之測試系統中，事件測試板4 3施加一測試圖型（測試信號）於測試下之一裝置1 9，並檢查來自測試下之裝置由測試圖型所產生之反應信號。爲測試該測試下之裝置之類比功能，可設置一可選擇電路48於測試系統中。此一可選擇電路48包含例如一 DA變換器，一 AD 變換器，及一濾波器。事件測試板43各包含事件測試器66^-6632，用於例如32波道，一介面53，一處理器67，及一記憶器68 。事件測試器6 6各與一測試銷對應。並在同一測試.板內具有相同之內部結構。在本例中，事件測試器66包含一事件記憶器60，一事件執行單位47，一驅動器/比較器 61，及一測試結果記憶器57。事件記憶器60儲存用以產生測試圖型之事件資料。事件執行單位47根據來自事件記憶器50之事件資料’ 產生測試圖型。測試圖型經由驅動器/比較器61供應至測試下之裝置。在測試下之裝置之輸入銷爲類比輸入之情形，上述之可選擇電路4 8由其中之DA變換器變換測試本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------€------- —訂---------線 (請先閱讀背面之注意事項再填寫本頁) -16- 569025 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（14 ) 圖型爲類比信號。如此，供應類比測試信號至測試下之裝置。測試下之裝置之輸出由驅動器/比較器5 7與預期之ίδ號比較，其結果儲存於測試結果記憶器57中。在測試下之裝置之輸出信號爲類比信號之情形，如需要，此類比fg號由可選擇電路4 8中之A D變換器變換爲數位信號〇圖5爲方塊圖，更詳細顯示事件測試板4 3中之事件測試器66之構造之一例。有關事件基礎之測試系統之更詳細說明提供於上述美專利申請書09/406,300號，以及美專利申請書09/259,40 1 號，由本發明之同一受讓人所擁有。在圖5中，與圖4 相同之方塊由相同之參考標籤標示。介面53及處理器67經由系統匯流排64連接至測試處理器（主電腦）4 1。介面5 3例如用以轉移資料自測試控制器4 1至事件測試板中之一暫存器（未顯示），以指定事件測試器給測試下之裝置之輸入/輸出銷。例如，當主電腦發送一群指定位址給系統匯流排時，介面5 3轉譯該群指定位址，並使來自主電腦之資料可儲存於所指定之事件測試板之暫存器中。處理器67例如設置於每一事件測試板中，並控制事件測試板之操作，包括產生事件（测試圖型），鑑定來自測試下之裝置之輸出信號，及獲得失敗資料。處理器67可設置於每一測試板或每數個測試板中。而且，處理器67 並非恆需設置於事件測試板中，而是同樣控制功能可由測本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------餐------- 丨訂---------線 (請先閱讀背面之注意事項再填寫本頁) -17- 569025 經濟部智慧財產局員工消費合作社印製 A7 B7__ 五、發明說明（15 ) 試控制器41直接執行於事件測試板。一位址控制器5 8例如在大部份之情形爲一程式計數器。位址控制器58控制供應至失敗資料記憶器57及事件記憶器60之位址。事件時間資料自主電腦轉移至事件記憶器60，作爲測試程式並儲存於其中。事件記憶器60儲存事件時間資料，如上述，此訂定每一事件（自"Γ至"0"及自"0"至”1"之變化點）之時間。例如，事件時間資料作爲資料之二數元組儲存，其一顯示基準時脈週期之整倍數，而另一則顯示基準時脈週期之分數。事件時間資料在儲存於事件記億器6 9中之前加以壓縮。在圖5之例中，圖4中之事件執行單位47構造具有一解壓縮單位6 2，一時間計數/比例邏輯裝置6 3，及一事件產生器6 4。解壓縮單位6 2解壓縮（再生）來自事件記憶器60之壓縮之時間資料。時間計數/比例邏輯電路69由總加或修改事件時間資料而產生每_事件之時間長度資料。時間長度資料由距一預定基準點之時:間長-度（延遲時間）表示每一事件之時間。事件產生器64根據時間長度資料產生測試區丨型，並提供該測試圖型經驅動器/比較器61至測試下19 。如此，由鑑定其反應輸出，測式該測試下之裝置丨9之一特定銷。如顯示於圖4，驅動器/比較器61主要構製有一驅動器，此驅動欲施加於該特定裝置銷上之沏j試圖型，及一比較器，此決定由測試圖型所產生之裝置銷之輸本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -18- 經濟部智慧財產局員工消費合作社印製 569025 A7 _______________ B7 五、發明說明（16 ) 出信號之電壓位準，並比較該輸出信號及預期之邏輯資料〇在以上槪述之事件測試器中，施加於測試下之裝置上之輸入信號及與測試下之裝置之輸出信號比較之預期信號由事件基礎之格式中之資料產生。在事件基礎之格式，在輸入信號及預期信號上之改變點之資P由行動資訊（定置及/或復置）及時間資訊（距特定點之時間長度）構成〇如上述’在普通半導體測試系統，使用週期基礎之方法’此需要記憶容量小於事件基礎之結構中所需者。在週期基礎之測試系統，輸入信號及預期信號之時間資訊由週期資訊（率信號）及延遲時間資訊構成。輸入信號及預期信號之行動資訊由波形模式資料及圖型資料構成。在此安排中，延遲時間資訊可僅由有限數之資料訂定。而且，爲產生具有彈性之圖型資料，測試程式中需包含許多環路及/ 或副常式。故此，普通測試系統需要複雜之結構及操作程序。在事件基礎之測試系統，無需普通週期基礎之測試系統之此等複雜之結構及操作程序，因而容易增加測試銷數，及/或裝置不同性能之測試銷於同一測試系統中。雖事件基礎之測試系統需要大容量之記憶器，但此記憶器容量之增加並非主要問題，因爲目前迅速及不斷達成記億密度之增加及記憶器成本之降低。如上述’在事件基礎之測試系統，測試銷或每群測g式本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -19- 569025 A7 ________________ B7 五、發明說明（17) (請先閱讀背面之注意事項再填寫本頁) 銷可相互獨立執行測試操作。故此，在需要執行多種不同之測試之情形’諸如在測試含有類比信號及數位信號之測試下之混合信號裝置中，可同時平行執行此等不同型式之測試。而且’不同型式之測試之開始及終止時間可獨立建一 1L ° 圖6爲槪要圖，由裝置本發明之多個測試模組建立一半導體測試系統，具有分爲不同性能之群之測試銷。測試頭1 24設有多個測試模組，此視例如一測試裝置具1 27之銷數，欲測試之裝置之型式，及欲測試之裝置之銷數而定。如以後所述，測試裝置具及測試模組間之介面 (連接）規格經標準化，俾任何測試模組可安裝於測試頭中之任何位置。經濟部智慧財產局員工消費合作社印製測試裝置具127包含大量之彈性連接器，諸如pogo 銷’用以電連接及機械連接測試模組及性能板1 28。測試下之裝置1 9插於性能板1 28上之測試插座中，從而建立與半導體測試系統之電連通。圖4所示用於類比測試之可選擇電路48可構製於性能板1 28上，此視欲測試之裝置之規格而定。測試模組各具有預定數之銷群。例如，一高速模組 HSM安裝與128測試銷（測試波道）相對應之印刷電路板，而一低速模組LSM則安裝與256測試銷相對應之印刷電路板。此等數字僅說明作爲範例，且各種其他測試銷數亦可以。在圖7之例中，測試模組由256波道構成，作爲一基本單位，其中安裝八（8)事件測試板4 3。每一事本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20- 經濟部智慧財產局員工消費合作社印製 569025 A7 B7 五、發明說明（18) 件測試板包含例如32事件測試器（測試波道）。如上述，測試模組中之測試板各具有事件測試器，各產生並由性能板1 28施加測試圖型於測試下之裝置之對應銷上。測試下之裝置1 9反應測試圖型所輸出之信號發送經性能板1 28而至測試模組中之事件測試板，從而與預期之信號比較，以決定測試下之裝置之通過/失敗。測試模組各設有一介面（連接器）126。連接器126安排配合測試裝置具1 27之標準規格。例如，在測試裝置具 127之標準規格，指定預定測試頭之連接銷之結構，銷之阻抗’各銷間之距離（銷節距），及各銷之關係位置。由使用符合所有測試模組之標準規格之介面（連接器）1 26，可自由建立測試模組之各種組合之測試系統。由於本發明之構造’可建」符合測試1、之裝置之最佳成本/性能之測試系統。而且，可由更換一或更多測試模組，達成測試系統之性能之改善，如此，可增加测試系統之整個壽命時間。而且，本發明之測試系統可容納性能不相同之多個測試模組，且故此，可甶對應之測試模組直接達成測試系統之所需性能。故此，可容易及直接提高測試系統之性能。圖8爲方塊圖，顯示由本發明之半導體測試系統對具有類比及數位功能之混合信號裝置1 9平行執行不同型式之測試之基本構想。在本例中，混合信號裝置19包含一 AD變換電路，一邏輯電路，及一 DA變換電路。本發明之半導體測試系統可對每群特定數之測試銷執行測試，與本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------^---------^ (請先閱讀背面之注意事項再填寫本頁) -21 - 569025 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（19) 其他群不關聯，如上述。故此，由分配各群測試銷於混合信號裝置中之電路，可同時平行測試此等電路。圖9A爲槪要圖，顯示由普通半導體測試系統測試混合信號裝置之測試方法，及圖9B爲槪要圖，顯示由本發明之半導體測試系統測試混合信號裝置之測試方法。當由普通半導體測試系統測試諸如圖8所示之具有類比及數位電路之混合信號1C時，需以串列之形態進行測試，諸如完成一測試，並移動至次一測試。故此，完成該測試所需之整個時間爲所有測試之時間之和，如圖9A所示。反之，當由本發明之半導體測試系統測試圖8所示之混合信號1C時，可同時平行測試AD變換電路，邏輯電路，及DA變換電路，如顯示於圖9B。故此，本發明可大爲減少整個測試時間。由於普通作法爲由預定之公式鑑定AD變換電路或DA變換電路之測試結果，故在圖 9A及9B中具有每一 AD及DA電路测試後之計算時間〇本發明之半導體測試系統之外觀之例槪要顯示於圖1 0 。在圖10中，一主電腦（主系統電腦）41例如爲一工作站，具有一圖畫使用者介面（GUI)。主電腦用作使用者介面以及控制器，以控制測試系統之整個操作。測試系統之主電腦4 1及內部硬體經系統匯流排64連接（圖4 及5)。本發明之事件基礎之測試系統無需由週期基礎之構想所構造之普通半導體測試系統中所用之圖型產生器及時間本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -22- 569025 經濟部智慧財產局員工消費合作社印製 A7 B7 _ 五、發明說明（2〇 ) 產生器。故此，可由安裝所有模組式之事件測試器於測試頭（或測試主框）1 24中，大爲減小整個測試系統之物理體積。如已提及，在本發明之事件基礎之半導體測試系統中 ’每一測試銷可與其他測試銷相互獨立操作。如此，由指疋各群測試銷給不同之測試下之裝置或區塊，可同時測試二或更多不同之裝置或區塊。故此，依據本發明之半導體測試系統，可同時平行測試一混合信號裝置中之類比電路及數位電路。^ 如上述，在本發明之半導體測試系統中，測試模組（測試板）由事件基硬之構造構成，在此，執行測試所需之所有資訊以事件基礎之格成製備。故此，無需普通技術中所用之顯示每一測試週期之開始時間之比率信號，或與比率信號同步操作之圖型產生器。由於無需含有比率信號或圖型產生器，故事件基礎之測試系統中之每一測試銷可與其他銷獨立操作。故此，可同時執行不同型式之測試，諸如類比電路測式及數位電路測試。由於本發明之半導體測試系統具有模組式結構，故可視欲測試之裝置之種類及測試目的而定，自由構製所需之測試系統。而且，事件基礎之測試系統之硬體可大爲減少 ’同時測試系統之軟體可大爲簡化。故此，不同能力及性能之測試模組可一起安裝於同一測試系統中。而且，如顯不於圖6 ’事件基礎之測試系統之整個物理體積可大爲減小’導致進一步降低成本，減小地坪空間，及節省有關之本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -23- 569025 A7 B7 五、發明說明（21) 成本。而且，在本發明之半導體測試系統中，在電子設計自動（EDA)環境之裝置設計階段中之邏輯模擬資料可直接用以產生測試圖型，用以在鑑定階段中測試該裝置。如此，裝置之設計及裝置之鑑定間之周轉時間大爲減少，從而進一步減少測試成本，同時增加測試效率。雖此處僅特別顯示及說明較宜之實施例，但應明瞭基於以上述說並在後附申請專利範圍之內，本發明可作許多修改及改變，而不脫離本發明之精神及預定範圍。 --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） -24-

Claims

569025 經濟部智丛时> Ά :只工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 1. 一種用以測試在測試下之混合信號積體電路之半導體測試系統，包含：二或更多之測試模組，其性能不相同；一測試頭，用以容納具有不同性能之二或更多測試模組；設置於測試頭上之裝置，用以電連接測試模組及測試下之裝置；一可選擇電路，與測試下之裝置相對應，當測試下之裝置爲具有一類比功能區塊及一數位功能區塊之混合信號積體電路時；及一主電腦，用以經由一測試匯流排與測試模組通訊，控制測試系統之整個操作；由此’同時平行測試該測試中之混合信號積體電路之類比功能區塊及數位功能區塊。 2 ·如申請專利範圍第1項所述之用以測試在測試下之混合信號積體電路之半導體測試系統，其中，測試模組之一型式之性能爲一咼速及高時間分解，同時另一型式之性能爲一低速及低時間分解。 3 ·如申請專利範圍第1項所述之用以測試在測試下之混合ig號積體電路之半導體測試系統，其中，用以連接測試模組及電連接測試模組及測試下之裝置之裝置之規格經標準化。 4·如申請專利範圍第1項所述之用以測試在測試下之混合信號積體電路之半導體測試系統，其中，用以電連 I---^------t—— (請先閱讀背面之注意事項再填頁) 、1Τ 線本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） -25- 569025 經濟部智葸財/ίΑΜ工消骨合作社印製 A8 B8 C8 D8々、申請專利範圍接測試模組及測試下之裝置之裝置由一性能板及一測試裝置具構成，性能板具有一機構用以安裝測試下之裝置於其上’及測試裝置具具有一連接機構用以電連接性能板及測試模組之間。 5 ·如申請專利範圍第1項所述之用以測試在測試下之混合信號積體電路之半導體測試系統，若干測試銷可變化分配給測試模組。 6 ·如申請專利範圍第1項所述之用以測試在測試下之混合信號積體電路之半導體測試系統，其中，若干測試銷可變化分配給測試模組，及測試銷之此分配及其更改由來自主電腦之位址資料調節。 7. 如申請專利範圍第1項所述之用以測試在測試下之混合信號積體電路之半導體測試系統，其中，測試模組各包含多個事件測試板，在此，事件測試板各指定給預定數之測試銷。 8. 如申請專利範圍第7項所述之用以測試在測試下之混合信號積體電路之半導體測試系統，其中，測試模組各與事件測試板之一相對應。 9. 如申請專利範圍第1項所述之用以測試在測試下之混合信號積體電路之半導體測試系統，其中，測試模組各包含一內部控制器，在此，內部控制器反應來自主電腦之指令控制，俾由測試模組產生測試圖型，並鑑定測試下之裝置之輸出信號。 10. 如申請專利範圍第7項所述之用以測試在測試下 (請先閱讀背面之注意事項再填頁) 裝· 、1T 線本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -26- 569025 A8 B8 C8 D8 六、申請專利範圍 ^ ^ I (請先閱讀背面之注意事項再之混合信號積體電路之半導體測試系統，其中，測試模組各包含多個事件測試板，其中，事件測試板各包含一內部控制器，在此，內部控制器反應來自主電腦之指令控制，俾由測試模組產生測試圖型，並鑑定測試下之裝置之輸出信號。 1 1.如申請專利範圍第1項所述之用以測試在測試下之混合信號積體電路之半導體測試系統，其中，測試模組各包含多個事件測試板，在此，事件測試板各分配給一測試銷，其中，事件測試板各包含：、\-诊一內部控制器，此反應來自主電腦之指令控制，俾由測試模組產生測試圖型，並鑑定測試下之裝置之輸出信號; 一事件記憶器，用以儲存每一事件之時間資料；一位址排序器，用以在控制器之控制下，提供位址資料至事件記憶器；線用以根據來自事件記憶器之時間資料，產生測試圖型之裝置；及經濟部智慧財/l/*7:u(工消費合作社印製一驅動器/比較器，用以轉移測試圖型至測試下之裝置之一對應銷，並接收來自測試下之裝置之反應輸出信號本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -27-