TW561405B - Computing system - Google Patents

Description

561405 A7 B7 五、發明説明（i ) 技術領域 本發明係關於一種計算系統，其中硬體會根據一程式直 接執行一計算，更特別的係關於一種計算系統，其適於根據 大型程式執行一計算。 背景技藝 在現今一般用途的電腦中，進行計算時，CPU (中央處理 單元）會連續地解譯儲存在記憶體程式中的指令。CPU係用 以，藉由軟體，執行一計算目贤。因此，CPU的硬體結構並 不一定是最適於執行目標的計算。因此，會產生許多經常 性運算直到取得最後的計算結果為止。 相反地，已知有一種利用現場可程式閘陣列（FPGA)之計算 系統，其係一種直接由硬體執行由一程式所代表之計算。 國家專利案號H8- 504285 (國際專利案號W094/ 10627)及國家專 利案號2000-516418 (國際專利案號W098/08306)中便揭露一種 利用FPGA之計算系統。 FPGA之硬體結構可利用邏輯資料進行改變。藉由利用此 類FPGA，硬體可以直接執行由一程式所代表之計算。所以， 可以比CPU執行計算更快的速度取得計算結果。 另一方面，由現今一般用途電腦所執行之大型程式係由 複數個程式模組所組成。進行大型程式所代表之計算時， 一程式模組會呼叫另一程式模組。 不過，上述利用FPGA的慣用計算系統只能執行實質上由 一個程式模組所組成之程式所代表的計算。換言之，利用 FPGA之慣用計算系統無法執行由複數個程式模組所組成之 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 561405 五 、發明説明（ 式所代表之大型計算。因此，便會產生利用的 慣用:算系統無法應用在各種方面的問題。 國家專利案號H8- 504285 (國際專利案號w〇94/1〇627)及國家 、利衣號2〇〇〇_遞18 (國際專利案號w〇98/〇隨)之揭露此處 P引用的方式併入本文中。 發明揭露 a 複 本發明係用以克服上述先前技藝的問題’及本發明的 的《係’提供一種計算系統，其中硬體可以直接執行由 數個程式模組組成之大型程式所代表之計算。 包 為完成上面的目的，根據本發明第一方面之計算系統 括： -計算單元(42)’其具有對應執行目標之計算之硬體結構 ’並且執行該執行目標之計算； :及 狀態記憶體(44)，其可用以儲存該計算單元的内部狀態 一控制器(46, 46，），其可用以控制該計算單元的内部狀態， 其中：該計算單元(42)會在第_計算的中間執行第二計算 :及 當為該計算單元(42)執行的計算從該第—計算切換至該第 二計算時，該控制11(46 ’46:)會將該内部狀態儲存在該狀賤 記憶體(44)中，並且當為該計算單元(42)執行的計算從該第二 計算返回到該第-計算時，會藉由將料在該狀態記憶體 (44)的内㈣態回傳給該計算單元(42)讀制該計算單元㈣ 重新執行該第一計算。 -5 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公|)— 根據本發明’由複數個程式模組所組成之大型程式所代 表之計算可由硬體直接地執行，並不需要用—般用途的⑽。 ㈣:，(44)係根據先進後出的方式儲存該内部狀態。 孩計算單元(42)包括複數個閘極電路。 該複數個閘極電路之間的連接可根據執行目標之計算進 行切換。 根據本發明第二方面之計算系統包括： ，一載入器⑺，其可載人每個额之複數個資料模組，每一 複數個資料模組都代表—適於執行_項預設計算之硬體社 構； ° -計算單元(42) ’其具有可根據由載人資料模組所代表之 硬體結構而改變之硬體結構，並且執行一項預設計算，·及 一結㈣留單元(44),當料算單元(42)之^結構改變時 ’其可保留由冑計算單元(42)所執行之計算的中間結果，並 且當孩計算單元（42)之硬體結構返回到原始狀態日争，將所保 留之中間結果回傳到該計算單元(42)。 該複數個資料模組包括一代表用以執行第一計算之第一 硬體結構之第一資料模組，及一代表在該第一計算執行期 間用以執行第二計算之第二硬體結構之第二資料模组。 該第—資㈣組包含用以在該第—計算中时叫該第二 資料模組之呼叫資料。 該計算系統進一步包括： -偵測單元(43)，其可偵測包含在載入之第—資料模組中 之呼叫資料；及

發明説明 一 制器（46) ’當該偵測單元（43)偵測到該呼叫資料時，其 可將由該計算單元(42)執行之該第一計算之中間結果儲存在 孩結果保留單元（44)中，並且控制該載入器（3)載入該第二資 料模組。 當該計算單元(42)完成該第二計算時，該控制器（46)會控制 琢載入器（3)載入該第一資料模組，並且藉由將儲存在該結果 保留單元(44)中的中間結果回傳到該計算單元(42)中，以控制 该計弃單元(42)重新執行該第一計算-。 孩計算系統進一步包括一引數提供單元（45)，其可提供該 第:計算中間結果之一部份給該計算單元（42)作為用以執行 2弟二計算之引數，及提供該第二計算的執行結果給該計 算單兀(42)作為一引數用以重新執行該第一計算。 、該結果保留單元（44)包括一記憶體，其可根據先進後出的 方法儲存中間結果。 該計算單元(42)包括複數個閘極電路。 該複數個閘極電路之間的連接可根據所載人之資料模组 進行切換。 該計算系統可能連接至另—計算系統，其具有可根據由 所提供資料模組所代表之硬體結構而改變之硬體結構，並 且執行一項預設計算。 该計异系統進一步包括 /、Μ早兀⑺，當該計算 无連接至另―計算系統時，其提供所載人之該第二資料 組給另-計算系統，以控制另-計算系統執㈣第二計算 並且從另一計算系統擷取該第二計算之執行結果。 561405

'异系，連接至另一計算系統時，該計算單元(42)可 疋供所載人《第料模組給該結果掏取單元⑺，並且停止 執行該第一計算。 ，結果揭取單元⑺可藉由提供作為用以重新執行該第一 什异之引數之該第二計算之擷取執行結果給該計算單元， 以控制該計算單元(42)重新執行該第一計算。 根據本發明第三方面之計算系統包括： 載入器（3 )’其可載入每個模紐之複數個程式模組，每 一複數個程式模組都代表一項預設之計算； 解澤為（47)，其可解譯包含於所載入程式模組中的指令 ’並且根據解譯結果輸出至少一個信號用以實現對應所載 入之程式模組所代表之計算之硬體結構； 一計算單疋（42)，其具有可根據由該解譯器（47)所輸出之至 少一個信號而改變之硬體結構，並且執行一項預設計算；及 一結果保留單元（44)，當該計算單元（42)之硬體結構改變時 ，其可保留由該計算單元（42)所執行之計算的中間結果，及 田為计异單元（42)之硬體結構改變前，可回復該計算單元， 並且當該硬體結構返回到原始結構時，將所保留之中間結 果回傳到該計算單元(42)。 該複數個程式模組包括一代表第一計算之第一程式模組 ’及一代表在該第一計算執行期間之第二計算之第二程式 模組。 居弟私式模組包含用以在遠弟一計算中間呼叫該第 程式模組之呼叫指令。 -8 · 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）

裝 訂

561405

该计异系統進一步包括-控制器(46，)，當該解譯器(47)解 相呼叫指令時，其可將由該計算單元(峨行之該第一計 鼻之中間結果儲存在該結㈣留單元(44)中，並 入器（3，)載入該第二程式模組。

田:4异早兀(42)元成孩第二計算時，該控制器(奶，)會控 制：載入⑽載入該第一程式模組，並且藉由將儲存在該 結果保留早兀（44)中的中間結果回傳到該計算單元(句中，以 控制孩計算單元(42)重新執行該第一計算。 進一步包括一引數提供：元(45)，其可提供該 中，結果之一部份給該計算單元晴為用以執行 裝 =::计异之引數’及提供該第二計算的執行結果給該計 异早7C (42)作為一引數用以重新執行該第一計算。 訂

、=:保留單元(44)包括一記憶體’其可根進後出的 万法儲存中間結果。 該計算單元(42)包括複數個閘極電路。 該複數個閘極電路之間的連接可根據該解譯器所提供之 至少一個信號進行切換。 孩計算系統可能連接至另—計算系統，其具有可 所提供，式模組所代表之計算而改變之硬體結構，並且執 仃由所提供程式模組所代表之該計算。 :计异i统進—步包括—結果揭取單元⑺，當該計算系 統連接至另一計算系統時’其提供所載入之該第二 組給^計算_，以控制另—計算“執行_二計算， 並且從另-計算系統擷取該第二計算之執行結果。 -9- 4 561405 A7 B7 五、發明説明（7 ) 當該計算系統連接至另一計算系統時，該計算單元（47)可 提供所載入之第二程式模組給該結果擷取單元（7)。 該結果擷取單元⑺可藉由提供作為用以重新執行該第一 計算之引數之該第二計算之擷取執行結果給該計算單元（42) ，以控制該計算單元繼續該第一計算。 圖式簡單說明 圖1所示的係根據第一具體實施例之計算系統結構。 圖2所示的係由圖1之計算系統Γ結構所執行之計算範例。 圖3所示的係根據第二具體實施例之計算系統結構。 圖4所示的係另一計算系統結構實例。 圖5所示的係一種實例，其中有另一計算系統連接至圖4所 示之計算系統。 圖6所示的係另一計算系統結構實例。 發明之最佳實現模式 第一具體實施例 現在將參考圖式說明根據本發明第一具體實施例之計算 系統結構。 如圖1所示，根據第一具體實施例之計算系統1包括一 FPGA 資料儲存單元2, 一載入器3,及一 FPGA裝置4。 該FPGA儲存單元2可儲存辑數個資料模組(FPGA資料21至2N)。 編譯器6可編譯複數個程式模組（原始程式51至5N)，及因此 ，產生FPGA資料21至2N。每個原始程式51至5N係以可表達硬 體結構之程式語言描述，並且代表由該計算系統1執行之計 算。FPGA資料21至2N代表最適合執行原始程式51至5N所代表 -10- 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）

裝 訂

561405 A7 B7 五、發明説明（8 ) 之計算之硬體結構。 原始程式51至5N中至少其中一個包含一用以呼叫其它程 式模組之功能。也就是，FPGA資料21至2N中至少其中一個包 含用以呼叫其它資料模組之呼叫資料。 該載入器3包括一邏輯電路或類似的電路，並且在適當的 時序藉由模組單元將儲存在該FPGA資料儲存單元2中之FPGA 資料21至2N載入到該FPGA裝置4。明確地說，該載入器3可將 程式模組所產生之資料模組，其〜係代表執行目標之計算，也 就是對應執行目標之計算之資料模組，載入到該FPGA裝置4 。用以載入資料模組之指令係在開始計算時從外面取得， 除此之外，可根據該FPGA裝置4之計算執行取得。 FPGA裝置4具有由該載入器3所載入之資料模組所代表之 硬體結構，並且可運用一對應所載入資料模組之計算以便 輸入由外面提供之資料。接著，FPGA裝置4便會將計算結果 輸出到外面作為輸出資料。 明確地說，該FPGA裝置4包括一 FPGA資料記憶體41、一閘 極陣列42、一呼叫偵測單元43、一保存堆疊44、一引數處置 單元45，及一控制單元46。該呼叫偵測單元43、保存堆疊44 、引數處置單元45，及該控制單元46都係由邏輯電路或類似 的電路所構成的。 該FPGA資料記憶體41係由RAM (隨機存取記憶體）構成，並 且儲存由該載入器3所載入之資料模組。 該閘極陣列42包括一計算單元42A，其係由複數個閘極電 路，如AND、OR及NOT之類所構成，及一狀態保留單元42B， -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 五、發明説明（9 ) 其係由複數個正反器（FF)所構成。 、居计异單元42A具有由載入資料模組代表之硬體結構，也 就是說，最適於執行係執行目標之計算之硬體結構。明確 地說，該閘極電路之間的連接，其構成該計算單元42a，可 根據所載入之資料模組進行切換。因此，該計算單元42八之 硬體結構便係由載入資料模組所指定之結構。並且藉由該 載入資料模組所指定之硬體結構，該計算單元42A可以高速 執行對應所載入資料模組之計|。- 茲狀態保留單元42B會保留由該計算單元42A所執行之計 算中間結果（内部狀態）。構成該狀態保留單元42β之每個正 反器都可接收從外面寫入之資料。 咸呼叫偵測單元43可偵測用以呼叫另外資料模組之呼叫 資料，其係包含在所載入之資料模組中。 當該呼叫偵測單元43偵測到呼叫資料時’可使用該保存堆 *44用以根據FIL0(先進後出）的方法保存該狀態保留單元42β 所保留之資料（中間結果），及用以辨識呼叫另一資料模組之 資料模組之辨識資料（也就是說，包含該呼叫資料之資料模 組）。 两欲乎叫之;貝料模組真正被呼叫，並且該呼叫資料模組 回傳至該FPGA資料記憶體4丨時，該引數處置單元幻可在呼叫 另一資料模組（稱之為呼叫資料模組）之資料模組，及被呼叫 之資料模組之間遞送引數。 明確地說，當資料模組被呼叫時，該引數處置單元β可保 留在用以執行對應被呼叫之資料模組之計算之該狀態保留 -12 - 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公爱） 561405 A7 B7 「―） 單兀42B之孩複數個正反器所保留之資料中的資料。接著， 该引數處置單元45會將所保留之資料提供給該閘極陣列42， 作為對應被呼叫之資料模組之計算之輸入（引數）。並且當再 次載入孩呼叫資料模組時，該引數處置單元45可保留該狀態 保留單元42B之該複數個正反器所保留之資料，也就是，對 應被呼叫之資料模組之計算結果（回傳值）。接著，該引數處 置單7C 45會將該保留結果寫入至組成該狀態保留單元42β之 預設正反器中。 -二 當該呼叫資料模組呼叫一資料模組時，該控制單元46會控 制對應呼叫資料模組之計算中間結果及欲保存在該保存堆 疊44中該呼叫資料模組之辨識資訊。並且同時，該控制單元 46可暫時儲存該狀態保留單元42β所保留之資料中的資料， 當執行對應該引數處置單元4 5之被呼叫資料模組之計算時 便可使用。接著，該控制單元46會控制該載入器3以載入該 FPGA資料記憶體41中之被呼叫資料模組。接著，該控制單元 46會將儲存在該引數處置單元幻的資料提供給該閘極陣列β 作為輸入資料。 當完成對應被呼叫資料模組之計算時，該控制單元46可暫 時地儲，該引數處置單元45的計算結果（輸出資料）。接著， 制單疋46可控制该載入器3以載入保存在該FpGA資料記 fe 41中由保存在該保存堆疊44中之辨識資料所辨識之呼叫 資料触。接著，該控制單元财控制已保存在純存堆叠 44中的資料（中間結果）回傳到該狀態保留單元，並且將叙 時儲存在該引數處置單元45的結果(輸出資科)寫入到構成二 I_____ -13· 本紙張尺度適财Μ驗(2ι()χ297公爱)~_-- 561405 A7 B7 五、發明説明（Η ) 狀態保留單元42B之一預設正反器中。 從外面輸入至該FPGA裝置4的輸入資料可能係由輸入裝置 ，如鍵盤輸入之類，所輸入之資料，並且亦可能係由外部的 儲存裝置，如磁碟裝置之類，所讀出之資料。從該FPGA裝置 4輸出到外面之輸出資料可能係由一輸出裝置，如顯示裝置 之類，輸出，並且亦可能係寫入到外部的儲存裝置，並且進 一步可能係用以控制週邊裝置之控制資料。 將解釋根據第一具體實施例的一計算系統1之操作。 下面將以範例的方式解釋該計算系統1執行圖2所示之計 算。 如圖2所示，會先載入FPGA資料21，接著，該FPGA資料21會 呼叫FPGA資料2N，之後，該FPGA資料21會回傳。 整個計算係由計算A、計算B，及計算C所組成，如圖2所示 。該計算A對應該FPGA資料21，並且構成在對應該FPGA資料 2N之計算B變成必要計算之前之部份。該計算C對應該FPGA 資料21，並且構成利用計算B的結果所執行之部份。 首先，該載入器3會根據由外面提供的載入指令將該FPGA 資料21載入到該FPGA資料記憶體41。因此，具有對應該FPGA 資料21位準之信號便會輸入至該計算單元42A。 介於構成該計算單元42A冬閘極電路之間的連接可根據該 輸入信號進行切換，使得該計算單元42A的硬體結構變成由 該FPGA資料21所指定的結構。因此，該計算單元42A變得可 執行對應該FPGA資料21的計算A。 當輸入資料係從外面提供到該閘極陣列42時，該計算單元 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝 訂

561405

42A便會將計算A運用在所提供之輸入資料中。 =呼叫偵測單心可偵測包含在該^FpGA資料21中的呼 叫貝料，並且將録已經债測到該呼叫資料之偵、測信號輸 出到該控制單元46。 該控制單元46可控制在完成計算a時取得之計算結果（中間 結果)，響應該呼叫偵測單元43所提供之偵測信號保存在該 保存堆疊44中。明確地說，該控制單元牝可控制由該狀態保 留單7L 42B所保留之資料（該閘極陣列42的内部狀態）及該 FPGA資料21，其係該呼叫資料模組，之辨識資料一起保存在 該保存堆疊44之最高層中。 而且该控制單元46可將由該狀態保留單元42B所保留之資 料中的資料，其係使用於計算B，暫時地儲存在該引數處置 單元45中。 之後’該控制單元46可控制該載入器3將FPGA資料2N ,其 係該被呼叫資料模組，載入到該FPGA資料記憶體41中。因此 。具有對應該FPGA資料2N位準之信號便會輸入到該計算單 元 42A 〇 介於構成該計算單元42A之閘極電路之間的連接可根據該 輸入信號進行切換，使得該計算單元42A的硬體結構變成由 β FPGAg料2N所指定的結構。因此，該計算單元42A便可執 行對應該FPGA資料2N之計算B。 該控制單元46會將暫時儲存在該引數處置單元45的資料輸 入到該閘極陣列42中作為輸入資料。因此，該計算單元42A 可執行該計算B。 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

裝 訂

561405 A7 B7 五、發明説明（13 當计异B%成時，該控制單元46會暫時將該閘極陣列42的 輸出資料儲存在該引數處置單元45中作為一欲遞送給該呼 叫FPGA資料21的引數。 接著，該控制單元46便會參考儲存在該保存堆疊44最高層 的辨識資料，並且辨識其係該呼叫資料之FPGA資料21。 該控制單元46可控制該載入器3重新將該FPGA資料21載入 到忒FPGA資料記憶體41。因此，該計算單元42A的硬體結構 便可以上述的方法，從該FPGA資料2N指定的結構切換成該 FPGA資料21指定的結構。 當重新載入該呼叫FPGA資料21時，該控制單元46會將放置 在該保存堆疊44最高層的資料（内部狀態），寫回到該狀態保 留單元42B的每個正反器中。因此，該閘極陣列幻的内部狀 態便可回到原始狀態。 再者’ β控制單元46會將暫時儲存在該引數處置單元Μ的 資料，寫入到構成該狀態保留單元42Β的一預設正反器中。 在此狀怨中，该计异單元42Α會開始進行對應該fpga資料 21的計算C ,並且輸出一最後的計算結果作為輸出資料。 被該FPGA資料21所呼叫之FPGA資料2N可呼叫其它的資料 模組。在此例中，該呼叫偵測單元43可偵測包含在該卯以資 料2N中的呼叫資料，並且以上述的方式將代表已經偵測到 呼叫資料之偵測信號輸出到該控制單元46。接著，該控制單 元46便會根據所提供的偵測信號執行與上述相同的控制。 藉由此項作業，便可執行由三個或更多程式模組所代表的 大型計算。 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂

線 561405 五、發明説明（14 &如上所解釋，該計算單元42八之硬體結構會切換至由载入 資=模組所指定之結構，也就是最適於執行係、執行目標之 計算之結構。因此，可以比CPU讀取一程式或執行_ : 快的速度執行一計算。 # 田藉由將對應呼叫資料模組之計算中間結果保存在保存堆 ®中，茲對應呼叫資料模組之計算便可在對應該呼叫資料 挺組《計算完成之後重新執行。因此，便可執行由複數個 程式模組所代表的大型計算。〜 該計算系統1可執行由複數個程式模組構成的大型程式所 代表的計算。所以，可將程式劃分成複數個程式模組以便 產生一由每個程式模組所構成之程式，或當產生另一程式 時可將每個程式模組當作_部份。因A，可以在很短的時 間產生一程式。 弟一具體貫施例 現在知參考圖式說明根據本發明第二具體實施例之計算 系統。 圖3所示的係根據第二具體實施例之計算系統結構。 根據第二具體實施例之計算系統並不會編譯複數個程式 杈組（原始程式51至5N)，但會直接將該程式模組載入到FpGA 裝置4’。 如圖3所示，根據第二具體實施例之計算系統包括一載入 态3，該FPGA裝置4’，及一程式儲存單元5。

在根據控制單元46,的指令之預設時序中，該載入器3,會藉 由每個模組將儲存在該程式儲存單元5中的原始程式51至5N -17- 561405 A7 B7 五、發明説明（15 ) 載入至該FPGA裝置4,。 如圖3所示，該FPGA裝置4,包括一記憶體41，，一閘極陣列 42，一保存堆疊44，一引數處置單元45，一控制單元46,，及 一解譯器47。 該記憶體41’係由RAM構成，並且儲存由該載入器3,所載入 之程式模組。 該解譯器47可以逐個的方式連續地解譯包含在載入於該 記憶體41’之程式模組中之指令。—接著，該解譯器47會根據該 解譯結果輸出，用以實現最適於執行由所載入程式模組所 指定之計算之硬體結構之信號，給該閘極陣列42之計算單元 42A。 介於構成該計算單元42A之閘極電路之間的連接可根據該 解譯器47所提供之信號進行切換。因此，該計算單元42八之 硬體結構便成為最適於執行由所載入程式模組所指定之計 算之硬體結構，也就是，對應該執行目標計算的結構。 並且當解澤指令係一用以呼叫另一程式模組之指令時， 該解譯器47便會輸出代表應該被呼叫的另一程式模組之呼 叫信號給該控制單元46,。 篙呼叫k號係來自该解澤器47時’該控制單元奶，便會控制 該閘極陣列42的内部狀態及用以辨識該呼叫程式模組之辨 識資料一起保存在該保存堆疊44中。 接著，該控制單元46,便會將已經儲存在狀態保留單元42B 之正反器資料中的資料，其係用於執行由該被呼叫程式模 組所代表之計算，暫時地儲存在該引數處置單元45中。 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公愛)

裝 訂

式該控制單以6，便會控制該載人器3，載人被呼叫的程 資料2 ^ ^制早7°4以會將暫時儲存在該引數處置單元45的 貝：傳送到該問極陣列42中作為輸入資料。 # 1對應ί被坪叫程式模組之計算完成時，該控制單元46, 將计算〜果（輸出資料）暫時地儲存在該引數處置單元45 Τ 〇 接者’讀制單元46，會控制職人器3,將由保存在該保存 ，登44中的辨識資料所辨識之呼叫程式模組載人該保存在 記憶體41，。 接考’ 1¾控制單元46’會將保存在該保存堆疊糾的内部狀態 ’回。傳到純態保留單元，並絲暫時儲存在該引數處

、單元45的輸出F、料（引數）’寫人至構成該狀態保留單元42B 之一預設正反器中。因此，可以重新執行該呼叫程式模組 所代表之計算。 、該解譯器47㈣複數個閘極電路所組成。利用此類構造， 該解譯器47可以高速輸出具有對應解譯_載人程式模組結 果=位準之信號。因此，該計算單元42A的硬體結構，可以 此高速進行切換以便盡量不要影響到執行計算的速度。 石因為上述的FPGA裝置4,包括該解譯器47，所以原始程式” 至5N可由每個模組載入到該FPGA裝置4,中。因此，即使沒有 適口 FPGA裝置4’結構之編譯器，也可以高速執行由複數個程 式模組所代表的大型計算。 可能需要複數個硬體結構執行由一程式模組所代表之一 -19-

561405 17 五、發明説明（ 寸二ΐ此Γ中’技制單元46,會控制在切換該硬體結構之 丄t。仵的貝中間結果)以保存在該保存堆疊44中，如上 二後，轉譯器47便會將具有預設位準的信號輸入到 早凡42A，並且從而可在該計算的中間切換該計算單 元42A的硬體結構。 :二圖4所示，舉例來說，可以在該第—具體實施例所示之 计异系統1的結構中加人—由邏輯電路，或類似電路，所構 成的輔助計，算控制單元7。可將$ 一計算系統連接到具有此 類結構的計算系統1A。 、舉例來當具有如圖1或圖4所示結構之另-計算系統連 接到这计异系統1A時，便可將該輔助計算控制單元7分離地 連接到另一計算系統的載入器3,閘極陣列42,及引數處置 單元45。 此外，如圖5所示，舉例來說，可將兩種計算系統1B及1C 連接到該計算系統1A。計算系統IBWC具有實質上與圖！所 π結構相同的結構。在此例中，該計算系統ia的輔助計算 k制單元7係分別連接到該計算系統⑴及⑴的載入器3 ,間極 陣列42’及引數處置單元45。不過，該計算系統出及⑴可不 需要該FPGA資料儲存單元2。 後面將解釋當該計算系統丨八控制該計算系統汨及1C執行 平行作業時所執行之作業。 假設首先載入該FPGA資料21，而該FpGA資料21會呼叫 FPGA資料2X。同時假設該計算系統1A會控制該計算系統 及1C載入該FPGA資料2X。 -20 - 本紙張尺度適财®國家標準(CNS) A4規格(2i〇x297公爱) 561405 A7 B7 五、發明説明（18 ) 首先’該計算系統丨八的載入器3會將該FpGA資料21載入到 該FPGA資料記憶體41中。因此，該計算單元42A的硬體結構 便會以第一具體實施例所述相同的方法成為該FpGA資料21 所指定的結構。 接著’當輸入資料係從外面輸入到該計算系統1A的閘極 陣列42時’該計算系統1A的計算單元42A便會執行對應該 FPGA資料21的計算。 遺计算系統1A的呼叫偵測單无43可偵測指示呼叫該FPGA 資料2X ’並且包含在該載入FpGA資料21中的呼叫資料。接著 ’ 4呼叫偵測單元43便會將代表已經偵測到該呼叫資料之偵 測信號輸出到該控制單元46。 當由該呼叫偵測單元43提供該偵測-信號時，該計算系統1A 的控制單元46便會控制該計算系統丨八的載入器3 ,將被呼叫 的資料模組FPGA資料2X載入到該FPGA資料記憶體41中。 當載入該FPGA資料2X時，該計算系統1 a的閘極陣列42便會 擷取所載入之FPGA資料2X，作為對應該FPGA資料21之部份 過程（計算）。 接著，該閘極陣列42會將所擷取之FPGA資料2χ提供給該輔 助計算控制單元7，並且停止執行對應於該]pPGA資料2丨的計 算。 ° 該計算系統1A的控制單元46會將由該計算系統1A的狀態 保留單元42B所保留之資料中的資料（引數），其係用以執行對 應该FPGA資料2X之計算所必須的，提供給該輔助計算控制 單元7。 -21 - 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)

裝 訂

線 561405 A7 B7 五、發明説明（19 ) 該輔助計算控制單元7會控制該計算系統1B及1C的載入器3 ，將所提供的FPGA資料2X載入到該計算系統1B及1C的FPGA 資料記憶體41中。因此，該計算系統1B及1C的計算單元42A 的硬體結構會變成由該FPGA資料2X指定的結構。 接著，該計算系統1A的輔助計算控制單元7會將所提供引 數中的引數，其係欲提供給該計算系統1B，輸入到該計算系 統1B的閘極陣列42作為輸入資料，並且將欲提供給該計算系 統1C的引數，輸入到該計算系統〜1C的閘極陣列42作為輸入資 料。因此，該計算系統1B及1C的閘極陣列42可分別執行對應 該FPGA資料2X的計算。 當完成對應該FPGA資料2X的計算時，該計算系統1B(或1C) 之控制單元46會將來自該計算系統1B(或1C)之閘極陣列42之 輸出資料，暫時儲存在該計算系統1B(或1C)的引數處置單元 45，作為欲用以重新執行對應該FPGA資料21，其係該呼叫資 料模組，之計算之引數。 該計算系統1A的輔助計算控制單元7會控制該計算系統1B 及1C的引數處置單元45，並且當偵測到輸出資料暫時儲存在 該引數處置單元45時，會從個別的引數處置單元45中擷取所 儲存之輸出資料。 接著，該計算系統1A的輔助計算控制單元7，會將所揭取 之輸出資料寫入到構成該計算系統1A的狀態保留單元42B之 一預設正反器中。 在此狀態中，該計算系統1A的閘極陣列42A會重新執行對 應該FPGA資料21的計算。因此，可輸出一最後的計算結果作 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 561405 A7

為輸出資料。 如上面所述，如果該計算罕 .^ ^ ^ ^ 4、、” 有圖4所示的結構的話， 内以單-計算系統完成的複雜=°因此’無法在短時間 算都可以在短期間内完成，及需要平行作業的計 並且當欲連接到該計算系統u的另 示的結構時，還可以再將又一 ^ …，，八圖4所 , 打又_/十异系統連接到該“另一，，計 异系統中。因此，該“另一（an〇tti 赏 - )冲#系統可以控制盘並 連接之“又一（still another)，，計算系 @ α ” 、+ι ) Τ""系統以執行計算，並且以與上 述相同的方法擷取該計算結果。 此外，舉例术說 工现的補助計算控制單元7 可,匕增加到圖3所示的計算系統中。接著，圖6所示的 ㈣會控制連接到該計算系統1〇的另—計算系統，以執行 由所載入程式模組所代表之計算。 在此例中，如果由該計算系統⑴的解譯器们所解譯的指令 系種用以乎4 $考王式模組之指令的話，該解譯器a便會 提供所載人之被呼叫程式模組給該輔助計算控制單元7。該 輔助計算控制單元7會將所提供之程式模組提供給另一計算 f統，並且控制另-計算系統以執行計算。接著，該輔助計 f控制單元7會從另一計算系統擷取計算結果，並且將該計 异結果提供給該閘極陣列42，因此可以重新執行由該呼叫程 式模組所代表之計算。 但是，在此例中，連接到該計算系統1D的另一計算系統應 該具有，舉例來說，圖3所示的結構。 -23-

561405 A7 B7 五 發明説明（21 ) 在上述的具體實施例中，該載入器3會將儲存在該FPGA資 料儲存單元2中的FPGA資料21至2N之其中一個直接載入至該 FPGA資料記憶體41中。相反地，該FPGA資料21至2N包括一巨 集。當將該FPGA資料21至2N載入到該FPGA資料記憶體41時， 該FPGA資料儲存單元2便會儲存巨集資料，而該載入器3則會 在該FPGA資料21至2N中執行巨集。 在不達背本發明廣義精神及範圍下可以產生各種具體實 施例及進行改變。上述的具體實施例僅係意欲解釋本發明 ，而非限制本發明的範圍。本發明的範圍係如隨附的申請 專利範圍所示，而非該具體實施例。在本發明等效的申請 專利範圍意義内及該申請專利範圍内所進行的各種修正都 可視為在本發明的範圍内。 ^ -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

1. A BCD 561405 六、申請專利範圍 1. 一種計算系統，包括： 一計算單元（42)，其具有對應一執行目標之一計算之一 硬體結構，並且執行該執行目標之計算； 一狀態記憶體（44)，其可用以儲存該計算單元之一内部 狀態；及 一控制器（46, 46’），其可用以控制該計算單元之内部狀 態， 其中：該計算單元(42)會在二第一計算的中間執行一第 二計算；及 當為該計算單元（42)執行之一計算從該第一計算切換 至該第二計算時，該控制器（46, 46，)會將該内部狀態儲存 在該狀態記憶體（44)中，並且當為該計算單元（42)執行之 一計算從該第二計算返回到該第一計算時，會藉由將儲 存在該狀態記憶體（44)的内部狀態傳回該計算單元（42)， 以控制該計算單元(42)重新執行該第一計算。 2. 如申請專利範圍第1項之計算系統，其中 該狀態記憶體（44)係根據一先進後出的方式儲存該内 部狀態。 3. 如申請專利範圍第1項之計算系統，其中 該計算單元(42)包括複麩個閘極電路；及 該複數個閘極電路之間的連接可根據一執行目標之一 計算進行切換。 4. 一種計算系統，包括·· 一載入器（3)，其可載入各模組之複數個資料模組，複 -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐)

   561405 A B c D 六、申請專利範圍 數個資料模組各代.表一適於執行一預設計算之硬體結構； 一計算單元（42)，其具有可根據由一載入資料模組所代 表之硬體結構而改變之硬體結構，並且執行一預設計算 ;及 一結果保留單元（44)，當該計算單元（42)之硬體結構改 變時，其可保留由該計算單元(42)所執行之一計算的中間 結果，並且當該計算單元（42)之硬體結構返回到一原始狀 態時，將所保留之中間結果回傳到該計算單元(42)。 5·如申請專利範圍第4項之計算系統，其中： 該複數個資料模組包括一代表用以執行一第一計算之 一第一硬體結構之第一資料模組，及一代表在該第一計 算執行期間用以執行一第二計算之一第二硬體結構之第 二資料模組； 該第一資料模組包含用以在該第一計算中間呼叫該第 二資料模組之呼叫資料；及 該計算系統進一步包括： 一偵測單元(43)，其可偵測包含在載入之第一資料模 組中之呼叫資料；及 一控制器（46)，當該偵測單元（43)偵測到該呼叫資料 時，其可將由該計算單元(42)執行之第一計算之中間結 果儲存在該結果保留單元（44)中，並且控制該載入器（3) 載入該第二資料模組。 6.如申請專利範圍第5項之計算系統，其中 當該計算單元（42)完成該第二計算時，該控制器（46)會 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561405 '申請專利範圍 担制該載入器（3)載入該第一資料描 -米貝枓杈組，並且藉由將儲存 在該結果保留單元（44)中的中間結果回傳㈣ ⑽中，以控制該計算單帥)重新執㈣第一計算。 •如申請專利範圍第6項之計算系統，進一步包括 -引數提供單元(45)，其可提供該第_計算巾間 -部份給該計算單元(42)作為一用以執行該第二；算之 引數，及提供該第二計算之一勃备 執仃結果給該計算單元（42) 作為一引數用以重新執行該第一計算。 8. 如申請專利範圍第7項之計算系統，其中 該結果保留單元(44)包括一記憶體，其可根據—先進後 出的方法儲存一中間結果。 9. 如申請專利範圍第7項之計算系統，其中 該計算單元(42)包括複數個閘極電路；及 該複數個閘極電路之間的連接可根據所載入之 模組進行切換。 、 川·如申請專利範圍第5項之計算系統，其中 —該=算⑽可連接至另m统，其具有可根據由 —所提供資料模組所代表之—硬體結構而改變之一硬體 結構，並且執行一預設計算；及 孩計算系統進-步包持一結果擴取單元 ㈣連接至另-計算系統時，其提供所載入之；= 挺，給另一計算系統，以控制另一計算系統執行該第二 计异，並且從另-計算系統齡該第二計算之執行結果。 11·如申請專利範圍第10項之計算系統，其中·· -27- 本紙張尺度適用中 X 297公釐） 561405 A B c D 々、申請專利範圍 當該計算系統連接至另一計算系統時，該計算單元（42) 可提供所載入之第二資料模組給該結果擷取單元（7)，並 且停止執行該第一計算；及 該結果擷取單元（7)可藉由提供作為用以重新執行該第 一計算之一引數之第二計算之擷取執行結果給該計算單 元，以控制該計算單元(42)重新執行該第一計算。 12. —種計算系統，包括： 一載入器（3’），其可載入各〜模組之複數個程式模組，各 程式模組都代表一預設之計算； 一解譯器（47)，其可解譯包含於所載入程式模組中的指 令，並且根據一解譯結果輸出至少一信號用以實現一對 應所載入之程式模組所代表之一計算之硬體結構； 一計算單元（42)，其具有可根據由該解譯器（47)所輸出 之至少一信號而改變之一硬體結構，並且執行一預設計 算；及 一結果保留單元（44)，當該計算單元（42)之硬體結構改 變時，其可保留由該計算單元(42)所執行之一計算的中間 結果，並且當該硬體結構返回到一原始結構時，藉由將 所保留之中間結果回傳到該計算單元（42)將該計算單元 還原到該計算單元(42)之硬體結構改變之前的狀態。 13. 如申請專利範圍第12項之計算系統，其中： 該複數個程式模組包括一代表一第一計算之第一程式 模組，及一代表在該第一計算執行期間之一第二計算之 第二程式模組； -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 訂 561405 A B c D 、申請專利範圍 該第一程式模組包含一用以在該第一計算中間呼叫該 第二程式模組之呼叫指令；及 該計算系統進一步包括一控制器（46，），當該解譯器（47) 解譯該呼叫指令時，其可將由該計算單元(42)執行之第一 計算之中間結果儲存在該結果保留單元(44)中，並且控制 該載入器（3’)載入該第二程式模組。 14. 如申請專利範圍第13項之計算系統，其中 當該計算單元(42)完成該第二計算時，該控制單元(46，) 會控制該載入器（3，)載入該第一程式模組，並且藉由將儲 存在該結果保留單元（44)中的中間結果回傳到該計算單 元(42)中，以控制該計算單元(42)重新執行該第一計算。 15. 如申請專利範圍第丨4項之計算系統，進一步包括 一引數提供單元(45)’其可提供該第一計算中間結果之 一部份給該計算單元（42)作為用以執行該第二計算之引 數，及提供該第二計算的執行結果給該計算單元(42)作為 一引數用以重新執行該第一計算。 16. 如申請專利範圍第15項之計算系統，其中 該結果保留單元(44)包括—記憶體，其可根據一先進後 出的方法儲存一中間結果。 Π·如申請專利範圍第15項冬計算系統，其中·· 該計算單元(42)包括複數個閘極電路；及 該複數個閘極電路之間的連拄 J逆佞可根據茲解譯器所提供 之至少一信號進行切換。 18.如申請專利範圍第13項之計算系統，其中 -29-

   1計算系統可連接至另一計算系統，其具有可根據由 所棱供私式模組所代表之計算而改變之硬體結構，並且 執饤由所提供程式模組所代表之計算；及 涊计异系統進一步包括一結果擷取單元⑺，當該計算 系、先連接^另一计异系統時，其提供所載入之第二資料 模：給另一計算系統，以控制另一計算系統執行該第二 計算，並且從另一計算系統擷取該第二計算之執行結果。 19·如申請專利範圍第18項之計算系統，其中： 田"衾计异系統連接至另一計算系統時，該解譯器（47)可 k供所載入之第二程式模組給該結果擷取單元（7);及 該結果擷取單元⑺可藉由提供作為用以重新執行該第 一計算之一引數之第二計算之擷取執行結果給該計算單 元(42)，以控制該計算單元繼續該第一計算。 -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)