JP5718600B2 - 情報処理システム、および、情報処理方法 - Google Patents
情報処理システム、および、情報処理方法 Download PDFInfo
- Publication number
- JP5718600B2 JP5718600B2 JP2010202724A JP2010202724A JP5718600B2 JP 5718600 B2 JP5718600 B2 JP 5718600B2 JP 2010202724 A JP2010202724 A JP 2010202724A JP 2010202724 A JP2010202724 A JP 2010202724A JP 5718600 B2 JP5718600 B2 JP 5718600B2
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- program
- processing apparatus
- instruction
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 190
- 238000003672 processing method Methods 0.000 title description 12
- 238000003780 insertion Methods 0.000 claims description 20
- 230000037431 insertion Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 11
- 230000005764 inhibitory process Effects 0.000 description 4
- 230000001629 suppression Effects 0.000 description 3
- 230000008439 repair process Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Images
Landscapes
- Hardware Redundancy (AREA)
Description
図1は、本発明の第1の実施の形態の構成を示すブロック図である。第1の実施の形態の情報処理システム101は、第1の情報処理装置01a、第2の情報処理装置01b、および、転送用パス01pを含む。また、第1の情報処理装置01aは、ソフトウェア可視レジスタ09aを含む。第2の情報処理装置01bは、ソフトウェア可視レジスタ09bを含む。
図2は、本発明の第2の実施の形態の構成を示すブロック図である。第2の実施の形態の情報処理システム102は、第1の実施の形態の1種である。情報処理システム102は、第1の情報処理装置01a、第2の情報処理装置01b、および、転送用パス02pを含む。
第1の情報処理装置と、第2の情報処理装置と、前記第1の情報処理装置内のソフトウェア可視レジスタの内容を前記第2の情報処理装置のソフトウェア可視レジスタに出力する転送用パスと、
を含むことを特徴とする情報処理システム。
前記第1の情報処理装置内の汎用レジスタの内容を前記第2の情報処理装置の汎用レジスタに出力する前記転送用パスを含むことを特徴とする付記1の情報処理システム。
前記第1の情報処理装置内のプログラムカウンタ、および、プログラムステータスワードレジスタの内容を、それぞれ、前記第2の情報処理装置のプログラムカウンタ、および、プログラムステータスワードレジスタに出力する前記転送用パスを含むことを特徴とする付記1の情報処理システム。
前記第1の情報処理装置内の前記汎用レジスタの内容を前記第2の情報処理装置の前記汎用レジスタに出力する前記転送用パスを含むことを特徴とする付記3の情報処理システム。
動作系の前記第1の情報処理装置と、待機系の前記第2の情報処理装置と、
を含むことを特徴とする付記4の情報処理システム。
自身が非稼働状態の場合、前記転送用パスに出力されている前記動作系の前記第1の情報処理装置の前記汎用レジスタ、前記プログラムカウンタ、および、前記プログラムステータスワードレジスタの内容をそれぞれ、自身の前記汎用レジスタ、前記プログラムカウンタ、および、前記プログラムステータスワードレジスタに取り込み、
前記動作系の前記第1の情報処理装置からのプログラムの実行引き継ぎにより自身が非稼働状態から稼働状態になると、
前記転送用パスに出力されている前記動作系の前記第1の情報処理装置の前記汎用レジスタ、前記プログラムカウンタ、および、前記プログラムステータスワードレジスタの内容の取り込みを停止する前記待機系の前記第2の情報処理装置を、
含むことを特徴とする付記5の情報処理システム。
プログラムの実行引き継ぎに際し、実行中のプログラムの命令列の途中のある命令まで実行し、次にNOP命令を挿入、実行する前記動作系の前記第1の情報処理装置を、
含むことを特徴とする付記6の情報処理システム。
NOP命令の挿入、実行が終了すると、前記ある命令の次の命令からプログラムを実行する前記動作系の前記第1の情報処理装置と、
プログラムの実行引き継ぎにより稼働状態になると、前記ある命令の前記次の命令からプログラムを実行する前記待機系の前記第2の情報処理装置と、
を含むことを特徴とする付記7の情報処理システム。
プログラムの実行引き継ぎが完了しても、NOP命令の挿入、実行を続ける前記動作系の前記第1の情報処理装置と、
プログラムの実行引き継ぎにより稼働状態になると、前記ある命令の次の命令からプログラムを実行する前記待機系の前記第2の情報処理装置と、
を含むことを特徴とする付記7の情報処理システム。
第1の情報処理装置内のソフトウェア可視レジスタの内容を転送用パスを用いて第2の情報処理装置のソフトウェア可視レジスタに出力することを特徴とする情報処理方法。
前記第1の情報処理装置内の汎用レジスタの内容を前記転送用パスを用いて前記第2の情報処理装置の汎用レジスタに出力することを特徴とする付記10の情報処理方法。
前記第1の情報処理装置内のプログラムカウンタ、および、プログラムステータスワードレジスタの内容を、前記転送用パスを用いて、それぞれ、前記第2の情報処理装置のプログラムカウンタ、および、プログラムステータスワードレジスタに出力することを特徴とする付記10の情報処理方法。
前記第1の情報処理装置内の前記汎用レジスタの内容を前記転送用パスを用いて前記第2の情報処理装置の前記汎用レジスタに出力することを特徴とする付記12の情報処理方法。
待機系の前記第2の情報処理装置は、自身が非稼働状態の場合、前記転送用パスに出力されている動作系の前記第1の情報処理装置の前記汎用レジスタ、前記プログラムカウンタ、および、前記プログラムステータスワードレジスタの内容をそれぞれ、自身の前記汎用レジスタ、前記プログラムカウンタ、および、前記プログラムステータスワードレジスタに取り込み、
前記動作系の前記第1の情報処理装置からのプログラムの実行引き継ぎにより自身が非稼働状態から稼働状態になると、
前記転送用パスに出力されている前記動作系の前記第1の情報処理装置の前記汎用レジスタ、前記プログラムカウンタ、および、前記プログラムステータスワードレジスタの内容の取り込みを停止することを特徴とする付記13の情報処理方法。
前記動作系の前記第1の情報処理装置が、プログラムの実行引き継ぎに際し、実行中のプログラムの命令列の途中のある命令まで実行し、次にNOP命令を挿入、実行することを特徴とする付記14の情報処理方法。
前記動作系の前記第1の情報処理装置が、NOP命令の挿入、実行が終了すると、前記ある命令の次の命令からプログラムを実行し、
前記待機系の前記第2の情報処理装置が、プログラムの実行引き継ぎにより稼働状態になると、前記ある命令の前記次の命令からプログラムを実行することを特徴とする付記15の情報処理方法。
前記動作系の前記第1の情報処理装置が、プログラムの実行引き継ぎが完了しても、NOP命令の挿入、実行を続け、
前記待機系の前記第2の情報処理装置が、プログラムの実行引き継ぎにより稼働状態になると、前記ある命令の次の命令からプログラムを実行することを特徴とする付記15の情報処理方法。
01b 第2の情報処理装置
01p 転送用パス
02a 汎用レジスタ
02b 汎用レジスタ
02p 転送用パス
03a プログラムカウンタ
03b プログラムカウンタ
03p 転送用パス
04a プログラムステータスワードレジスタ
04b プログラムステータスワードレジスタ
09a ソフトウェア可視レジスタ
09b ソフトウェア可視レジスタ
10a 動作系情報処理装置
10b 待機系情報処理装置
11c 引き継ぎ制御装置
12c パス中継装置
13p 制御パス
14p 制御パス
15p 制御パス
16p 制御パス
17p コピー用データパス
20a プロセッサ
20b プロセッサ
21a パイプライン処理回路
21b パイプライン処理回路
30a 主記憶制御装置
30b 主記憶制御装置
31a ライトデータパス
31b ライトデータパス
32a リードデータパス
32b リードデータパス
40a 主記憶装置
40b 主記憶装置
41a ライトデータパス
41b ライトデータパス
42a リードデータパス
42b リードデータパス
51a 加算器
52a 命令デコーダ
53a NOP命令生成回路
54a 選択回路
55a 選択回路
56a F/F
61a 内部パス
62a 内部パス
63a 内部パス
64a 内部パス
65a 内部パス
66a 内部パス
101 情報処理システム
102 情報処理システム
103 情報処理システム
104 情報処理システム
105 情報処理システム
Claims (8)
- 第1の情報処理装置と、第2の情報処理装置と、前記第1の情報処理装置内のソフトウェア可視レジスタの内容を前記第2の情報処理装置のソフトウェア可視レジスタに出力する転送用パスと、を含み、
前記転送用パスは、前記第1の情報処理装置内のプログラムカウンタ、および、プログラムステータスワードレジスタの内容を、それぞれ、前記第2の情報処理装置のプログラムカウンタ、および、プログラムステータスワードレジスタに出力し、
前記第1の情報処理装置内のプログラムカウンタの内容は、前記第1の情報処理装置で実行中のプログラムにおいて、最後に実行された命令の位置を示す情報である、ことを特徴とする情報処理システム。 - 前記第1の情報処理装置内の汎用レジスタの内容を前記第2の情報処理装置の汎用レジスタに出力する前記転送用パスを含むことを特徴とする請求項1の情報処理システム。
- 動作系の前記第1の情報処理装置と、待機系の前記第2の情報処理装置と、を含むことを特徴とする請求項2の情報処理システム。
- 自身が非稼働状態の場合、前記転送用パスに出力されている前記動作系の前記第1の情報処理装置の前記汎用レジスタ、前記プログラムカウンタ、および、前記プログラムステータスワードレジスタの内容をそれぞれ、自身の前記汎用レジスタ、前記プログラムカウンタ、および、前記プログラムステータスワードレジスタに取り込み、前記動作系の前記第1の情報処理装置からのプログラムの実行引き継ぎにより自身が非稼働状態から稼働状態になると、前記転送用パスに出力されている前記動作系の前記第1の情報処理装置の前記汎用レジスタ、前記プログラムカウンタ、および、前記プログラムステータスワードレジスタの内容の取り込みを停止する前記待機系の前記第2の情報処理装置を、含むことを特徴とする請求項3の情報処理システム。
- プログラムの実行引き継ぎに際し、実行中のプログラムの命令列の途中のある命令まで実行し、次にNOP命令を挿入、実行する前記動作系の前記第1の情報処理装置を、含むことを特徴とする請求項4の情報処理システム。
- NOP命令の挿入、実行が終了すると、前記ある命令の次の命令からプログラムを実行する前記動作系の前記第1の情報処理装置と、プログラムの実行引き継ぎにより稼働状態になると、前記ある命令の前記次の命令からプログラムを実行する前記待機系の前記第2の情報処理装置と、を含むことを特徴とする請求項5の情報処理システム。
- プログラムの実行引き継ぎが完了しても、NOP命令の挿入、実行を続ける前記動作系の前記第1の情報処理装置と、プログラムの実行引き継ぎにより稼働状態になると、前記ある命令の次の命令からプログラムを実行する前記待機系の前記第2の情報処理装置と、を含むことを特徴とする請求項5の情報処理システム。
- 第1の情報処理装置内のプログラムカウンタ、および、プログラムステータスワードレジスタの内容を転送用パスを用いて、それぞれ、第2の情報処理装置のプログラムカウンタ、および、プログラムステータスワードレジスタに出力し、
前記第1の情報処理装置内のプログラムカウンタの内容は、前記第1の情報処理装置で実行中のプログラムにおいて、最後に実行された命令の位置を示す情報である、ことを特徴とする情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010202724A JP5718600B2 (ja) | 2010-09-10 | 2010-09-10 | 情報処理システム、および、情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010202724A JP5718600B2 (ja) | 2010-09-10 | 2010-09-10 | 情報処理システム、および、情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012059098A JP2012059098A (ja) | 2012-03-22 |
JP5718600B2 true JP5718600B2 (ja) | 2015-05-13 |
Family
ID=46056100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010202724A Expired - Fee Related JP5718600B2 (ja) | 2010-09-10 | 2010-09-10 | 情報処理システム、および、情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5718600B2 (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60183663A (ja) * | 1984-03-02 | 1985-09-19 | Nec Corp | 情報処理装置 |
JPH0264740A (ja) * | 1988-08-30 | 1990-03-05 | Fujitsu Ltd | マイクロプロセッサ |
JP2922981B2 (ja) * | 1990-05-28 | 1999-07-26 | 株式会社日立製作所 | タスクの実行継続方法 |
JP3176093B2 (ja) * | 1991-09-05 | 2001-06-11 | 日本電気株式会社 | マイクロプロセッサの割込み制御装置 |
JP3156429B2 (ja) * | 1993-03-17 | 2001-04-16 | 株式会社日立製作所 | 高信頼型計算機用システム制御lsi及びそれを用いたコンピュータシステム |
JP2953639B2 (ja) * | 1992-12-02 | 1999-09-27 | 株式会社日立製作所 | バックアップ装置及びその方法 |
JPH07219802A (ja) * | 1994-02-01 | 1995-08-18 | Hitachi Ltd | 2重化制御方式 |
JPH09251443A (ja) * | 1996-03-18 | 1997-09-22 | Hitachi Ltd | 情報処理システムのプロセッサ障害回復処理方法 |
JP3476667B2 (ja) * | 1997-12-15 | 2003-12-10 | 三菱電機株式会社 | 二重化制御装置 |
JP2003296133A (ja) * | 2002-04-05 | 2003-10-17 | Fuji Electric Co Ltd | コントローラ |
WO2006045801A2 (de) * | 2004-10-25 | 2006-05-04 | Robert Bosch Gmbh | Verfahren und vorrichtung zur überwachung einer speichereinheit in einem mehrprozessorsystem |
JP2007164672A (ja) * | 2005-12-16 | 2007-06-28 | Mitsubishi Electric Corp | プログラム、オペレーティング・システム、およびコンパイラ |
FR2942404B1 (fr) * | 2009-02-23 | 2011-08-26 | Oreal | Procede de photomaquillage utilisant une composition photochromique a l'etat deja revele |
-
2010
- 2010-09-10 JP JP2010202724A patent/JP5718600B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012059098A (ja) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3702815B2 (ja) | プロセッサ間レジスタ継承方法及びその装置 | |
JP5611756B2 (ja) | プログラム・フロー制御 | |
US5590294A (en) | Method and apparatus for retarting pipeline processing | |
JPS6028015B2 (ja) | 情報処理装置 | |
JPH07248897A (ja) | コンピュータ・システムにおける例外からの回復方法、及びそのための装置 | |
JPH02201651A (ja) | データ処理装置 | |
CN109416632B (zh) | 用于处理数据的装置和方法 | |
JP2000330788A (ja) | コンピュータシステム | |
JP2007206933A (ja) | 情報処理装置、情報処理装置におけるブートローダ生成方法およびプログラム転送方法 | |
JP6634083B2 (ja) | データ処理装置におけるシステムエラー処理 | |
JP5718600B2 (ja) | 情報処理システム、および、情報処理方法 | |
KR102379886B1 (ko) | 벡터 명령 처리 | |
KR100508320B1 (ko) | 고속 및 저속 리플레이 경로를 갖는 리플레이 구조를구비한 프로세서 | |
JP2001306334A (ja) | エミュレーション装置 | |
US9983932B2 (en) | Pipeline processor and an equal model compensator method and apparatus to store the processing result | |
US8352714B2 (en) | Executing watchpoint instruction in pipeline stages with temporary registers for storing intermediate values and halting processing before updating permanent registers | |
JP2552738B2 (ja) | データ処理装置 | |
US11403108B2 (en) | Exception handling | |
US8055888B2 (en) | Initialisation of a pipelined processor | |
TWI784049B (zh) | 事務巢套深度測試指令 | |
JPH0248733A (ja) | 情報処理装置 | |
JP6107904B2 (ja) | プロセッサ及びストア命令の変換方法 | |
JPH07200294A (ja) | 遅延分岐実行機能を備えたプロセッサ装置 | |
JPH09330234A (ja) | 割り込み処理方法およびマイクロプロセッサ | |
JP2002149438A (ja) | リカバリ制御用バッファ記憶の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5718600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |