JPH02201651A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業−■−の利用分野） 本発明はデータ処理装置に関する。より詳細には、各ノ
ンのインストラクションか一連のステージのインストラ
クションの実行を遂行するシーケンスの処理スプーンを
通してパスするパイブラインドデータプロセッサ（ｐｉ
ｐｅｌｉｎｅｄ　ｄａｔａ　ｐｒｏｃＣｓｓｏｒ）に関
する。

（従来技術） データプロセッサの動作を監視して、故障、例えはハー
ドウェア故障又はソフトウェアエラーな検出するための
チェッキンク設備を提供することかよく知られている。

例えば、バリティチェッキンクかハードウェア欠陥を検
出するために使用され得る。故障か検出されると、しば
しば“ヘルプ（Ｉｌｅｌｐ）　”信号と呼ばれる信号か
生成され診断プログラムからのアシスタンスか要求され
る。これがヘルプ信号を受信号ると、診断プロセッサは
残りのシステムを停止し故障の原因を決定するために診
断動作を開始する。

（発明の目的） 本発明の目的はパイブラインドデータプロセッサに対す
る改良されたエラー処理装置を提供することにある。

本発明はシーケンスのインストラクションを処理するた
めのシリーズのパイプラインステージからなるパイプラ
インドデータ処理装置を提供するが、本装置は、 ａ）各々のインストラクションがパイプラインステージ
を通して終端ステージまて１幀にパスし、この終端ステ
ージにおいてこのインストラクションか前のステージに
よって正常に実行された場合は終端され、 ｂ）この終端ステージ以外のステージの少なくとも一つ
がこのステージによって現在処理されているインストラ
クションと関連するエラー状態を検出したときにエラー
信号を生成するための手段を含み、そして Ｃ）このエラー信号か関連するインストラクションが終
端ステージに到達したときにのみアクティブになること
を特徴とする 特定のインストラクションと関連するエラーか検出され
たとき、アクライフのエラー信号か直ちに生成されない
ことかわかる。その代わり、このエラー信号はそれと関
連するインストラクションかパイプラインの端の所で終
端することを試みたときにのみアクティブとなる。こう
して何らかの理由によってこのインストラクションか終
端することを試みない場合は（例えば、、これが誤って
予測されたジャンプインストラクションに統〈などによ
って）エラー信号はアクライフにならず、従ってエラー
処理動作は行なわれない。本発明は従って不必要なエラ
ー処理動作を避はシステムの効率を向上させる。

（実施例） 以下の説明においては、本発明に従って処理されるエラ
ー信号は、直ちにアクティブになる従来の″ヘルプ（Ｈ
ｅ１ｐ）　”信号と区別するために″メーター（Ｍａｙ
ｄａｙ）　’“信号と呼ばれる。

第１図に示されるようにデータ処理装置は、インストラ
クションスケジューラ１０．」−側パイブラインユニッ
ト１１．高速データ隷属メモリ１２、及び下側パイプラ
インユニット１３を含むシリーズのパイプラインユニッ
トからなる。

パイプラインユニットｌＯ乃至１３は、インターフェー
スパラメータファイルＴＰＦ、アドレスパラメータファ
イルＡＰＦ、ファンクションパラメータファイルＦＰＦ
、及びオペランドパラメータファイルＯＰＦなとのパラ
メータファイルによって相互接続される。これらは、イ
ンストラクションパラメータかパイプラインユニット間
てパスされることを可能にする。

スケジューラｌＯはこれと関連する高速コート隷属メモ
リ（ｆａｓｔ　ｃｏｄｅ　５ｌａｖｅ）　１４を持つが
、これはスケジューラによってアクセスされるためにイ
ンストラクションのコピーを保持する。

このシステムはまた隷属メモリ１２．１４よりサイズは
大きいかアクセス速度か遅いメインメモリ１５及びメイ
ンメモリと高速隷属メモリの中間のサイズ及び速度の低
速隷属メモリ１６を持つ。

高速隷属メモリ、低速隷属メモリ及びメインメモリは３
−レベルメモリ階層を形成する。

スケジューラ１０はストリームＡ及びストリームＢと呼
ばれる二つの別個のストリームのインストラクションを
スケジュールするための二つのスケジューラユニットＩ
ＯＡ及びＩＯＢからなる。

ストリームＡはシステムの主処理作業負荷（■ａｉｎｐ
ｒｏｃｅｓｓｉｎｇ　　ｗｏｒｋｌｏａｄ）専用に使用
される。ストリームＢはこの主処理作業負荷と独立した
事象、例えば入力／出力活動の管理及び他のプロセッサ
との通信を扱う。この二つの独立したストリームを提供
することによってシステムのハードウェアの使用かより
効率的になる。例えば、片方のストリームか何らかの理
由によって停止された場合、他方のストリームか処理を
継続することかてきこのためハードウェアはアイドル（
ｉｄ　Ｉｅ）とならない。

各々のスケジューラユニットＩＯＡ及びＩＯＢはコート
隷属メモリ１４からインストラクションを検索するため
のインストラクションアドレスのシーケンスを生成する
。要求されるインストラクションかコート隷属メモリ内
に存在しないときは、これは低速隷属メモリ１６又はメ
インメモリ１５から検索される。

条件ジャンプ（フランチ）インストラクション（ｃｏｎ
ｄｉｔｉｏｎａｌ　　ｊｕｍｐ　　（ｂｒａｎｃｂ）　
　　１ｎｓｔｒｕｃｔｉｏｎ）に遭遇した場合は、スケ
ジューラはこのジャンプの結果の予測を行ない、予測さ
れたフランチからのインストラクションの検索を開始す
る。ジャンプインストラクションの実際の結果はインス
トラクションか下側パイプラインに到達するまで決定さ
れず、このため予測か外れる可能性もある。この場合、
誤って予測されたジャンプに統〈インストラクションは
破棄され、スケシューリンクは実際のジャンプ先から継
続される。

スケジューラによって検索されたインストラクションは
、ＩＰＦ内にこれらの対応するブロタラムカウンター値
と共に書き込まれる。ＩＰＦはシュアルポート（ｄｕａ
ｌ　ｐｏｒ、ｔｓ）を持ち、このためスケジューラユニ
ットＩＯＡ及びＩＯＢはＩＰＦを同時にロートすること
かてきる。

パラメータファイルＩＰＦ、ＡＰＦ、ＦＰＦ及びＯＰＦ
の夫々は１６個のレジスタを持ち、従って実行の様々な
ステージにおいて最高１６個まての異なるインストラク
ションを保持することかできる。特定のインストラクシ
ョンと関連するセットのレジスタはスロットと呼ばれる
。つまり、各々のスロットは各々のパラメータファイル
からの一つの対応するレジスタからなる。

ストリームＡに１０個のスロットか割当てられ、ストリ
ームＢに６個のスロットが割当てられる。

インストラクションかスケシュー→からＩＰＦに入力さ
れると、これに−っのスロ・ソ］−か割当゛ｃられる。

つまり、これにＩＰＦ内の　っのレジスタ及び他のパラ
メータファイルの各７７内の対応する一つのレジスタか
割当てられる。１″ると、Ｊのインストラクションはこ
のスロットをこれが各々のパイプラインユニットの全て
のステージによってＩＥ常に実行されるまで保持し、そ
の後このスロ・ントは解放されスケジューラからの別の
インストラクションに対して使用できる状態となる。イ
ンストラクションかパイプラインをパスタウンすると、
このインストラクションに割当てられたスコツ１〜番号
かこれと共にパイプラインをパスタウンし、このため各
々のパイプラインステージにおいてパラメータファイル
内の正しいレジスタかアクセスてきる。

北側バイフ゛ライン１１はＩＰＦからインストラクショ
ンを読み出し、これらを処理し、これらを復号し、また
そのインストラクションに対して要求さねる才へ；・ン
トｃ、Ｔ）ア１−シ・スを計算する。これには、例えは
ローカルネームベースレジスタ（１ｏｃａｔ　ｎａｍｅ
　ｂａｓｅ　ｒｅｇｉｓｔｅｒ’）のような内部レジス
タ内に保持されたヘースア）−レスに変位値を加えるス
デ・・ｌブにて実行さｔ’ｌイ、。

別の方法とＬノで、〒１−レスはインストラクション内
に保持される文字値てあ−・でもよい４．オペラン１−
ア）−レスは問題のイ、゛、ス１〜ラクジコンに該当す
るスロ・・ノｌ内のＡＰＦ内に置かれる。インストラク
ションのフ５・ンタジ」ンＪＪ−１〜はＦＰＦの適当な
スロワ）〜内に書き込まれる。

データ隷属メ千り１２はフリーの場合にＡＰＦから一つ
のアドレスを読み、、これがそのデータ隷属メモリ内に
存在する場合は要求されるオペラン１〜を検索し、又は
低速隷属メモリ若しくはメインメモリからのオペランド
のフＪツヂンク（ｆｅｔｃｈｉｎｇ）を開始する。こう
して検索されたオペラン１へは問題のインストラクショ
ンに該当するスロット内のＯＰＦ内に置かれる。これに
加えて、隷属メモリからのデータかそのユニット内の内
部レジスタの一つを更新するために上側パイプライン戻
される。

下側パイプライン１３はＯＰＦからオペランドを読み出
し、これに関してＦＰＦ内のファンクションコートによ
って指定される要求される動作を遂行する。例えば、こ
れは累積器レジスタ（ａｃｃＩＩＩＩｌｕｌａｔｏｒ　
ｒｅｇｉｓｔｅｒ）の内容にこのオペランドを加えるス
テップを含む。

このシステムはまた診断プロセッサ１７を含む。これは
比較的小さなプロセッサ、例えは残りのシステムにサポ
ート及び診断設備を提供するために専用に使用されるマ
イクロプロセッサである。

Ｌ　パイプライン 第２図には」二側パイプラインユニット１１をより詳細
に示す。

Ｊ二側パイプラインユニットはＵＦＯ乃至ＵＰＳと呼ば
れる６個のパイプラインステージを含む。

第一のステージＵＦＯはＩＰＦから一つのスロットを選
択し、このスロット内のイリス１〜ラクションの処理を
開始する。

通常、各々のストリーム内のインストラクションは上側
パイプライン内において年代順に開始される。また、通
常ストリームＡはストリームＢに対して優先かケーえら
れ、Ｂ−ストリームのインストラクションはＩＰＦ内に
Ａ−ストリームのインストラクションか存在しない場合
にのみ開始される。イリし、ストリームＢに以下のよう
に優先か与えられることもある。

一つのインストラクションか開始された後、上側パイプ
ラインか前のインス）〜ラクションの依存のためにその
インストラクションか未だ正常に完結できないことを検
出することかある。この場合、このインストラクション
の実行は中止される。但し、実行か中止されたインスト
ラクションに続くインストラクションはルックアヘッド
（ｔ。

ｏｋ−ａｈｅａｄ）モー１〜と呼ばれル＠Ｍ＋Ｉす干−
ト？：：テ継続して実行することか許される。この目的
は、必要てあれば、インストラクションに対するオペラ
ンドか高速データ隷属メモリ内にあらかしめフェ■　３ ツチされることを可能にするところにある。これらルッ
クアヘッドは、これらかそれ以上の依存を生成しないと
きにのみ許される。このルックアヘッドモードはストリ
ームＡ及びストリームＢに対して独立的に開始できる。

ストリームＡかルックアヘッドモードであるかストリー
ムＢはそうてないときは、ストリームＢに優先か学えら
れる。依存か解決されるとこのストリームは通常の非ル
ックアヘッドモードに戻され、実行か中止されたインス
トラクションか上側パイプライン内で再開される。

ＵＰＩ及びＵＰ２は復号ステージてあり、これはインス
トラクションを復号してその次のステージに対する制御
信号を生成する。ＵＰ２はまたそのインストラクション
に対するファイルコードＦを生成し、これはＦＰＦの該
当するスロット内に書き込まれる。

ＵＰ３はアドレス生成のために使用されるべき要求され
るレジスタをレジスタのローカルセットから選択する。

ＵＰ４はインストラクションに対して要求されるオペラ
ンドアドレスを計算する演算及び論理ユニットを含む。

このオペランドアドレスはＡＰＦの該当するスロット内
に書き込まれる。

ＵＰＳはＵＰ４内に生成されたアドレスをアーキデクチ
ュアル的な妥当性（ａｒｃｈｉｔｅｃｔｕｒａｌ　ｖａ
ｌｉｄｉ　ｔｙ）に対してチエツクする。このチエツク
の結果はＦＰＦ内に格納されるが、これらは下側パイプ
ラインによって終端の成功に影響を与えるためにアクセ
スされる。

バイ°ライン 第３図には、下側パイプライン１３をより詳細に示す。

この下側パイプラインは５つのステージＬＰＯ乃至ＬＰ
４を含む。

ＬＰＯは下側パイプラインによって処理されるべき次の
スロットを選択するための優先論理を含む。このステー
ジは正常なデータ隷属サイクルによってトリガーされる
。各々のストリーム内て、インストラクションは下側パ
イプライン内において厳密な年代順に開始される。

ＬＰＩはＯＰＦから要求されるオペランドにアクセスし
、ＦＰＦからファンクションコートＦにアクセスする。

このファンクションコートは下側パイプラインの次のス
テージに対する制御信号を生成するために復号される。

ＬＰ２は主処理ステージてあり、オペランドに関してフ
ァンクションコートによって指定される演算及び論理動
作を遂行する。

ＬＰ３はパイプラインの終端ステージである。

このステージは他の全てのパイプラインユニットから現
在ステージＬＰ３のところに存在するインストラクショ
ンかパイプラインユニットによって例外状況無しに正常
に処理されたか否かを示す信号を受信号る。インストラ
クションか正常に処理された場合は、このインストラク
ションは終端することが許される。条件ジャンプインス
トラクションの場合は、ＬＰ３はまたこのインストラク
ションの結果かこのスケジューラによって正しく予測さ
れたか否かを決定する。

ＬＰ３は、システムのビシツルレジスタセット（ｖｉｓ
ｉｂｌｅ　ｒｅｇｉｓｔｅｒ　５ｅｔ）　（即ち、マシ
ンコートに対してビシツルなレジスタ、例えば累算器レ
ジスタ、記述子レジスタ及びスタックフロントレジスタ
）を構成するセットのレジスタを含む。これらレジスタ
はデータ隷属及びメインメモリと共に現在実行中のプロ
セッサのプロセス状態を定義する。

インストラクションか正常に終端した場合は、プロセス
状態を更新することか許され、ビシプルレジスタセット
を更新しデータ隷属又はメインメモリに対して要求され
る書き込みを遂行する。終端インストラクションによっ
て占拠されるスロットか次に解放されこれは再使用か可
能となる。

一方、インストラクションがＬＰ３において正常に終端
しない場合は、プロセス状態を変えることか許されない
。

ＬＰ４はパイプラインの終端を越えるものであり、イン
ストラクションか終端した後に起こる信号に対するタイ
ミングを提供する。より具体的には、ＬＰａ内において
条件シャンブインストラクジョンの結果か誤って予測さ
れたことが発見された場合、又はＬＰａ内のインストラ
クションの正常な終端を阻止するような例外状態か発生
した場合、次のクロックヒートＬＰ４のところてこのイ
ンストラクションかストリームＡ内にあるかＢ内にある
かによって信号ＬＰ４Ａ　　ＥＡＢＲＴ又はＬＰ４Ｂ　
　ＥＡＢＲＴを生成する。これは全てのパイプライン内
において既に開始されている同一ストリーム内の全ての
その後のインストラクションを破棄させる。これはまた
問題のストリームに対するパラメータファイルの全ての
スロットを解除させる。

メーター このシステムは様々な失敗状態を検出するための論理を
含む。これらの失敗は以下の二つのタイプに分類される
。

ハードウェアの故障に直接起因する失敗（例えば、パリ
ティ−の失敗）は、即座にＨＥＬＰ信号を生成するかこ
れは診断プロセッサを中断させる。このタイプの失敗の
検出及び処理は本発明の部分を構成せず、従ってこれ以
上説明されない。

ソフトウエフ内のエラーに起因し、特定のマシンレベル
インストラクション（例えば、不法インストラクション
）に起因するタイプの失敗は、ここてはメーター（Ｍａ
ｙｄａｙｓ）と呼ばれる。このような失敗は診断プロセ
ッサに対し即座に割り込みを生成することはなく、代わ
りにメーデー指櫟かそれを起こしたインストラクション
と共にパイプラインにパスタウンされる。このメーター
はインストラクションかステージＬＰ３において終端す
ることを試みたときにのみ起動される。メーターか起動
されるとインストラクションは終端することを阻止され
る。次に、次のクロックビートにおいて信号ＬＰ４　　
ＭＡＹＤＡＹか生成されて、これが診断プロセッサを中
断する。

上に述べた如く、誤って予測されたジャンプか検出され
た場合又はＬＰ３における通常の終端を阻止する例外状
態か発生した場合は、そのパイプライン内に既に存在す
る同一ストリーム内の全てのその後のインストラクショ
ンが放棄される。これは、これらその後のインストラク
ションに対する全てのベンゾインクとなっているメータ
ーを解除する。こうして、これらベンゾインクのメータ
ーかアクディフとなることはない。

第２図に再び戻り、ステージＵＰＩにおいてインストラ
クションか復号されたときは、このデコーダはこのイン
ストラクションのフオームか不法であるか否かをチエ・
ンクする。不法である場合は、二つの信号ＤＥＣＯＤＥ
ＲＭＡＹＤＡＹＡ及びＤＥＣＯＤＥＲＭＡＹＤＡＹ　　
Ｂのうちつかこの不法インストラクションかストリーム
Ａ内にあるかＢ内にあるかに依存して生成される。例え
ば、これら信号の一つかインストラフシミ１ンかファン
クション及びオペランドの不法な組合わせを含む場合に
生成される。

同様に、ステージＵＰ２内においてインストラクション
か復号された場合は、デコーダはそのインストラクショ
ンのコンデクストか不法てないかチエツクする。不法で
ある場合は、二つの信号Ｃ０ＮＴＥＸＴ　　ＭＡＹＤＡ
Ｙ　　Ａ又はＣ０ＮＴＥＸＴ　　ＭＡＹＤＡＹ　　Ｂの
うち一つかどちらのストリーム内にそのインストラクシ
ョンか存在するかに従って生成される。例えば、ＥＮＤ
インストラクションはストリームＢ内においてのみ合法
でり、ＥＮＤインストラクションかストリームＡ内にお
いて発見された場合は信号ＣＯＮＴＥＸＴＭＡＹＤＡＹ
　　Ａか生成される。

ＤＥＣＯＤＥＲＭＡＹＤＡＹ信号は一連のレジスタ２１
乃至２５を介してステージＵＰＩからＵＰＳに、そのエ
ラー信号を生成したインストラクションと同調してパス
される。同様に、Ｃ０ＮＴＥＸＴ　　ＭＡＹＤＡＹ信号
ば、一連のレジスタ２６乃至２９を介してステージＵＰ
２からＵＰＳにパスされる。

ＵＰＳにおいて、ＤＥＣＯＤＥＲＭＡＹＤＡＹＡ及びＣ
０ＮＴＥＸＴ　　ＭＡＹＤＡＹ　　Ａ信号かＯＲケ−１
〜３０内において結合され信号ＵＰ５Ａ　　ＭＡＹＤＡ
Ｙを生成する。類似の信号ＵＰ５Ｂ　　ＭＡＹＤＡＹか
ＯＲゲー１〜３１によってストリーム内 号は、現在ＵＰＳのところにあるインストラクションと
関連するＦＰＦのスロット内に書き込まれる。

ＯＲゲート３０及び３１はまた上側パイプラインから他
のメーデーエラーを示す信号（図示無し）を受信号る。

第４図にはメーターを処理するための論理か示される。

ＡＮＤケート４０は信号ＬＰ２　　ＶＲＷＲＴを信号Ｌ
Ｐ４Ａ　　ＩＮＨＭＡＹＤ、ＬＰ３ＡＩＤＬＥ及びＬＰ
２　　ＢＳＴＲＭの逆数と結合して出力信号ＬＰ２Ａ　
　ＭＡＹＤ　　ＷＲＴを生成する。ＬＰ２　　ＶＲＷＲ
Ｔは現在ステージＬＰ２にあるインストラクションかＬ
Ｐ３においてビジュアルレジスタによって書き込むこと
によってプロセス状態を更新するときに出現する。ＬＰ
４ＡＩＮＨＭＡＹＤは信号ＬＰ４Ａ　　ＥＡＢＲＴから
派生されるが、これはストリームＡ内の全てのインスト
ラクションか放棄されるべきことを示す。ＬＰ３Ａ　　
ＩＤＬＥについては後に説明されるが、これはＬＰａ内
のＡ−ストリームインストラクションが既にメーターを
生成していることを示す。ＬＰ２　　ＢＳＴＲＭは現在
ステージＬＰ２にあるインストラクションかストリーム
Ｂ内のインストラクションであることを示す。

こうしてＬＰ２Ａ　　ＭＡＹＤ　　ＷＲＴは、ＬＰ２の
ところのインストラクションかプロセス状態を更新する
ところてありこれはストリームＡ内のインストラクショ
ンであり年長のメーターによってアイドルにされる又は
破棄されるべきでないことを示す。こうして、ＬＰ２の
ところのインストラクションに対する全てのベンディン
クメーデーか起動され得る。

類似の信号ＬＰ２Ｂ　　ＭＡＹＤ　　ＷＲＴかストリー
ムＢに対してＡＮＤゲート４１によって生成される。

インストラクションかステージＬＰ２に到達すると、こ
のインストラクションに対応するＦＰＦスロットかアク
セスされ上側パイプラインのステージＵＰＳにおいてこ
こに格納されたメーデー信号か読み出される。これはＡ
及びＢストリームに対する信号ＬＰ２Ａ　　ＵＰ　　Ｍ
ＡＹＤＡＹ及びＬＰ２Ｂ　　ＵＰ　　ＭＡＹＤＡＹを生
成する。

ＬＰ２Ａ　　ＵＰ　　ＭＡＹＤＡＹはＡＮＤゲート４２
内においてＬＰ２Ａ　　ＭＡＹＤ　　ＷＲＴと結合され
、信号ＬＰ２Ａ　　ＵＰ　　ＭＡＹＤＴを生成する。こ
の信号はＯＲゲート４３の一つの入力に供給されるが、
この出力は信号ＬＰ２Ａ　　ＵＰＭＡＹＤである。これ
は、単一ビ・ントレジスタ４４の入力に接続される。レ
ジスタ４４の出力はＡＮＤゲート４５の一つの入力に供
給され、この他方の入力は信号ＬＰ４Ａ　　ＩＮＨＭＡ
ＹＤの逆数を受信号る。ＡＮＤゲート４５の出力は信号
ＬＰ３Ａ　　ＵＰ　　ＭＡＹＤであり、これは、ＯＲゲ
ート４３の第二の入力にフィードバックされる。

こうして、ＬＰ２Ａ　　ＵＰ　　ＭＡＹＤＴ信号か出現
したときにＬＰ２Ａ　　ＵＰ　　ＭＡＹＤは真となり、
そしてＬＰ３Ａ　　ＵＰ　　ＭＡＹＤはｌクロックビー
ト後に真になることかわかる。信号ＬＰ２Ａ　　ＵＰ　
　ＭＡＹＤ及びＬＰ３Ａ　　ＵＰ　　ＭＡＹＤの両者と
も、ＯＲゲート４３を通してのフィードバック接続のた
めにこの状態においてラッチされ、そしてこれ以降両者
ともＬＰ２Ａ　　ＵＰＭＡＹＤＴか再び偽となっても真
にとどまる。これらラッチされた信号は、ＬＰ４Ａ　　
ＩＮＨＭＡＹＤか出現し、ＡＮＤゲート４５が不能にさ
れたときにのみ偽となる。

類似の回路（図示無し）がスケジューラ及びデータ隷属
メモリからメーデー信号を受信号るために提供される。

これらはアンラッチト信号（ｕｎｌａｔｃｈｅｄｓｉｇ
ｎａｌｓ）ＬＰ２Ａ　　ＳＣＨＭＡＹＤＴ及びＬＰ２Ａ
　　ＤＳ　　ＭＡＹＤＴ、並びに対応するラッチされた
信号を生成する。

類似の回路（図示無し）かまたストリームＢに対して対
応する信号ＬＰ２Ｂ　　ＵＰ　　ＭＡＹＤＴ等を生成す
るために提供される。

ストリームＡに対するラッチト信号（ＬＰ３ＡＵＰ　　
ＭＡＹＤ、ＬＰ３Ａ　　ＳＣＨＭＡＹＤ及びＬＰ３Ａ　
　ＤＳ　　ＭＡＹＤ）はＯＲゲート４６内て結合され、
−カストリームＢに対する対応するラッチト信号はＯＲ
ゲート４７内において結合される。これら二つのＯＲゲ
ートの出力は、ＯＲケート４８内において結合される。

このケートの出力は、ＡＮＤケート４９を介して単一ヒ
ットレジスタ５０に供給される。このレジスタの出力は
信号ＬＰ４ＭＡＹＤＡＹを提供するが、これは診断プロ
セッサに能動のメーデー状態か存在することを通知する
。

ＡＮＤケート４９の第二の入力は制御ピッｌ−レジスタ
５１から信号ＭＡＹＤＡＹＩ　ＮＨの逆数を受信号るが
、これは診断プロセッサによってセット又は解除するこ
とかできる。ＭＡＹＤＡＹ　Ｉ　ＮＨか真の時はＬＰ４
ＭＡＹＤＡＹ信号か抑止されることかわかる。

診断プロセッサはまたもう−・つの制御ヒツトレジスタ
５２をセット又は解除することかできるが、これは制御
信号ＭＡＹ　　ＴＥＳＴ　　ＭＯＤＥを生成する。この
信号か真の時は専用メーデーテストモードが起動される
が、これは後に説明されるようにメーデー設備の動作の
テス１〜を可南にする。

ＭＡＹ　　ＴＥＳＴ　　ＭＯＤＥはマルチプレクサ５３
を制御する。通常の動作（ＭＡＹ　　ＴＥＳＴＭＯＤＥ
か偽）においてはマルチプレクサ５３はＯＲケート５４
の出力を選択するが、これはラッチト信号ＬＰ２Ａ　　
ＵＰ　　ＭＡＹＤ等を受信号る。メーデーテス１〜モー
ド（ＭＡＹ　　ＴＥＳＴＭＯＤＥか真）においてはマル
チプレクサ５３はＯＲケート５５の出力を選択するが、
これはアンラッチト信号ＬＰ２Ａ　　ＵＰ　　ＭＡＹＤ
Ｔ等を受信号る。マルチプレクサ５３の出力は単一ビッ
トレジスタ５６内に書き込まれるが、この出力は信号Ｌ
Ｐ３Ａ　　ＩＤＬＥを提供する。

信号ＬＰ３Ａ　　ＩＤＬＥは下側パイプラインのステー
ジＬＰ３に供給され、そして真の場合はこのステージを
ストリームＡに対してアイドルにする。こうして、この
ステージに到達する任意のスＩ〜リームＡインストラク
ションは終端することを阻止され、そしてこれらインス
トラクションに対して割当てられたスロットは解放され
ない。たたし、ＬＰ３Ａ　　ＩＤＬＥはストリームＢイ
ンストラクションか終端することを■１トすることはな
い。

類似の論理（図示無し）か信号ＬＰ３Ｂ　　ＩＤＬＥを
形成するために提供されるが、これはＬＰ３をストリー
ムＢに対してアイドルにする。

ＯＲケ−１−５４の出力は双安定ラッチ回路５７の人力
に供給されるが、これはＬＰ４Ａ　　ＩＮＨＭＡＹＤに
よってリセットされる。このラッチＭＡＹＴＥＳＴ　　
Ａの出力は診断プロセッサによって検査するととかてき
る。類似のラッチ（図示無し）かストリームＢに対して
提供される。

上に説明のメーデー状態のソースに加えて、メーテー状
態はソフトウェアによっても生成することかてきるが、
これはインストラクションか制御信号ｌ５２ＷＡＤ６を
セットするようにして達成される。この制御信号かＡＮ
Ｄケ−１−６０内において信号ＬＰ４　　ＢＳＴＲＭの
逆数と結合されるが、これはＬＰ４か現在ストリームＢ
を処理していることを示す。ＡＮＤゲート６０の出力は
ＯＲケート６１の一つの入力に供給されるが、この出力
は信号ＬＰ４Ａ　　ＰＩ　　ＭＡＹＤである。この信号
は単一ヒツトレジスタ６２内に格納されるが、この出力
は信号Ａ　　ＰＩ　　ＭＡＹＤである。

この信号はＡＮＤケ−１へ６３を介してＯＲゲート６１
の第二の入力にフィーＩ−ハックされる。ＡＮＤケート
６３はＡＮＤケ−１〜６４からの信号の逆数によって制
御されるが、ＭＡＹ　　ＴＥＳＴ　　ＭＯＤＥ信号とＬ
Ｐ４Ａ　　ＥＡＢＲＴ信号を結合し、ストリームＡ内の
インストラフシミ１ンの実行を中止する。

信号ＬＰ４Ａ　　ＰＩ　　ＭＡＹＤは上に説明の他のメ
ーデー信号と共にＯＲゲート５４に供給され、通常のモ
ードにおいてＬＰ３Ａ　　ＩＤＬＥ信号を生成する。

信号Ａ　　ＰＩ　　ＭＡＹＤは他のメーデー信号と共に
ＯＲケ−１−４６に供給され、ＭＡＹＤＡＹＩＮＨか真
てない限りＬＰ４ＭＡＹＤＡＹ信号を生成する。

両方の信号ＬＰＡ　　ＭＡｙｏ及びＡ、ＰＴＭＡＹＤ共
に、ＯＲケ−１−６１へのフィー　トハ・ツク接続のた
めにラッチさなる。徒って　これら信号か真になるとこ
れらはＡＮＤケー　トロ４がらの信号によってＡＮＤゲ
ー１−６３か抑１トされるまて真にととまる。

類似する回路（図示無し）かス；−リーへＢ内のソフト
ウェア制御されたメ＝−チーに対ｉ、・ても提供される
。これらは０吟ＬＰ４ＲＰＩ　　ＭＡＹＤ及びＢ　　Ｐ
Ｉ　　ＭＡＹＤを生成する。

メーデー設備の動作ζ′ついてハ；に説明する。

特定のインストラクションに帰属できるエラーか検出さ
れる毎にメーデー信踵か生成される。例えば、ファンク
ション及びオペラン１−の不法な組合わせか検出される
とステー　・ＵＰＩにおいてＤＥＣＯＤＥＲＭＡ、ＹＤ
ＡＹ＜イ号か生成、される。

この信号が、次にこの原因とな、たイリス１〜ラクシヨ
ンと同調してパイ“Ｉ”フイ゛ノをパスタウンされる。

例えばＤＥＣＯＤＥＲ，ＭＡＹＤＡＹ信号はに側パイプ
ラインをステージＵＰＳへとパスタウンし、ここてこれ
はＦＰＦ内に格納され１次にインストラクションか下側
パイプライン内のステージＬＰ２に到達した時ＦＰＦか
ら読み出される。

インストラクションかＬＰ２に到達する前に実行を中止
された場合は、ベンゾインクのメーターは破棄されアク
ティブとはならない。同様に、ステージＬ　Ｐ　３にお
いてインストラクションかプロセッサ状態を更新するこ
とを試みない場合は、これと関連するメーターは破棄さ
れて効果を持たない。

但し、インストラクションの実行か中止されなくステー
ジＬＰ３において終端することを試みたものとすると、
メーターは以下のように処理される。

通常の動作（ＭＡＹＴＥＳＴ　　ＭＯＤＥか偽）におい
ては、このインストラクションがＬＰ３に到達するとア
イドル信号（ＬＰ３Ａ　　ｌ０ＬＥ又はＬＰ３Ｂ　　Ｉ
Ｉ）Ｉ、Ｅ）か生成される。これはメゾ−の原因となっ
たインストラクションか終端することをｌ！［１＋Ｊ二
する。

インストラクションかＬＰ３に到達した後の次のクロッ
クヒートにｊ６いて１イ、１号ＬＰ４　　ＭＡＹＤＡＹ
か生成される。これは診断プロセッサを中断させる。一
方、アイト・ル信号は次のインストラクションかＬＰ３
のどころ゛（終端することを防１］−するために保持さ
れる。

診断プロセッサかこの割り込みに応答すると、これはシ
ステムの残りの部分のクロックを停止しメーターの原因
を快定するために診断デス１を開始する。これは、様々
なパイプラインステージ上のメーターの原因に関しての
情報かその中に保存されている可能性を持−）レジスタ
の内容の検査を含む。

最後に、診断手順か完−ｆした後に、診断プロセッサは
システムをリセ・・ノ１−及び再ロートする。

メーデーテス１−モード（Ｍ　Ａ、　Ｙ丁Ｆ’、ＳＴ　
　ＭＯＤＥが真）における動作は１．ｒσ）場合アイド
ル信号はＯＲゲート５５のと・てろのアンラッチト信号
から生成されるため、アイドル信号か１クロ・ツクヒー
ト期間たけ保持されることを除いて類似する。従って、
メーターの原因となったインストラクションに続くイン
ストラクションは通常に終端することか許される。

メーターテストモー１へはメーデー設備の動作を以下の
ようにテストするために使用することかてきる。故意的
に正しくないインストラクションがプログラム内に挿入
され、次にシステムかレジスタＭＡＹＴＥＳＴ　　ＭＯ
ＤＥ及びＭＡＹＤＡＹＴＮＨかセラ１−された状態てメ
ーデーテストモードにてラン（ｒｕｎ）される。メーデ
ー設備か正常に動作１．・ているものと想定すると、こ
のインストラクションはＬＰ３において終端することか
阻止される。（ｐし、信号ＬＰ４　　ＭＡＹＤＡＹは生
成されず、その後のインストラクションは正常に終端す
ることか許される。こうして、その後のインストラクシ
ョンはメーターかラッチＭＡＹＴＥＳＴＡをセラ１〜し
たかチエツクすることによってメーター設備か正常に動
作しているかチエツクすることかできる。メーデーテス
トセートはこうして、テストソフトウェアかメーデーメ
カニズムをテストプログラムの正常な実行に影響を与え
ることなくチエツクすることを許す。

【図面の簡単な説明】

第１図は装置の全体を示す図であり、 第２図は上側パイプラインユニットをより詳細に示す図
てあり、 第３図は下側パイプラインユニットをより詳細に示す図
てあり、そして 第４図はメーデー信号を扱うための論理を示す図である
。 （主要部分の符号の説明） １０・・・インストラクションスケジューラ１１・・・
上側パイプラインユニット １２・・・高速データ隷属メモリ １３・・・下側パイプラインユニット １４−・・高速コード隷属メモリ １５・・・メインメモリ １６・・・低速隷属メモリ

Claims (1)

1. 【特許請求の範囲】 １、シーケンスのインストラクションを処理するための
   シリーズのパイプラインステージ からなるパイプラインドデータ処理装置に おいて、該装置が、 ａ）各々のインストラクションがパイプラインステージ
   を通して終端ステージまで順に パスし、この終端ステージにおいて該イン ストラクションが前のステージによって正 常に実行された場合は終端され、 ｂ）該終端ステージ以外のステージの少なくとも一つが
   このステージによって現在処理 されているインストラクションと関連する エラー状態を検出したときにエラー信号を 生成するための手段を含み、そして ｃ）該エラー信号が該関連するインストラクションが該
   終端ステージに到達したときに のみアクティブになることを特徴とする装 置。 ２、該エラー信号が該パイプラインを通じてそれを生成
   したインストラクションとともにパスダウンされること
   を特徴とする請求項１に記載の装置。 ３、複数のスロットを含む少なくとも一つのパラメータ
   ファイルが含まれ、各々のインストラクションにスロッ
   トの一つが割当てられ、該スロットがインストラクショ
   ンが終端するまで保持され、そしてエラー信号が該パイ
   プラインを通して該エラー信号の原因となったインスト
   ラクションと対応するスロット内に書き込まれることに
   よってパスダウンされ、これが該インストラクションが
   終端ステージに到達される前に該パラメータファイルか
   ら取り消されることを特徴とする請求項２に記載の装置
   。 ４、さらに診断プログラムが含まれ、エラー信号がアク
   ティブになったときに、これがこの診断プログラムに対
   して割り込み信号を生成することを特徴とする請求項１
   乃至３に記載の装置。 ５、現在実行中のプログラムに対するプログラム状態を
   定義するためのセットのレジスタが含まれ、該プログラ
   ム状態をこれが該終端ステージにおいて終端されたとき
   にのみインストラクションを更新することを許されるこ
   とを特徴とする請求項１乃至４に記載の装置。 ６、エラー信号がアクティブになったときに、これが該
   エラー信号の原因となったインストラクションを終端す
   ることを阻止することを特徴とする請求項１乃至５に記
   載の装置。 ７、通常のモードの動作及びテストモードの動作を持ち
   、通常のモードの動作においてはエラー信号がアクティ
   ブになるとそのエラー信号の原因となったインストラク
   ションに続くインストラクションも阻止し、テストモー
   ドの動作においてはエラー信号がアクティブになるとそ
   のエラー信号の原因となったインストラクションの終端
   のみを阻止することを特徴とするを請求項６に記載の装
   置。 ８、現在パイプライン内に存在するインストラクション
   の実行を中止するための手段を含 み、該実行が中止されたインストラクションと関連する
   全てのエラー信号が破棄されることを特徴とする請求項
   １乃至７に記載の装 置。