TW559949B - Non-volatile semiconductor storage device and method for producing the same - Google Patents

Non-volatile semiconductor storage device and method for producing the same Download PDF

Info

Publication number
TW559949B
TW559949B TW090132821A TW90132821A TW559949B TW 559949 B TW559949 B TW 559949B TW 090132821 A TW090132821 A TW 090132821A TW 90132821 A TW90132821 A TW 90132821A TW 559949 B TW559949 B TW 559949B
Authority
TW
Taiwan
Prior art keywords
insulating film
region
film
gate electrode
storage device
Prior art date
Application number
TW090132821A
Other languages
English (en)
Inventor
Akihiro Kamada
Hiromasa Fujimoto
Seiki Ogura
Kenji Okada
Original Assignee
Matsushita Electric Ind Co Ltd
Halo Lsi Design & Device Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, Halo Lsi Design & Device Tech filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW559949B publication Critical patent/TW559949B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

559949 A7
發明背景 本發明與一種非揮發性半導體儲存裝置有關，特別地， 本發明與一種其中漂浮閘電極形成在半導體基體的一台階 部分上之非揮發性半導體儲存裝置、及其製造方法有關。 、目前，快閃EEPROMs(電子可抹除可程式唯讀記憶體）廣 /乏地s作其上可執行電子寫入和抹除的非揮發性儲存裝置 使用。這樣的非揮發性半導體儲存裝置的一記憶單元之單 疋結構可概略地分成二種類型。一種是堆疊閘類型，具有 其中一控制閘電極堆疊在一漂浮閘電極上的結構，而另一 種是分離閘類型，具有其中漂浮閘電極和控制閘電極兩者 相對於一通道區域的結構。 以下，將描述分離閘類型非揮發性半導體儲存裝置在一 漂浮閘電極下面提供一台階部分，以便改良美國專利第 605 1860號中所提出的寫入特性。 圖17顯示在上述公開中所揭露的非揮發性半導體儲存裝 置之斷面結構。如圖17所示，一控制閘電極2〇3藉由一閘絕 緣薄膜202形成在其上面部分具有一台階部分2〇丨a的半導 體基體201之上層的一區域上。在半導體基體2〇1的台階部 分20 la上，藉由一絕緣薄膜2〇4與控制閘電極2〇3的側面相 對幵> 成一漂浮閘電極205。絕緣薄膜204在與控制閘電極203 相對的部分扮演一電容絕緣薄膜，而在與半導體基體2〇! 相對的部分扮演一隧道絕緣薄膜。 一源極擴散層206在半導體基體201的上層上形成在閘電 極203的旁邊一區域中。一低濃度汲極擴散層2〇7形成在半 ___-4- i紙張尺度適财S g家標準(CNS) A4規格(21Gx297公爱) 2 i、發明説明（ 導體基體201的下層上漂浮閘電極205下面的一區域中，而 一高濃度及極擴散層208形成在低濃度汲極擴散層207外面。 然而’傳統的非揮發性半導體儲存裝置在台階部分2〇 1 a 上有絕緣薄膜204扮演一隧道絕緣薄膜。因此，絕緣薄膜2〇4 比其中未形成台階部分2〇 1 a的平坦基體上所形成的隧道絕 緣薄膜較不可靠。這是因為下列理由引起。當在透過熱氧 化具有台階部分20 1 a的半導體基體上形成一隧道絕緣薄膜 時’因熱氧化而生的一應力施加於上層的那些角落上、和 隧道絕緣薄膜中台階部分2〇la的下層，因此無法形成具有 一致厚度的薄膜。結果，由於電場集中在那些角落的應力 ’因此薄膜的品質不佳。 發明概要 一本發明的一目的是要解決在包括一半導體基體（其於漂 ^閘電極下面具有一台階部分）的非揮發性半導體儲存裝 置中的上述傳統問題，和改良覆蓋台階部分的隧道絕緣薄 獏之可靠度。 為了達到上述目的，在本發明中，在台階部分的側面和 f下層上的表面之間形成的角度是一鈍角；或者本發明有 -多層結構，λ中隧道絕緣薄膜包括一熱氧化物薄膜和一 沉澱的氧化物薄膜。 一更特㈣，本發明H揮發性半導體儲存裝置包括 一半導體基體，在其上面部分令提供一台階部分，且具有 為口 Ρ白部分的上層之一第一區域、和為台階部分的下層之 -第二區域，·一控制閘電極藉由一閘絕緣薄膜形成在半導 559949 A7 ------___ B7 五、發明説明（3 )一 ϋ基體的第一區域上；和一漂浮閘電極藉由一絕緣薄膜形 成在台階部分旁邊上控制閘電極的側面上和台階部分上。 台階部分的側面與第二區域的上面表面形成一鈍角，且絕 緣薄膜在台階部分上有大致上一致的厚度。 依照第一非揮發性半導體儲存裝置，即使絕緣薄膜透過 熱氧化形成，施加於絕緣薄膜中台階部分的上層、和下層 角落上的應力很小，因此絕緣薄膜的厚度可以均一。因此 ’由於絕緣薄膜的均勻品質，改良了扮演隧道絕緣薄膜的 絕緣薄膜之可靠度。 在台階部分的側面和第二區域的上面表面之間所形成的 角度最好在大約100。或更多。 在台階部分的側面和第二區域的上面表面之間所形成的 角度最好在大約110。或更多、和大約13〇。或更少。藉此， 舉例來A ’ ^在第一區域中形成一 η-型没極擴散層時，植 入台階部分的側面内之離子的數量減少，可避免.型雜質 在一寫入運作期間抑制電子植入到漂浮閘電極内。 在第一非揮發性半導體儲存裝置中，絕緣薄膜最好是一 熱氧化物薄膜。這個具體實施例改良作為一隧道絕緣薄膜 的絕緣薄膜之薄膜品質。 本發明一第二非揮發性半導體儲存裝置包括一半導體基 體’在其上面部分提供一台階部分，且具有為台階部分的 上層之一第一區域、和為台階部分的下層之一第二區域； 一控制閘電極藉由一閘絕緣薄膜形成在半導體基體的第一 區域上；和一漂浮閘電極藉由一第一絕緣薄膜形成在台階 __ -6- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 559949 五、發明説明（4 ) 部分一側上控制閘電極的側面上和台階部分上，且從基體 依此順序提供一第二絕緣薄膜。第二絕緣薄膜以一沉澱的 薄膜形成。 依照第二非揮發性半導體儲存裝置，即使以一沉澱的薄 膜所形成之第二絕緣薄膜中台階部分的傾斜角很小，也就 疋一接近9(Γ的角度，台階部分的角落中之厚度不像一熱氧 化物薄膜一樣薄。因此，由於第二絕緣薄膜的厚度均勻， 改良了包括第一和第二絕緣薄膜的隧道絕緣薄膜之薄膜品 質。 在第二非揮發性半導體儲存裝置中，第一絕緣薄膜最好 是一熱氧化物薄膜，而第二絕緣薄膜最好是一氧化物薄膜 。藉此，能可靠地形成具有多層結構的隧道絕緣薄膜。而 且，在基體侧上的第一絕緣薄膜變成濃密，而第二絕緣薄 膜的厚度變成均一。 在第二非揮發性半導體儲存裝置中，最好第一絕緣薄膜 是-熱氧化物薄膜，而第二絕緣薄膜是一氮氧化物薄膜。 在這個具體實施例中，第二絕緣薄膜在與氮氧化物薄膜的 控制閘電極之相對的部分扮演一電容絕緣薄膜，而因此可 改良漂浮閘電極的電荷保有特性。 本發明一第三非揮發性半導體儲存裝置包括一半導體基 體，在其上面部分提供-台階部分，且具有為台階部分的 上層之一第一區域、和為台階部分的下層之一第二區域； 一控制閘電極藉由一閘絕緣薄獏形成在半導體基體的第一 區域上4-漂浮閘電極藉由-第一絕緣薄膜形成在台階 本紙張尺度適用中國國家樣準(CNS) Α4規格(210X297公着) 559949 A7
且從基體 。第三絕 緣薄膜以一沉澱的薄膜形成。 依…、第一半導體儲存裝置，即使以一沉殿的
’由於第三絕緣 第二、和第三絕 :膜中台階部分的角落之厚度不帛。因此，由於 薄膜的厚度是均勻的，改良了包括第一、第二、 緣薄膜的隧道絕緣薄膜之薄膜品質。 一/ 化物薄膜 在第三非揮發性半導體儲存裝置中，最好第一絕緣薄膜 和第二絕緣薄膜是熱氧化物薄膜，而第三絕緣薄膜# 3在第三非揮發性半導體儲存裝置中，最好第一絕緣薄膜 疋一熱氧化物薄膜，第二絕緣薄膜是透過熱氧化形成的一 氮氧化物薄膜，而第三絕緣薄膜是一氮氧化物薄獏。 一種用以製造一非揮發性半導體儲存裝置的第一方法， 包括在半導體基體上循序地形成一閘絕緣薄獏和一閘電極 的一第一步驟；一第二步驟，在控制閘電極的一側面上形 成一側壁，然後並使用所形成的側壁為一遮罩蝕刻半導體 基體，藉此在側壁所在之處形成一第一區域，透過蝕刻第 一區域獲得一第二區域，且一台階部分連接第一區域和第 二區域，使得在台階部分的側面和第二區域的上面表面之 間所形成的角度變成一鈍角；一第三步驟，除去側壁然後 並在控制閘電極台階部分一側的側面、第一區域、台階部 分、和第二區域上形成一絕緣薄膜；和一第四步驟，在控
559949
制閘電極台階部分-側的側面上、和絕緣薄膜上包括台階 部分的第二區域上，以一自行對齊的方式形成一漂浮閘電 極。 依照用來製造一非揮發性半導體儲存裝置的第一方法， 形成了側壁位於其上的一第一區$、透過蝕刻第一區域獲 得的一第二區域、和連接第一區域和第二區域的一台階^ 分，使得在台階部分的側面和第二區域的上面表面之間所 形成的角度變成一鈍角。因此，能可靠地獲得本發明的第 一非揮發性半導體儲存裝置。 在用以製造一非揮發性半導體儲存裝置的第一方法之第 二步驟中，台階部分和第二區域最好透過等方性乾蝕刻形 在用以製造一非揮發性半導體儲存裝置的第一方法之第 二步驟中，台階部分和第二區域最好透過濕蝕刻形成。 在用以製造一非揮發性半導體儲存裝置的第一方法之第 一步驟中，台階部分和第二區域最好透過乾蝕刻和濕蝕刻 形成。 在用以製造一非揮發性半導體儲存裝置的第一方法之第 二步驟中，在台階部分的側面和第二區域的上面表面之間 所形成的角度最好是大約100。或更多。 在用以製造一非揮發性半導體儲存裝置的第一方法之第 二步驟中’在台階部分的側面和第二區域的上面表面之間 所形成的角度最好疋大約110或更多且大約130。或更少。 一種用以製造本發明的非揮發性半導體儲存裝置的第二 -9- 本紙張尺度適用中®國家標準(CNS) A4規格(210 X 297公釐) 559949 A7 ____B7 五、發明説明（7一) " '~' -- 方法，包括在半導體基體上循序地形成一閘絕緣薄膜和一 閘電極的一第一步驟；一第二步驟，在控制閘電極的一側 面上形成一側壁，然後並使用所形成的側壁為一遮罩餘刻 半導體基體，藉此在側壁所在之處形成一第一區域，透過 姓刻第一區域獲得一第二區域，且一台階部分連接第一區 域和第二區域；一第三步驟，除去側壁然後並在控制閘電 極台階部分一側的側面、第一區域、台階部分、和第二區 域上透過沉澱形成一第一絕緣薄膜；和一第四步驟，在第 一絕緣薄膜、和控制閘電極在台階部分一側的側面、第一 區域、台階部分、和第二區域之間的介面透過熱氧化形成 一第二絕緣薄膜；和一第五步驟，在控制閘電極台階部分 、側的側面上、和第一絕緣薄膜上包括台階部分的第二區 域上’以一自行對齊的方式形成一漂浮閘電極。 依照用來製造一非揮發性半導體儲存裝置的第二方法， 在第一絕緣薄膜、和控制閘電極在台階部分一側的側面、 第一區域、台階部分、和第二區域之間的介面透過熱氧化 形j 一第二絕緣薄膜。因此，透過熱氧化所形成的第二絕 緣薄膜、和透過沈澱所形成的第一絕緣薄膜依此順序從台 I5白部分側提供。因& ’能可靠地獲得本發明的第二非揮發 性半導體儲存裝置。 在用以製造一非揮發性半導體儲存裝置的第二方法之第 三步驟中’第—絕緣薄膜最好m氧化物薄膜。 在用以製造一非揮發性半導體儲存裝置的第二方法之第 四步驟中’第二絕緣薄膜最好在含氮的周圍中形成。藉此 本纸張尺度適用中國國- 559949 A7
先則步驟中透過沈澱所形成的笛 ^ 战的第一絕緣薄膜，可在第 絕緣薄膜的形成期間氮化。 用以製造-非揮發性半導趙儲存裝置的第二方法 =四步驟和第五步驟之間，進-步包括對第-絕緣心 和第二絕緣涛膜在一非氧化環境中執行一韌化處理的步; 。藉此，改良透過沈澱所形成的第_絕緣薄膜之薄膜品質 一種用以製造本發明的非揮發性半導體儲存裝置的第三 方法，包括在半導體基體上循序地形成—閘絕緣薄膜和一 閘電極的-第-步驟第二步驟，在控制閘電極的一側 面上形成-難，然後並使用所形成的側壁為一遮罩蝕刻 半導體基體，藉此在側壁所在之處形成一第一區域，透過 蝕刻第一區域獲得一第二區域，且一台階部分連接第一區 域和第二區域；一第三步驟，除去側壁然後並在控制閘電 極台階部分一側的側面、第一區域、台階部分、和第二區 域上透過熱氧化形成一第一絕緣薄膜；一第四步驟，在第 一絕緣薄膜上透過沈澱形成一第二絕緣薄膜；和一第五步 驟，在第一絕緣薄膜、和控制閘電極在台階部分一側的側 面、第一區域、台階部分、和第二區域之間的介面透過熱 乳化形成一第二絕緣薄膜；和一第六步驟，在控制閘電極 台階部分一側的側面上、和第二絕緣薄膜上包括台階部分 的第二區域上，以一自行對齊的方式形成一漂浮閘電極。 依照用以製造一非揮發性半導體儲存裝置的第三方法， 一第三絕緣薄膜透過熱氧化形成在在第一絕緣薄膜、和控 制閘電極在台階部分一側的側面、第一區域、台階部分、 _ - 11 - 本紙張尺度通用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
k 559949 A7
和第二區域之間的介面。因，y-，、采〆 U此，透過熱軋化所形成的第三 和第-絕緣薄膜、和透過沈澱在第一絕緣薄膜上所形成的 第二絕緣薄膜，依此順序從台階部分側提供1此，能可 罪地獲彳于本發明的第二非揮發性半導體儲存裝置。 在用來製造一非揮發性半導體儲存裝置的第三方法之第 四步驟中，第二絕緣_最好是_氮氧化物薄膜。 在用來製造一非揮發性半導體儲存裝置的第三方法之第 五步驟中，第二絕緣薄膜最好在一含氮環境中形成。 用以製造一非揮發性半導體儲存裝置的第三方法，最好 在第五步驟和第六步驟之間，進一步包括對第一絕緣薄膜 、第二絕緣薄膜、和第三絕緣薄膜在一非氧化環境中執行 一韌化處理的步驟。 本發明的所有這些優點，在參考伴隨的圖式閱讀和了解 下列詳細說明時，對熟知該項技藝人士將會變得顯而易見。 圖式概述 圖1是表示本發明一第一具體實施例的非揮發性半導體 儲存裝置之結構的斷面圖。 圖2是表示本發明的第一具體實施例之非揮發性半導體 儲存裝置中的功能絕緣薄膜之崩潰定流應力-電荷（(513(1)特 性的圖表’此特性由（半導體基體的台階部分中包括透過熱 乳化所形成的功能絕緣薄膜之側面的）傾斜角、和功能絕緣 薄膜的崩潰定流應力-電荷（Qbd)之間的關係表示。 圖3A至3C是表示用來製造本發明的第一具體實施例之 非揮發性半導體儲存裝置的方法之程序順序的斷面圖。 _______-12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 559949 A7 -------------B7 五、發明説明（1〇 ) 圖4 A至4C是表示用來製造本發明的第一具體實施例之 非揮發性半導體儲存裝置的方法之程序順序的斷面圖。 圖5是表示用來製造本發明的第一具體實施例之非揮發 性半導體儲存裝置的方法之斷面圖。 圖6是表示本發明的第一具體實施例之非揮發性半導體 儲存裝置的透視圖。 圖7是表示本發明的第二具體實施例之非揮發性半導體 儲存裝置的崩潰定流應力-電荷（Qbd)特性的圖表，在透過 一南溫CVD方法所形成的氧化物薄膜（ΗΤΌ薄膜）當成功能 絕緣薄膜使用時，此特性由崩潰定流應力-電荷（Qbd)對台 階部分的傾斜角之相關性表示。 圖8是表示本發明的第二具體實施例之非揮發性半導體 儲存裝置的結構之斷面圖。 圖9A至9C是表示用來製造本發明的第二具體實施例之 非揮發性半導體儲存裝置的方法之程序順序的斷面圖。 圖10A至10C是表示用來製造本發明的第二具體實施例 之非揮發性半導體儲存裝置的方法之程序順序的斷面圖。 圖11A至11C是表示用來製造本發明的第二具體實施例 之非揮發性半導體儲存裝置的方法之斷面圖。 圖12是表不本發明的第三具體實施例之非揮發性半導體 儲存裝置的結構之透視圖。 圖13 A至13C是表示用來製造本發明的第三具體實施例 之非揮發性半導體儲存裝置的方法之程序順序的斷面圖。 圖14A至14C是表示用來製造本發明的第三具體實施例 -—______ -13- 本紙張尺度丨t @料標準_) M規格(⑽χ 297公爱) 559949
之非揮發性半導體儲存裝置的方法之程序順序的斷面圖。 圖15A至15C是表示用來製造本發明的第三具體實施例 之非揮發性半導體儲存裝置的方法之斷面圖。 圖16是表示用來製造本發明的第三具體實施例之非揮發 t生半導體儲存裝置的方法之斷面圖。 圖Π是表示傳統的分離閘非揮發性半導體儲存裝置的斷 面圖。 發明詳述 jL 一具體實施例 將參考伴隨的圖式描述本發明一第一具體實施例。 圖1表示本發明一第一具體實施例的非揮發性半導體儲 存裝置之斷面結構。如圖1所示，一台階部分i丨a提供在（舉 例來說矽[Si]製成的）半導體基體11 一上面部分中，且台階 部分11a分離為其上層的一第一區域nb與為其下層的一第 一區域1 1 c。 一控制閘電極13(舉例來說由複晶矽製成）藉由一閘絕緣 薄膜12(舉例來說由氧化矽製成）形成在半導體基體u的第 一區域lib上。 一功能絕緣薄膜14(舉例來說由氧化矽製成）形成在控制 閘電極13台階部分lla一側的側面上，和在第一區域111}、 台階部分11a、和第二區域llc上，而一漂浮閘電極15(舉例 來說由複晶矽製成）形成在功能絕緣薄膜14上以便跨立於 台階部分1 la。功能絕緣薄膜14在與控制閘電極丨3相對的部 分扮演一電容絕緣薄膜，而在與半導體基體丨丨相對的部分
559949 A7 ____ B7 五、發明説明（12 ) 扮演一隧道絕緣薄膜。 在半導體基體11的第一區域llb中一源極擴散層16形成 到控制閘電極13的側面。一 η-型低濃度汲極擴散層17形成 在半導體基體11的第二區域llc中漂浮閘電極15下面，而一 高濃度沒極擴散層18形成在低濃度汲極擴散層17外側。 第一具體實施例之特徵在於台階部分1 1 a的側面與第二 區域lie的上面表面形成一鈍角，且功能絕緣薄膜14至少在 台階部分11a上有大約9 nm(毫微米）到11 nm之大體上一致 的厚度。 由於本申請案的發明者對於台階部分u a與第二區域u c 的上面表面所形成的角度之各種調查的結果，已經發現了 角度最好是大約100。或更多，大約11〇。或更多且大約13〇。 或更少則更好。 以下’將描述在台階部分i la的傾斜角和功能絕緣薄膜 (隧道薄膜）的薄膜品質之間的關係。 圖2顯示關於（包括半導體基體丨丨的台階部分丨la中透過 熱氧化所形成的功能絕緣薄膜丨4之）側面的傾斜角與依照 第一具體實施例的功能絕緣薄膜14之崩潰定流應力-電荷 (CCS-Qbd)間之關係的實驗結果^在這個具體實施例中，功 月色絕緣薄膜14是一具有9 nm厚度的熱氧化物薄膜。 台階部分11 a相對於第二區域11 c的上面表面之傾斜角， 藉由使用化學乾蝕刻（CDE)並改變氧（02)和氟碳化合物 (CF4 ’其為CD*E的蚀刻氣體）的流量比率來改變姓刻選擇比 ’形成在從120。到150。的範圍中。120。或更少的傾斜角透過 一_____ -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) ：： " "" 559949 A7 _______B7 五、發明説明（13 ) 反應離子蝕刻（RIE)形成。 當台階部分11 a接受熱氧化時，半導體基體丨丨受熱氧化應 力圍繞，使得在台階部分1 1 a的形成後和在熱氧化後之間的 傾斜角是不同的。在第一具體實施例中，確定的是在熱氧 化之後的傾斜角較台階部分11 a的形成之後的傾斜角減少 大約10度。 如圖2所示，在傾斜角和崩潰定流應力-電荷之間的關係 ，在圖2傾斜角1 1 0°的左邊和右邊之間大大不同。更特別地 ，在傾斜角大於110°的區域中，可維持崩潰定流應力-電荷 大體上等於在沒有台階部分11 a的平坦基體上所形成的隧 道薄膜之崩潰定流應力-電荷。另一方面，在傾斜角是丨i y 或更少的區域中，當傾斜角減少時崩潰定流應力-電荷急遽 地減少。 這似乎是下列原因引起的。在一傾斜角小的（接近於一直 角）區域中，功能絕緣薄膜14在台階部分1 la的上層和下層 上的角落中之薄膜厚度區域性地小，以致由於電場引起的 應力密集於其上而惡化了薄膜的品質。結果，崩潰定流應 力-電荷快速地減少。另一方面，當傾斜角如丨i 0。一樣大或 更多，功能絕緣薄膜14在台階部分Ua的角落中之薄膜厚度 不小，因此增進並穩定了薄膜的品質。 崩潰定流應力-電荷標示功能絕緣薄膜14的可靠度。對於 第一具體實施例的非揮發性半導體儲存裝置，需要等於在 沒有台階部分11 a的平坦基體上所形成的熱氧化物薄膜之 崩潰定流應力-電荷。因此，滿足這個條件的台階部分i i a -16- 本紙張尺度適用中s 8家揉準(CNS) A4規格(210 X 297公釐) " --*-- 559949 A7
之傾斜角是Π(Γ或更多。 另一方面，當在台階部分i la的形成之後傾斜角是大的時 ，當形成η-型低濃度汲極區域17時，砷（As)離子(雜質）不但 植入在第一區域11c(台階部分na的下層）中，而且植入在台 階部分11a的側面中。如果砷離子植入在台階部分lu的側 面中且形成了一 η-型區域，則抑制了藉由台階部分丨u的側 面上隨道薄膜要寫入漂洋閘電極1 5中的電子之植入。因此 ，台階部分1 la的側面之傾斜角最好是小的，以改良寫入 率0 這些發現導致依照第一具體實施例的非揮發性半導體儲 存裝置，台階部分1 la中功能絕緣薄膜14形成之後的傾斜角 最好是大約110。或更多且大約130。或更少，且更好是120。 的結論’以便同時改良随道薄膜的可靠度和電子的寫入 率。 以下，將參照伴隨的圖式描述用以製造具有本發明的上 述結構之依照第一具體實施例的非揮發性半導體儲存裝置 之方法。 圖3 A到5展示用以製造依照本發明的第一具體實施例之 非揮發性半導體儲存裝置的方法之程序順序。 首先，如圖3 A所示，一閘絕緣薄膜透過熱氧化在半導體 基體11的主要表面上形成有大約9 nm厚度之氧化矽製成的 薄膜12A。然後，由複晶矽製成有大約200 nm到300 nm厚 度的一閘電極形成薄膜13 A，和由矽氮化物或氧化矽製成 有大約100 nm到200 nm厚度的一保護薄膜20A，循序地透 ___-17- 本紙張尺度適用中國國家標準(CNS) A4規格(ή〇Χ 297公釐) 559949 A7 ____B7_ _ 五、發明説明（16 ) — 如用以改良台階部分1 la上的功能絕緣薄膜丨4的品質之 方法一樣，可使用除了透過化學乾蝕刻增加傾斜角以外的 下列方法：台階部分1 la透過乾蝕刻形成在半導體基體j i 上，而然後透過濕蝕刻增加台階部分11 a的傾斜角（舉例來 說，以例如氫氧化銨[ΝΗβΗ]的鹼溶液為蝕刻劑）；或台階 部分11 a透過乾蝕刻形成在半導體基體丨丨上，而然後半導體 基體11接受熱氧化以修圓台階部分11 a，然後並透過濕蝕刻 除去熱氧化物薄膜，以增加台階部分11&的傾斜角。上述方 法的任何一種可用來改良在台階部分1!^的形成之後所形 成的功能絕緣薄膜14之品質。 然後，以第二抵抗遮罩2 3、控制閘電極1 3上的保護薄膜 20、和側壁22B為遮罩，砷離子以（舉例來說）〇 5>< i〇i4 cm-2 到5x 1014 cm 2的植入劑量、和大約1〇千電子伏特（keV)的植 入能量植入半導體基體11上，以在汲極形成區域中形成一 η-型低濃度汲極擴散層17 〇 接著，如圖4C所示，在除去第二抵抗遮罩23、和側壁22β 之後，有大約9 nm厚度的功能絕緣薄膜丨4以氧氣和氫氣在 850 C透過熱氧化（濕氧化）大約1〇分鐘，形成在半導體基體 11的露出部分和控制閘電極13的側面中。然後，具有大約 100 nm厚度、以複晶矽製成的一漂浮閘電極形成薄膜15八 ’透過CVD沉澱在功能絕緣薄膜14上包括控制閘電極丨3和 保護薄膜20的整個表面上。 接著，如圖5所示，透過異方性乾蝕刻對所沉澱的漂浮閘 電極形成薄膜15A執行蝕刻，以在功能絕緣薄膜14上控制 ___ 19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 559949 A7 B7 17 五、發明説明（ 電極13台階部分1 la—側的側面上、和在包括台階部分丨^ 的第一區域11c中形成由漂浮閘電極形成薄膜。八製成的一 漂洋閘電極15。因此，藉由功能絕緣薄膜14跨立於台階部 分U a的漂浮閘電極π扮演隧道絕緣薄膜，且藉由功能絕緣 薄膜14與控制閘電極π相對在它們的側面扮演電容絕緣薄 膜。其後’神離子以控制閘電極13上的保護薄膜2 〇和漂浮 閘電極1 5為遮罩植入半導體基體11中，以便一源極擴散層 16幵>成在半導體基體11的第一區域ub中，且連接到低濃度 汲極區域17的一高濃度汲極擴散層18形成在半導體基體n 的第二區域11c中。 其後’形成預先決定的線和中間層絕緣薄膜（雖然未顯示） ’以便可獲得如圖6的透視圖所示之第一具體實施例的非揮 發性半導體儲存裝置的一記憶體元件。 1二具體f施例 以下，將描述本發明的第二具體實施例。 為了使扮演隧道絕緣薄膜的功能絕緣薄膜的厚度均勻， 形成台階部分的側面以便有一 100。或更大的傾斜角《除此 之外，本申請案的發明人也已發現，藉由使用透過沈澱當 成功能絕緣薄膜所獲得的絕緣薄膜，即使台階部分的側面 之傾斜角大體上是一直角，厚度可大體上均一。 圖7表示當透過高溫CVD而非熱氧化所形成的氧化物薄 膜（所謂的HTO[高溫氧化物]薄膜）用作功能絕緣薄膜時，崩 潰定流應力-電荷對台階部分的傾斜角之相關性。 如圖7所示，當透過沈殿所形成的一氧化物薄膜（以下， -20· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
559949 A7 B7 五、發明説明（18 ) %為”沉澱的氧化物薄膜，，）用作功能絕緣薄膜時，崩潰定流 應力-電荷不依台階部分的傾斜角而定。這是因為即使台階 部分的傾斜角小（接近於9〇。），沉澱的氧化物薄膜之厚度在 台階部分的角落中相對於熱氧化物薄膜不是局部地小的。 通常，沉澱的氧化物薄膜比熱氧化物薄膜有較小之氧化的 矽之濃度，而因此無法獲得一濃密的氧化物薄膜，所以薄 膜中出現較多的瑕疵。 因此，在第二具體實施例中，在形成一沉澱的氧化物薄 f之後，藉由沉澱的氧化物薄膜在基體的旁邊上形成一熱 氧化物薄膜。因此，包括熱氧化物薄膜、和沉澱的氧化物 薄膜之多層薄膜形成為功能絕緣薄膜，以便避免在功能 絕緣薄膜中台階部分的角落出現的厚度之不均勻，並改良 薄膜的品質。 以下，將參照伴隨的圖式描述本發明的非揮發性半導體 健存裝置之特定範例。 圖8疋本發明第二具體實施例的非揮發性半導體儲存裝 置的斷面結構。如圖8所示，一台階部分川形成在（舉例來 ^由矽製成的）半導體基體31的一上面部分中，且台階部 刀11a刀開其上層的依第一區域31b、與其下層的一第二區 域 31c 〇 控制閘電極33(舉例來說，由複晶矽製成的)藉由一閘 =緣薄膜32(舉例來說，由氧化石夕製成的）形成在半導體基 的第ϋ域3 1 b上。用以保護（例如，由石夕氮化物或氧 化矽製成的）控制閘電極33之一保護薄膜34形成在控制閘 从狀度通用中國國家標準(Wa4規格(摩2972二7 559949
電極33上。 包括一熱氧化物薄膜35和一沉澱的氧化物薄獏36(舉例 來說，兩者都是由氧化矽製成）之一功能絕緣薄膜37形成在 控制閘電極33、第一區域31b、台階部分31a、和第二區域 3 1c上。 一# 一漂浮閘電極38(舉例來說，由複晶矽製成的）形成在功 能絕緣薄膜37上。功能絕緣薄膜37在與控制閘電極33相對 的部分中扮演一電容絕緣薄膜，而在與半導體基體31相對 的部分中扮演一隧道絕緣薄膜。 一源極擴散層39形成於半導體基體31的第一區域316中 控制閘電極33的側面。一 η·型低濃度汲極擴散層4〇形成在 半導體基體31的第二區域31c中漂浮閘電極38下面，而一高 濃度沒極擴散層41形成在低濃度汲極擴散層4〇外面。 第二具體實施例之特徵在於功能絕緣薄膜3 7有包括熱氧 化物薄膜35和沉澱的氧化物薄膜36之多層結構，且在台階 部分3 la上有大約9 nm到11 nm之大致上均一的厚度。 以下’將參照伴隨的圖式描述用以製造依照本發明的第 二具體實施例有上述結構之非揮發性半導體儲存裝置的方 法。 圖9A到11 C表示用以製造依照本發明第二具體實施例的 非揮發性半導體儲存裝置之方法的程序順序。 首先，如圖9 A所示，有大約9 nm厚度以氧化矽製成的一 閘絕緣薄膜形成薄膜32 A透過熱氧化在半導體基體31的主 要表面上。然後，有大約200 nm到300 nm的厚度以複晶石夕 -22- 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 559949 A7 _____B7 五、發明説明（21 ) 5x 1014 cnT2的植入劑量、和大約10千電子伏特（keV)的植入 月篁植入半導體基體31上，以在沒極形成區域中形成一 n-型低濃度汲極擴散層40。 接著，如圖10C所示，在除去第二抵抗遮罩53和側壁52B 之後，有大約5 nm的厚度以（舉例來說）HTO製成的一沉澱 的氧化物薄膜36A，透過CVD沉澱在包括控制閘電極33和保 護薄膜34的半導體基體31之整個表面上。 接著，如圖11A所示，有大約7 nm厚度的一熱氧化物薄 膜35形成在沉澱的氧化物薄膜36A、和半導體基體31、和 控制閘電極3 3之間的介面。因此，沉澱的氧化物薄膜3 6 A 的氧化濃度增加，因此可獲得有改良的薄膜品質之沉澱的 乳化物薄膜3 6 ’且同時，形成有大約9 nm到11 nm總厚度、 包括沉澱的氧化物薄膜36和其下的熱氧化物薄膜35之功能 絕緣薄膜37。 在圖10C中，沉澱的氧化物薄膜36A可能是一氮氧化物薄 膜。在圖11A，氮一氧化物（NO)，氮氧化物（N20)，或氨水 (NH3)氣體可能加入到熱氧化的環境中，以形成一氮氧化物 薄膜當成沉澱的氧化物薄膜36。藉此，可改良功能絕緣薄 膜3 7的崩潰電壓特性。 接著，如圖11B所示，有大約100 nm的厚度以複晶矽製 成的漂浮閘電極形成薄膜3 8 A，透過CVD沉澱在包括控制閘 電極33和保護薄膜34的功能絕緣薄膜37之整個表面上。 接著，如圖11C所示，透過異方性乾蝕刻對沉澱的漂浮閘 電極形成薄膜38A執行蝕刻，以在台階部分31a—側的控制 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 559949 A7 B7 五、發明説明（22 ) 電極33的側面上、和功能絕緣薄膜37上包括台階部分3 u 的第二區域31c中，形成漂浮閘電極形成薄獏38八製成的一 漂浮閘電極3 8。因此，漂浮閘電極3 8藉由扮演隧道絕緣薄 膜的功能絕緣薄膜37跨立台階部分3 la,且在控制閘電極33 的側面藉由扮演電容絕緣薄膜的功能絕緣薄膜3 7與它們相 對。其後，以控制閘電極33上的保護薄膜34、和漂浮閘電 極38為遮罩，在半導體基體31中植入砷離子，以便一源極 擴散層39形成在半導體基體31的第一區域31{^中，而連接到 低濃度汲極區域40的高濃度汲極擴散層4 1形成在半導體基 體31的第二區域31(：中。 其後，形成預先決定的線和層間絕緣薄膜（未顯示），以 便可獲得第二具體實施例的非揮發性半導體儲存裝置之一 記憶體元件。 如上所述，依照第二具體實施例，在半導體基體3丨的上 面部分中所提供之台階部分3 1 a上扮演隧道絕緣薄膜的功 能絕緣薄膜3 7是由熱氧化物薄膜3 5和沉澱的氧化物薄膜3 6 構成，而因此即使台階部分3 1 a的側面之傾斜角是一小於 100的鈍角，可避免功能絕緣薄膜37在台階部分3U的角落 局部地變薄。因此，可改良功能絕緣薄膜3 7的薄膜品質， 而因此可增進功能絕緣薄膜37的可靠度。 如果在如圖11A所顯示形成熱氧化物薄膜的程序之後， 在一非氧化周圍（例如氮氣）中形成一韌化處理（舉例來說在 800度C到900度C的溫度約10到30分鐘），可藉由維持其厚度 進一步改良功能絕緣薄膜37的薄膜品質。 -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 559949 A7 —— _ B7 五、發明説明（23 ) 1三具體實施例 以下，將描述本發明第三具體實施例。 在上述第二具體實施例中，在沉澱的氧化物薄膜形成在 台階部分中之後，藉由沉澱的氧化物薄膜熱氧化半導體基 體以形成功能絕緣薄膜，以便可除去功能絕緣薄膜上台階 部分的角落之影響。 在第三具體實施例中，為了進一步減少功能絕緣薄膜上 台階部分的角落之影響，以熱氧化方法的快速熱程序（RTP) 在台階部分的表面上形成一薄的第一熱氧化物薄膜，然後 並沉澱一沉澱的氧化物薄膜在所形成的第一熱氧化物薄膜 上，且一第二熱氧化物薄膜進一步藉由沉澱的氧化物薄膜 形成在基體一側的第一氧化物薄膜上。 以下，將參照伴隨的圖式描述本發明的非揮發性半導體 儲存裝置的一特定範例。 圖12是本發明第三具體實施例的非揮發性半導體儲存裝 置的一斷面結構。如圖12所示，一台階部分6U形成在半導 體基體61(舉例來說，由矽製成）的一上面部分中，且台階 部分61a分開其上層的一第一區域61b與其下層的一第二^ 域 6 1 c 〇 一控制閘電極63(舉例來說，由複晶矽製成）藉由一閘絕 緣薄膜62(舉例來說由氧化矽製成）形成在半導體基體6ι的 第一區域6113上。用以保護控制閘電極63(舉例來說由矽 氮化物或氧化矽製成）的一保護薄膜64形成在控制閘電極 63上0 •26-
559949 A7 _ B7 五、發明説明（24 ) 包括一第一熱氧化物薄膜65、一第一熱氧化物薄膜66 ' 和一沉澱的氧化物薄膜67(其全部，舉例來說由氧化矽製成） 的一功能絕緣薄膜68 ,形成在控制閘電極63、第一區域61b 、台階部分6 1 a、和第二區域6 1 〇上。 一漂浮閘電極69(舉例來說，由複晶矽製成）形成在功能 絕緣薄膜68上。功能絕緣薄膜68在與控制閘電極63相對的 部分扮决一電谷絕緣薄膜’而在與半導體基體6 1相對的部 分扮演隧道絕緣薄膜。 一源極擴散層70在半導體基體61的第一區域61b中形成 到控制閘電極63的側面。一 型低濃度汲極擴散層7 1形成 在半導體基體61的第二區域6lc中漂浮閘電極69下面，而一 高濃度沒極擴散層72形成在低濃度汲極擴散層71外面。 第三具體實施例之特徵在於功能絕緣薄膜6 8有包括第二 熱氧化物薄膜65、第一熱氧化物薄膜66、和沉澱的氧化物 薄膜67之多層結構，且在台階部分6 1 a上有大約9 nm到11 nm大致上一致的厚度。 以下’將參照伴隨的圖式描述依照第三具體實施例有上 述結構的非揮發性半導體儲存裝置之製造方法。 圖13 A到1 6展示依照本發明的第三具體實施例，用以製 造一非揮發性半導體儲存裝置的方法之程序順序d 首先，如圖13 A所示，以氧化矽製成有大約9 nm厚度的 一閘絕緣薄膜形成薄膜62 A透過熱氧化在半導體基體6丨的 主要表面上。然後，以複晶矽製成有大約2〇〇 ηιη到300 nm 厚度的一閘電極形成薄膜63A、和以矽氮化物製成有大約 ___ -27- 本紙張尺度適财a g家標準(CNS) A4規格(21GX297公釐] 一 ~ 559949 A7 _ B7 五、發明説明（26 ) 入能量植入到半導體基體6 1中，以在汲極形成區域中形成 一 η-型低濃度汲極擴散層7 1。 接著，如圖14C所示，在除去第二抵抗遮罩83和側壁82B 之後，有大約2 nm到5 nm厚度的一第一熱氧化物薄膜66a 形成在半導體基體61的露出部分，且控制閘電極63的側面 透過快速熱處理由熱氧化形成。 然後，如圖15A所示，有大約3 nm的厚度以（舉例來說） 製成的一沉澱的氧化物薄膜67 A透過CVD沉澱在第一熱氧 化物薄膜66A的整個表面上。 接著’如圖15B所示，有大約7 nm厚度的一第二熱氧化 物薄膜65形成在第一熱氧化物薄膜66A、和半導體基體6 1 、和控制閘電極63之間的介面❶因此，沉澱的氧化物薄膜 67A和第一熱氧化物薄膜66A的氧化濃度增加，以便可獲得 有改良的薄膜品質之沉澱的氧化物薄膜67和第一熱氧化物 薄膜66 ’且同時，有大約9 nm到11 nm的總厚度，包括沉殿 的氧化物薄膜67、第一熱氧化物薄膜66、和第二熱氧化物 薄膜65的一功能絕緣薄膜68形成於其下。 在圖15A中，沉澱的氧化物薄膜67A可能是一氣氧化物薄 膜。在圖15B中，氮一氧化物、氮氧化物、或氨氣體可能加 入到熱氧化環境，以形成一氮氧化物薄膜作為沉澱的氧 化物薄膜67。藉此，可改良功能絕緣薄膜68的崩潰電壓特 性。 接著，如圖15C所示，有大約100 nm的厚度由複晶石夕製 成的一漂浮閘電極形成薄膜69A，透過CVD沉澱在包括控制 -29 -
559949 A7 B7 五、發明説明（27 ) 問電極63和保護薄膜64的功能絕緣薄膜68之整個表面上。 接著，如圖1 6所示，透過異方性乾蝕刻對所沉澱的漂浮 問電極形成薄膜69A執行蝕刻，以在功能絕緣薄膜68上控 制電極63台階部分6 1 a —側的側面上、和在包括台階部分 61 a的第二區域61c中形成由漂浮閘電極形成薄膜69A製成 的一漂浮閘電極69。因此，藉由功能絕緣薄膜69跨立於台 P白部分6 1 a的漂浮閘電極6 9扮演隨道絕緣薄膜，且藉由功能 絕緣薄膜68與控制閘電極63相對在它們的側面扮演電容絕 緣薄膜。其後，砷離子以控制閘電極63上的保護薄膜64和 漂浮閘電極6 9為遮罩植入半導體基體6 1中，以便一源極擴 散層70形成在半導體基體61的第一區域61b中，且連接到低 濃度汲極區域71的一高濃度汲極擴散層72形成在半導體基 體61的第二區域61c中。 其後，形成預先決定的線和中間層絕緣薄膜（未顯示）， 以便可獲得第三具體實施例的非揮發性半導體儲存裝置的 一記憶體元件。 如上所述，依照第三具體實施例，在半導體基體6丨的上 面部分中所提供之台階部分61a上扮演隧道絕緣薄膜的功 月色絕緣薄膜6 8是由第二熱氧化物薄膜6 5、第一熱氧化物薄 膜66、和沉澱的氧化物薄膜67構成，而因此即使台階部分 61 a的側面之傾斜角是一小於丨〇〇的鈍角，可避免功能絕緣 薄膜68在台階部分6 1 a的角落局部地變薄。因此，可改良功 能絕緣薄膜68的薄膜品質，而因此可增進功能絕緣薄膜68 的可靠度。 I_____-30· ____ 本紙張尺度適用中S 81家標準<CNS) Α4規格(21G X 297公釐) "" 一

Claims (1)

  1. ;Ί 559949 2丨號專利申請案 簡,¢1]專利範圍替換本(92年5月） 申請專利範圍 1.種非揮發性半導體儲存裝置，包含·· 且：：導體基體，在其上面部分中：供-台階部八 下層之—第二區域； 成矛為台階部分的 一控制閘電極，藉由一閘絕 的第-區域上；和巴緣房膜形成在半導體基體 面：；Γ電極’藉由一絕緣薄膜形成在台階部分-側 控制閘電極的側面上和形成在台階部分上. 一::台:部分的-側面與第二區域的上面表面形成 絕緣薄膜在台階部分上有大致上一致的厚戶 2·如申請專利範圍第1項之非揮發性半導體儲存又裝置， 亀中L台階部分的側面和第二區域的上面表面之間 形成的角度是大約100。或更多。 申明專利乾圍第i項之非揮發性半導體儲存裝置， 丄中L台階部分的側面和第二區域的上面表面之間 /成的角度是大約110»或更多和大約13〇。或更少。 4.如申請專利範圍第1項之非揮發性半導體錯存裝置’ 5. 其中絕緣薄膜是一熱氧化物薄膜。 一種非揮發性半導體儲存裝置，包含·· -半導體基體，在其上面部分提供一台階部分，且旦 有為台階部分的上層之一第一 ,^ ^ b ’、 層之一第二區域； ^域、和為台階部分的下 控制閘電極’藉由—閘絕緣薄膜形成在半導體基體 X 297公釐） 巧張尺細規格^ 六 、申請專利範圍 的第一區域上；和 電r由一第-絕緣薄膜形成在台階部分 &問電極的側面卜&# 4、 六ll π w囱上和形成在台階部分上，且 基組依此順序提供一第二絕緣薄膜； “ 第二絕緣薄膜以一沉澱的薄膜形成。 其圍f5項之非揮發性半導體儲存裝置， :、-絕緣薄膜是一熱氧化物薄膜 膜疋一氧化物薄膜。 巴緣潯 7·如圍第5項之_發性半導體儲存裝置， 膜是-氮氧化物薄膜。 物厚膜，而第-絕緣薄 8. —種非揮發性半導體儲存裝置，包含·· 具 下 一半導體基體，在盆上面邱 有為台階部分的上之階部分，且 層之—第二區域； °°或、和為台階部分的 :控制閘電極，藉由一閘絕緣薄 的第一區域上；和 X你干等體基| 7票浮間電極，藉由一第一絕緣薄膜形成在 制閉電極的侧面上和形成在台階部分上，-2基…順序提供—第二絕緣薄膜和一第三絕緣薄 其中第三絕緣薄膜以一沉澱的薄膜形成。 9·如申請：利範圍第8項之非揮發性半導體健存裝置， 其中弟一絕緣薄膜和第二絕緣薄膜是熱氧化物薄膜 -2 本紙乐尺度適用中@ ϋ家標準(CNS) Α4規格(21〇X 297公爱) 559949六、申請專利範圍 A BCD 絕緣薄膜是一氧化物薄膜 而第 10.如申巧專利範圍第8項之非揮發性半導體儲存裝置， 其中第一絕緣薄膜是一熱氧化物薄膜，第二絕緣薄膜 是一透過熱氧化所形成的氮氧化物薄膜，而第三絕緣薄 膜是一氮氧化物薄膜。 11· 一種用以製造非揮發性半導體儲存裝置的方法，包含·· 第步驟，在半導體基體上循序地形成一閘絕緣薄 膜和一閘電極； -第二步驟，在控制閘電極的一側面上形成一側壁， 然後並使用所形成的側壁為—遮㈣料導體基體，藉 此：側壁所在之處形成一第—區域，透過姓刻第一心 獲得-第二區域’且一台階部分連接第一區域和第二區 域：使得在台階部分的側面和第二區域的上面表面之間 所形成的角度變成一鈍角； :第三步驟’除去側壁然後並在台階部分一側 閘電極之側面、第一區域、台階 ^ u邛分、和第二區域上形 成一絕緣薄膜；和 一第四步驟，在台階部分一側的 j的控制閘電極之側面上 :和包括絕緣薄膜上的台階部分的第二區域上， 行對齊的方式形成一漂浮閘電極。 自 12.如申請專利範圍第11項之方法， 其中在第二步驟中，台階部分牙 乾姓刻形成。 …二區域透過等方性 13·如申請專利範圍第11項之方法， -3 - 本紙張尺度適财g國家標準(CNS) A4規格(21GX 297公笼）
    其中在第二步驟中’台階部分和第二區域透過濕蝕刻 形成。 14. 如申請專利範圍第n項之方法， /、中在第一步驟中，台階部分和第二區域透過乾姓刻 和濕蝕刻形成。 15. 如申請專利範圍第1 1項之方法， 、/、中在第一步驟中，在台階部分的一側面和第二區域 的上面表面之間所形成的角度大約是100。或更多。 16·如申請專利範圍第u項之方法， 其中在第二步驟中，在台階部分的一側面和第二區域 的上面表面之間所形成的角度大約是11G。或更多且大約 是13 0 °或更少。 17· -種用以製造非揮發性半導體儲存裝置的方法，包含： 第步驟，在半導體基體上循序地形成-閘絕緣薄 膜和一閘電極； 厂，在控制閘電極的一側面上形成 ，'~r 一— ，·/ "人 然後並使精形成的㈣為—遮罩㈣半導縣體，藉 :在侧壁所在之處形成一第一區域，透過姓刻第一區‘ =传-第-區域’ p台階部分連接[區域和第二區 域； 階部分一側的控制 和苐一區域上透 一第三步驟，除去側壁然後並在台 閘電極之側面、第一區域、台階部分 過沉澱形成一第一絕緣薄膜； 一第四步驟，在第一 絕緣薄膜和在台階部分—側的控 559949 申請專利範圍 制閘電極之側面、 第二區域透過熱氧化：成二：第-區域、台階部分、和 -第五步驟，在台階：八絕緣薄膜；和 、和包括第-絕緣薄膜上：：側的控制間電極之侧面上 -自行對齊的方式形成—1:階部分的第二區域上，以 1δ.如申請專利範圍第17項之=閑電極。 其中在第三步驟中，第一 一 19·如申請專利範圍第1 7項之方、去緣薄膜疋一氮氧化物薄騰。 其中在第四步驟中，楚_ 中形成。 —、，，邑緣薄膜在一含有氮的環境 20.如申請專利範圍第17項之方法 :第五步驟之間’對第-絕緣薄模和第二驟 非氧化環境中執行—勒化處理的步驟。 在— 21· 一種用/製造非揮發性半導體料裝置时法，包含· 膜二:電步::在半導體基體上德序地形成1絕緣薄 :第二步驟’在控制閘電極的一側面上形 然後並使用所形成的側壁為—遮罩㈣半導體基體 此在側壁所在之處形成一第一區域’透過姓刻第一區‘ =得一第二區域’且一台階部分連接第一區域和第二區 -第三步驟，除去側壁然後並在台階部分一側的控制 問電極之側面、第一區域、台階部分、和第二區域上透 過熱氧化形成一第一絕緣薄膜； -5 本紙張尺度適用中國國家標準(CNS) Α4規格（210 X 297公釐） 559949 六、申請專利範圍 第四步驟’在第一絕緣薄膜上透過沈澱形成一第二 絕緣薄膜； ' 乂驟在第一絕緣薄膜和在台階部分一側的控 :閘電極之側面之間的介面、第一區域、台階部分、和 第二=域透過熱氧化形成-第三絕緣薄膜；和 步驟’在台階部分-側的控制閘電極之側面上 括第二絕緣薄膜上之台階部分的第二區域上，以 -自行對齊的方式形成—漂浮閉電極。 22·如申請專利範圍第2丨項之方法， :中在第四步驟中，第二絕緣薄膜是一氮氧化物薄膜。 23. 如申請專利範圍第21項之方法， 其中在第五步驟中，裳二 第一、、，邑緣溥膜在一含氮環境中形 成。 24. 如:請專利範圍第21項之方法，進_步包含在第五 :第六步驟之間，對第一絕緣薄膜、第二絕緣薄膜、和 =二％緣涛膜在一非氧化環境中執行一韌化處理的步 -6 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）
TW090132821A 2001-04-05 2001-12-28 Non-volatile semiconductor storage device and method for producing the same TW559949B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001107453A JP2002305258A (ja) 2001-04-05 2001-04-05 不揮発性半導体記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW559949B true TW559949B (en) 2003-11-01

Family

ID=18959777

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090132821A TW559949B (en) 2001-04-05 2001-12-28 Non-volatile semiconductor storage device and method for producing the same

Country Status (5)

Country Link
US (1) US20020145162A1 (zh)
EP (1) EP1248301A3 (zh)
JP (1) JP2002305258A (zh)
KR (1) KR20020079380A (zh)
TW (1) TW559949B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199008B2 (en) * 2004-05-25 2007-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectronic device having floating gate protective layer and method of manufacture therefor
KR100650369B1 (ko) * 2004-10-01 2006-11-27 주식회사 하이닉스반도체 폴리실리콘부유측벽을 갖는 비휘발성메모리장치 및 그제조 방법
KR100753153B1 (ko) 2006-01-26 2007-08-30 삼성전자주식회사 비휘발성 기억 장치 및 그 제조 방법
JP4357526B2 (ja) * 2006-12-08 2009-11-04 株式会社東芝 不揮発性半導体メモリ装置およびその製造方法
KR101030667B1 (ko) * 2007-10-10 2011-04-20 주식회사 하이닉스반도체 반도체 메모리 소자의 형성 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051465A (en) * 1997-07-30 2000-04-18 Matsushita Electronics Corporation Method for fabricating nonvolatile semiconductor memory device
US6051860A (en) * 1998-01-16 2000-04-18 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit
JP4367979B2 (ja) * 1998-01-27 2009-11-18 正気 小椋 不揮発性半導体記憶装置の製造方法
US5982669A (en) * 1998-11-04 1999-11-09 National Semiconductor Corporation EPROM and flash memory cells with source-side injection
JP2001057394A (ja) * 1999-06-09 2001-02-27 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
KR20020079380A (ko) 2002-10-19
EP1248301A2 (en) 2002-10-09
US20020145162A1 (en) 2002-10-10
EP1248301A3 (en) 2005-05-25
JP2002305258A (ja) 2002-10-18

Similar Documents

Publication Publication Date Title
TW560044B (en) Semiconductor memory device having floating gate and manufacturing method of the same
US7425480B2 (en) Semiconductor device and method of manufacture thereof
US7772637B2 (en) Semiconductor devices including gate structures and leakage barrier oxides
US20050285219A1 (en) Nonvolatile semiconductor memory and method of fabricating the same
US6468863B2 (en) Split gate field effect transistor (FET) device employing dielectric barrier layer and method for fabrication thereof
JPH0414880A (ja) 不揮発性半導体メモリ装置の製造方法
JPH09116032A (ja) 不揮発性半導体記憶装置の製造方法
TW559949B (en) Non-volatile semiconductor storage device and method for producing the same
US7309899B2 (en) Semiconductor device including a MOSFET with nitride side wall
US5145797A (en) Method of making semiconductor devices having an implant damage protection film on the gate electrode sidewalls
TW516110B (en) Semiconductor device and method for fabricating the same
US6906391B2 (en) Semiconductor device having silicon oxide film
TWI337404B (en) Nonvolatile memory device and method of fabricating the same
US6495377B2 (en) Method of fabricating ferroelectric memory transistors
US6114230A (en) Nitrogen ion implanted amorphous silicon to produce oxidation resistant and finer grain polysilicon based floating gates
US6140246A (en) In-situ P doped amorphous silicon by NH3 to form oxidation resistant and finer grain floating gates
TWI253717B (en) The method of fabricating and operating multi-bits masked read-only-memory
JP4091565B2 (ja) 半導体装置の製造方法
JPH0774274A (ja) 半導体装置の製造方法
KR100262002B1 (ko) 플래쉬 메모리 제조방법
TWI304642B (zh)
TW404072B (en) The manufacture method of high-density non-volatile memory with high capacitor coupling ratio having rough tunnel oxide on the surface
TWI291747B (en) Fabrication method for mask read only memory device
TW584942B (en) Method for fabricating nitride read-only memory
TW492142B (en) Fabrication method of novel type of isolation on a nonvolatile memory