TW559630B - Process and apparatus for epitaxially coating the front surface of a semiconductor wafer in a CVD reactor, and diffusion of dopants out of the wafer is avoided - Google Patents

Process and apparatus for epitaxially coating the front surface of a semiconductor wafer in a CVD reactor, and diffusion of dopants out of the wafer is avoided Download PDF

Info

Publication number
TW559630B
TW559630B TW092105524A TW92105524A TW559630B TW 559630 B TW559630 B TW 559630B TW 092105524 A TW092105524 A TW 092105524A TW 92105524 A TW92105524 A TW 92105524A TW 559630 B TW559630 B TW 559630B
Authority
TW
Taiwan
Prior art keywords
gas
semiconductor wafer
wafer
substrate
epitaxial
Prior art date
Application number
TW092105524A
Other languages
English (en)
Other versions
TW200303944A (en
Inventor
Wilfried Von Ammon
Ruediger Schmolke
Peter Storck
Wolfgang Siebert
Original Assignee
Wacker Siltronic Halbleitermat
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic Halbleitermat filed Critical Wacker Siltronic Halbleitermat
Publication of TW200303944A publication Critical patent/TW200303944A/zh
Application granted granted Critical
Publication of TW559630B publication Critical patent/TW559630B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/913Diverse treatments performed in unitary chamber
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/928Front and rear surface processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/98Utilizing process equivalents or options
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

559630 五、發明說明(1) 一、【發明所屬之技術領域】 在f導體技術中,製造外延塗覆半導體晶 使用由瘵氣相實施晶體生長之方法。應了解守,特別 詞意謂於單晶基片(通常係一基片晶圓,例如、疋―,外延一 晶圓)之平整邊界表面上之單晶薄層生長。 :半導體 利Ym 99 8 A2中所述,該塗覆作用或沉二^洲專 學蒸氣 >儿積(C V D )反應器内藉助於習知之化學1 $ ’、於化 實施。該半導體晶圓首先藉助於若干加熱源沉積法 後將其暴露於一氣體混合物(以下簡稱加工氣 σ熱,隨 括一,源氣體、一載體氣體及(也許)一摻質氣體’/、中包 最重要應用場合之—係於單晶體矽基 a 圓)上之同質外延薄層之沉積。舉例言之, :、·、、、矽晶 是矽烷類,例如:三氯矽烷,所用載體氣 &本;原氣體 外延薄層所用之掺質氣體係氣態化列=虱$於摻合 合物(例如:膦戋_硼俨彳於婉+舳门本源軋體,該等化 5亥荨外來原子混入外延薄層之晶體格子内 y 阻分佈之陡然上昇)IK ;囫其'渡至外延薄層時電 係以w式力Λ摻合導體曰曰圓(基片晶圓)及外延薄層 合基KSC程中,於背面及邊緣處,用以摻 、石ΐ、構或錄);發片之案例中1 之擴散作用及對流作用V、之、4現象。由於反應器内 丁机作用,忒荨兀素可到達晶圓正面,在該
第5頁 559630 五、發明說明(2) 處該等元素可呈徑向不均勻地混入外延薄層内,一種稱作 自動摻合之現象。自動摻合可導致外延薄層比電阻之徑向 不均勻性。 此處應將半導體晶圓之正面及背面加以界定。半導體 晶圓之正面係實施外延塗覆及擬在上面製作電子元件之一 面0 二、【先前技術】
既有技術曾揭示過若干防止自動摻合之不同方法。因 此,舉例言之,藉沉積一氧化物薄層或一單晶或多晶或無 定形保護薄層在半導體晶圓之背面上,可防止實施外延加 工過程中基片摻質向外擴散。 製造附有壓制自動摻合現象保護薄層之外延塗覆半導 體晶圓所用習知方法之缺點是:於不同反應器、處理浴及 拋光線實施之額外加工步驟。再者,用氧化物或多晶半導 體材料塗覆可提高金屬污染程度。 所以,以往業經建議許多嚐試以避免自動摻合現象, 在外延薄層沉積之前晶圓背面不致形成一保護薄層。
舉例言之,專利W0 0 1 / 8 6 0 3 4 A2 及 W0 0 1 /8 6 0 3 5 A1 中 曾揭示一種晶圓形式基片之外延塗覆方法’其中基片背面 通常不置於其整個表面上方一承受器上,其實係暴露於一 清洗氣體(例如:氫氣)。該清洗氣體可與正面加工氣體相 同或不同。經由晶圓背面擴散出來之摻質原子(至少一部 分)係藉清洗氣體帶走。結果,可減低:通過晶圓邊緣擴 散至晶圓正面之摻質原子比例及發生自動摻合作用之風險
第6頁 ^59630
+雖fit並&非為避免自動摻合作用,美國專利us 5,96 0, 導體材料沉積在晶圓背面上在此案例中,其目的係防止半 面所用之氣體與加工氣體不η為;成此㈣,清洗晶圓背 體經由晶圓邊緣輕易;“上之超壓可使背面氣 牙入月面二間而將半導體材料沉積在晶圓背面上。所用背 例如:氮,以…ΪΓ气 氬),或非反應性氣體( 405中所述,亦 乳化幻。依據美國專利US 5, 679, 氟化碳或六使用=生半=幻^氯f、四 三、【發明内容】 導體材料,儿積在晶圓背面上。
本發明之内交& ,、,aL ,及以外延方★、费 卜延方式塗覆半導體之方法及裝置 及:卜t式塗覆之半導體晶圓。 既有技術對自動摻合 之道。所以,林明匕:Γ問碭並未k出任何滿意解決 積在一半導體曰;;月曰在提供一種方法,將一外延薄層沉 ,、晶圓背面不;:^使其可能實質上避免自動掺合現象 本發明之保護薄層。 100毫歐姆公分,外:係二半導體晶®,其基片比電阻‘ 塗層,其中外延-Λ / 阻”歐姆公分,且無背面 士代叫 寻層之電阻不均勻性<10% 〇 中包括:-實心2容係一CVD反應器所用之承受器,其 内待處理基片之表面,一凸起邊緣區(CVD反應器 置於其上面),及至少一個基片機械操控裝
559630 五 、發明說明(4) _ 置 孔 經由該
,其中該基片機械操控裝置I有至I 口可將氣體供應至基片之背面。 少—個孔 一 舉例言之’該專基片機械操控裝 或提昇機構。經由業已出現在承受=G括:中央轉動軸 應氣體對承受器上及(所以)基片㈡干特殊部位供 良好影響。承受器内每個額外孔洞對承:佈之均勻性具有 及(所以)外延塗覆過程中沉積速率之^,器溫度之均勻性 ,同時對薄層厚度均勻性及毫微構形且2性具有不良影響 ,就本發明方法之觀點而論,經由現^不良影響。因此 轉動軸或提昇銷)供應置換氣體則特別適入殊部位(例如: 四、【實施方式】 〇 ° 於一 CVD反應器内,藉一種以外π
«-,^^; ,%V 本源氣體及載體氣體之加工氣體,半二有 m ^ ^ ^丄 干導體背面係暴露於一 、巧,其中該置換氣體所含氫氣不超過5%體積比,結 ΐ強:貫質上避免摻質擴散至半導體晶圓背面之外(氫氣 了強化该摻質擴散作用)。 依…、本發明,在外延薄層沉積過程中,半導體晶圓之 :及背面係暴露於兩個不同之環境。正面所用氣體以下 加工氣體且含有一本源氣體及一載體氣體。若係矽外 二二本=,體通常係一石夕烧(例如··三氣石夕烧),載體氣體 I书係氫氣。此外,加工氣體通常含有少量摻質氣體。 併對比^下,依照本發明,半導體晶圓背面僅暴露於實 貝上不含氫之氣體,亦即含氫量不超過5%體積比,但以不
559630 五、發明說明(5) " --- =過2%體積比較佳,尤以不超過〇. 5%體積比最佳。目前可 達到技術級氣體純度等級及包含純化劑者,背面氣體經常 可達到A之不純度為含氫量1 〇-7 %體積比。用於背面之氣體 (以下簡稱置換氣體)對沉積反應具有惰性,亦即與載體氣 體、本源氣體、摻質氣體、半導體基片及7或沉積反應產 無任何反應。所用置換氣體以責重氣體或貴重氣體混 B物為佳,尤以氬及氦更佳。 經發現氯在自動掺合作用中擔任—重要角色。舉例言 ^ 與领或石申形成複合物而快速擴散至石夕内。此外,在 在外:!之溫度下氫將矽移除,石夕更將摻質釋出。所以, 曰圓S工過ΐ中,若晶圓背面與氫接觸,更多摻質移出 卜延ΐί:”晶圓邊緣而徑向不均勻地混入晶圓 面與氫接觸,摻質之向外擴散作用:法’气:避面晶圓背 均予以實質上壓制。(、政作用及(所以)自動掺合作用 所揭對比;:下,專,01/86川Α2· 〇1/8_ ::不之方法仍繼續有基片摻質向外擴散作1中 =接觸之氣體中有氫或含氫之成分。 ^ 低自動掺合作用之風險1自背面逸出推 加。本發明中’ I先免除與氫有關之摻質向外擴散作用增 之 若外延薄層内容許電阻不均勻性減低、若電阻 =緣區尺寸減小、及若薄層與基片間之比電阻差增加 摻合作用之不良效果則增加。該等比電阻係由基片 或
559630 五、發明說明(6) 外延薄層之摻合程度而測定。基片之比電阻以?丨〇 〇毫歐姆 公分為佳,但以< 5 0宅歐姆公分較佳,尤以〈2 〇毫歐姆公分 更仏’ >專層之比電阻以> 1歐姆公分為佳,但以> 5歐姆公分 較佳,尤以> 1 0歐姆公分更佳,利用本發明方法可能製得 之外延層,其徑向電阻不均勻性<10%,但以<5%較佳,尤 以<3%更佳。電阻不均勻性係由美國材料試驗學會ASTM F 1 3 9 2及ASTM F 81所界定者。 依照本發明’因晶圓背面摻質向外擴散作用係經實質 上免除’半導體晶圓内之原始掺質濃度仍保持不變。對比 之下,若用專利wo 0 1 /8 603 4 A2及W0 0 1 /86035 A1中所述 之方法,晶圓背面形成一基片摻質向外擴散分佈:外延加 工之後’晶圓背面表面之摻質濃度較低且朝向晶圓内部逐 漸1加直至達到原始(亦即外延加工前)之數值。晶圓背面 摻質消除之缺點是:背面之電阻高於半導體晶圓其餘部分 者。舉=δ之’在電源元件之案例中,電流流經基片,導 致不合意之電力損失(由於局部放出熱量)及必需消除 4 ' …、 若採用本發明之方法可實質上免除該等缺點。 發明,可製得一半導體晶圓,其外延薄層實質上無摻;= 外擴散分佈。*例言之,藉比較外延作用前後晶圓背面: 比電阻’可將此情形加以量化。冑面掺質向外擴散 愈低,該等電阻間之差異愈小。依照本發明所製半 : 圓之特點是:該電阻差異最高達1 5%。 _曰曰 在本么月之方法中,因晶圓背面區未供應本源氣體,
第10頁 559630
在外延加工過程中,不可能有大量半導體材料沉積在晶圓 背面上。所以,實質上免除習知背面光(暈)環之形成:背 面光環係晶圓背面邊緣處一區,由於外延加工過程中半導 體材料沉積之不均勻,該區呈現變化之白霧狀。業經本發 明處理過之半導體晶圓無背面光環,蓋因由於不含氫,晶 圓背面上將不會有沉積反應。 依照本發明,在外延加工過程中,半導體晶圓背面所 暴露之氣體,其含氫量不超過5%體積比,但以不超過2 %體 積比較佳,尤以不超過〇 · 5%體積比更佳。但晶圓正面外延 塗覆所用加工氣體含有一載體氣體(通常為氫)。為防止加 工氣體與晶圓背面接觸,就本發明之觀點而論,一方面半 導體晶圓正面及另一方面其背面所佔據之CVD反應器區域 ’最好藉習知之π腔室分隔器π加以空間隔離。舉例言之, 在專利W 0 0 1 / 8 6 0 3 5 A1中曾述及技術上如何利用該等分隔 $之可能方法。 為防止加工氣體穿入背面氣體空間及同時確保晶圓邊 緣實質上不與載體氣體(例如:氫氣)接觸,最好確保背面 氣體空間保持一小超壓。該小超壓導致置換氣體超越晶圓 邊緣而流入正面氣體空間内。如此可使加工氣體更難向背 面氣體空間擴散且保持背面氣體空間無加工氣體。再者, 惰性置換氣體圍繞晶圓邊緣流動,因此將晶圓邊緣之摻質 擴散作用及沉積作用實質上免除。 置換氣體之流量最好隨加工參數溫度、壓力、氣體流 速及轉動速率之變化加以適當設定,俾置換氣體僅在晶圓
559630 五、發明說明(8) 邊緣處而非在晶圓正面置換加工氣體,且晶圓不浮動。否 則,對傳統外延方法常用之數值亦可用於該等加工參數及 該等氣體混合物(置換氣體除外)。 置換氣體之流量比最好以適當之方法加以設定,俾可 同時滿足下列諸邊界條件: 1. )由於半導體與承受器之間置換氣體之流動所形成 之壓力降在半導體晶圓上產生一對抗重力之力。 該力最好較半導體晶圓之重力小。 2. )半導體晶圓周邊上之流速最好夠高,因在晶圓邊
緣處半導體晶圓與承受器間之氫擴散作用係以適 當之方式加以壓制,俾半導體晶圓與承受器間之 氫含量不會變得重要。 可使上述兩種條件達到彼此平衡所用之控制變數是:
(a)自由空間(對大部分晶圓面積而言,該自由空間係位於 半導體晶圓及承受器之間,自習知之袋狀凹槽至環形支撐 體)之尺寸大小,(b)若干個流動體通道之半徑或一個流動 體通道之半徑,(c )置換氣體之體積流量及外延塗覆過程 中之溫度。晶圓正面氫氣流速之設定係屬次要,蓋因半導 體晶圓及承受器間氫之穿透實質上係由氫氣擴散作用所驅 動。 為將置換氣體供應至晶圓背面,就本發明之觀點而言 ,最好所用之承受器在大部分晶圓背面(自習知之袋狀凹 槽至環形支撐體)下方給氣體留下一自由空間(即使僅小小 的一個)。特殊個別設計具有許多種可能。以舉例方式此
第12頁 559630 五、發明說明(9) ---- 處僅述及數種:若所用承受器僅有一個孔口,該孔口最好 應位^ f受器之中央。但,亦可能使用一個具有多個孔洞 之承又為’且半導體置於該承受器上佔據其整個表面或僅 在ί處。再者,亦可使用一傳統式承受器(若該傳統式 承文裔具有用以容納習知提昇銷之孔洞)。在此情況下, 、’、二由/、他連、、灵式承受器,該等孔洞亦可用以供應置換氣體 至晶圓背面。亦可使用環狀支撐體以支撐半導體晶圓。晶 圓僅在邊緣處接觸支撐體,晶圓背面之其餘部分可自由地 接近。 在下文中,不同圖式内之相同編號皆代表相同之元件 〇 經由中央孔口供應置換氣體之承受器(第一圖): 曰]1,1係置於一承受器2上。為將晶圓1裝入反應器或 反μ器取出,將晶圓提昇器5昇起可將晶圓自承受器提 起,結果將提昇銷3(僅一個顯示出來)及(所以)晶圓f提昇 起來。承叉器係由一通常可轉動之支撐體4固定著。在此 f況下,該支撐體4係經適當設計俾至少中央部分與承受 器2接觸。現在經由一沿中央軸9之孔洞1〇即可供應置換氣 體δ。在此情況下,該”基片機械操控裝置”係轉動該 器2及基片之中央軸9。 & 經由提昇銷内孔洞11供應置換氣體之承受器(第二圖) ,如同第一圖,但不同的是,在此案例中,用以供應氣 體之1基片機械操控裝置••係一用以將基片1舉起離開承受
559630 五、發明說明(ίο) _ 益2之提起機構。置換氣體6之供應一 提昇銷3(以舉例方式僅顯示一個)a内,、經由晶圓提昇器5及 明,第一圖所揭示、位於承受器2 之孔/同11。為便於說 。但,亦可想像得到的是:置換交央,之孔洞11係封閉著 由承受器支撐體4供應者。 氣體係經由提昇銷3及經 承受器邊緣區之適合具體實施 依照本發明之一個適合具體實 弟二圖)· 置換氣體流經晶圓邊緣1 a周圍。在也例’由於微小超壓, 換氣體係與載體氣體混合且經载 f面上,少量流動之置 氣體流經晶圓1邊緣la之後,正面乳體加以稀釋。在置換 少,藉承受器2外周邊配置之若干=置換氣體之進一步減 氣體流入晶圓後區而達成。該尊、道7,讓至少部分置換 適合具體實施例使用。 J、、、口口承叉裔之每個 Π盤狀Π承受器(第四圖)·· - 置!承受器2上之後’形成-孔穴8,除容許 —楗幵機構(例如:提昇銷3)通過外,該孔穴係封閉 =於舉例,所示圖像係適應於「應用材 =定器之設",藉助於適當“ Ϊ 造商所受器之可能實際應用亦可適用於其他製 ?例言之’由於氣體流量或所用承 2發明方法導致外延加工過程中沉積速率之, :藉助於對晶圓正面及 上熱源 將該類不良影響加以補償。 〗<检制取適化,
第14頁 559630
若加工時程特別短,亦即(舉例言之)若外延薄層甚薄 ,可用本餐明之另一具體貫施例:若使用一 π盤狀"承受哭 (第四圖)’該承受器附有提昇機構但無孔洞(為產生提 機構所必需者除外)’半導體晶圓僅於邊緣處置於該盤狀 承文姦上。所以,半導體晶圓及承受器之間有一與反應器 其餘空間分開之封閉孔穴。在外延薄層沉積開始前任何預 期时間’至少與晶圓为面相連之反應器腔室部分係用置換 氣體加以清洗’此時半導體晶圓業經舉起,亦即置於提昇 機構上。在清洗過程中或之後,將提昇機構降低,將半導 體晶圓置於承文裔邊緣上’結果將若干置換氣體納入在盤 狀承受裔及半導體晶圓間之孔穴内。清洗步驟可儘早在任 何爭導體晶圓預處理(例如:一熱預處理及/或一氣相姓 刻)之别或過程中或亦在任何預處理及實際沉積作用之間 實施。該清洗步驟可以影響整個反應器腔室或僅反應器腔 室之一部分(例如:由腔室分隔器分開者),雖然此部分必 須包含半導體晶圓背面上之氣體空間。當外延薄層沉積作 用開始時,僅對業已置於承受器邊緣上之半導體晶圓重要 ,因此封閉孔穴及反應器腔室其餘部分之間實質上不再有 任何氣體父流。之後’將加工氣體送入反應器腔室内,實 施晶圓正面之外延塗覆。再者,半導體晶圓背面僅與所圍 繞之置換氣體接觸。在此具體實施例中,此種情形僅足以 對孔穴内未封閉處(例如:容納提昇銷之孔洞)所引起之置 換氣體損失加以補償。該等損失係在經控制之情況下將置 換氣體供應至該孔穴内加以補償。但,最好將晶圓背面及
第15頁 559630 五、發明說明(12) 盤狀承受器間之孔穴予以實質上封閉,因此則可能在外延 加工過程中無需將置換氣體供應至孔穴内。於是,在外延 加工過程中僅供以加工氣體。但,整個加工程序最多可使 晶圓背面及承受器間孔穴内增加5%體積比之氫氣,因此, 該具體實施例可特別有利地應用於非常短暫之外延加工。 除實際沉積作用外,於半導體基片上形成外延薄層之 加工程序可包括··預處理及後處理(例如:烘焙、蒸氣曰相 蝕刻)等步驟以及任何預期之清洗步驟。在該等處理及清 洗步驟:,可能反應器腔室整個空間或僅某些部位(該等 部位係藉腔室分隔器與反應器腔室空間之其餘部分分 ί = ί換Ϊ體。“暴露於置換氣體之程度特別與處理 ί背面產生;用ΐ ΐ處理及後處理過程中使置換氣體對晶 囫皮面產生作用亦甚適合。結果,藉助於舉例 避免晶圓背:在烘焙過程中與氫氣接觸及在蒸氣相蝕 程中與#刻氣體接觸。此種情形具有許多優⑨·" ,在預處理過程中,經由接觸氮氣 在日日W月面上及晶圓邊緣區摻 其次’可避免蒸氣相蝕刻過程 乂2用之增加。 刻氣體接觸,該項接觸將邕 日日月面及日日圓邊緣與蝕 (所以)容易形成背導;:導除之不均勻及 或更換。所以本發明之適合I f 承又益之經常修理 用壽命。 之通^具體貫施例可增加承受器之使 實驗例:
>59630 發明說明(13) 八在1 1⑽C溫度下,於一外延反應器内,將—直徑3 〇 〇 厘 比電阻1 〇耄歐姆公分之石夕晶圓加以同質外延塗覆。 在塗覆過程中,該矽晶圓以32轉/分鐘之速度圍繞其中央 轴轉動。氫氣之流動速率為5 〇標準公升/分鐘,三氯石夕烧 之流動速率為1 7標準公升/分鐘及二硼烷之流動速率為! 5 〇 標準立方公分/分鐘。在該等條件下,沉積得一 3微米厚、 比電阻為5歐姆公分之摻硼矽薄層。如第一圖所示,依照 塗覆過程中’於矽晶圓中央之下方供以氬 乳A / e半徑為1公分。承受器之凹處(袋狀凹槽)係 經適俾晶圓背面及承受器最低點間之距離為05公 厘。以1 8 0#準立方公分/分鐘之體積流動速率於晶 γ 此11况下’達成了外延塗覆後矽晶正面 上從向電阻變化< 5 %之標準。 士〆、 Γ t堂覆之硯點而言,本發明可特別適 用於直位=100公厘之石夕曰圓 下或減壓下實施。作,亦'圓:外延塗覆工作可在大氣壓 沉積或移除(亦即钕一刻將該原理用作:在-個面上 體之其他I晶圓力口工=及沉•或触刻化學㉟要載體氣 々/ίΓ之一部分。
第17頁 559630 圖式簡單說明 五、【圖式簡單說明】 茲藉第一至四圖將該等承受器之適合具體實施例加以 說明。 第一圖所示係一承受器,在該承受器内,置換氣體之 通入係經由中央部位之一個孔口。 第二圖所示係一承受器,在該承受器内,置換氣體之 供應係經由提昇銷内之孔洞。 第三圖所示係該承受器邊緣區之適合具體實施例。 第四圖所示係一π盤狀π承受器。
第18頁

Claims (1)

  1. 4 % 559630 六、 1· 申請專利範圍 一種於CVD反應器内以外延方式塗覆半導體晶圓正面 之方法,該半導體正面係暴露於一含有本源氣體及載體氣 體之加工氣體,半導體背面係暴露於一置換氣體,其特徵 為該置換氣體所含氫氣不超過5 %體積比(氫氣可強化該摻 質之擴散作用),結果,可實質上避免摻質擴散至半導體 晶圓背面之外,該置換氣體對沉積反應具有惰性。 2 · 如申請專利範圍第1項之方法,其中半導體晶圓在沉 積外延薄層之前至少於C VD反應器内實施一次預處理步驟
    ’至少半導體晶圓背面係暴露於所含氫氣不超過5%體積比 之置換氣體。 3 · 如申請專利範圍第1或2項之方法,其中半導體晶圓沉 積外延薄層之後至少於CVD反應器内施以一次後處理步驟 ’至少半導體晶圓背面係暴露於所含氫氣不超過5%體積比 之置換氣體。 4· 如申請專利範圍第1或2項之方法,其中置換氣體之壓 1向於加工氣體,結果,形成一氣體流動體自半導體晶圓 背面區流入該半導體晶圓正面區内。
    5 ·、如申請專利範圍第1或2項之方法,其中半導體晶圓置 ^ 一提昇機構上,至少與半導體晶圓背面相連之CVI)部分 =用置換氣體加以清洗,之後將該提昇機構下降,俾將半 ,晶圓置於盤狀承受器上,半導體晶圓邊緣實質上緊密 :止於盤狀承受器,因此盤狀承受器及半導體晶圓背面 異三保召一充有置換氣體之孔穴,之後使半導體晶圓正面 +路於一加工氣體,俾沉積一外延薄層。
    第19頁 559630 六、申請專利範圍 6.如申請專利範圍第1或2項之方法,其中所用起始原料 係〆比電阻$ 1 〇 〇毫歐姆公分之半導體晶圓。 7. 如申請專利範圍第1或2項之方法,其中所沉積外延薄 層之比電阻為> 1歐姆公分。 8·申請專利範圍第1項之方法,其中該置換氣體係一責 重氣體或一貴重氣體混合物。 9. 一半導體晶圓,其基片比電阻‘ 1 〇0毫歐姆公分及外 延薄層比電阻> 1歐姆公分,該半導體晶圓無背面塗層,其 特徵為外延薄層之電阻不均勻性< 1 0 %。 10·如申請專利範圍第9項之半導體晶圓’其特徵為外延 塗覆後晶圓背面上之電阻與外延塗覆前晶圓背面上之電随 相差最多15%。 11· 一 CVD反應器所用之承受器,包括··一實質上平整之 表面、一凸起邊緣區(於CVD反應器内待處理之基片置於 上),及至少一個基片機械操控裝置,其特徵為該基片、撼、 械操控裝置具有至少一個孔口,經由該孔口可供庫& 基片背面。 7供應1體至 如申請專利範圍第η項之承受器,其中該美片秘. 控裝置係一用以轉動承受器及基片之中央軸μ 土片执械操 機械操 ^壯如申請專利範圍第η項之承受器,其; 控裝置係一提昇基片離開承受器機:δ亥基片
TW092105524A 2002-03-14 2003-03-13 Process and apparatus for epitaxially coating the front surface of a semiconductor wafer in a CVD reactor, and diffusion of dopants out of the wafer is avoided TW559630B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10211312A DE10211312A1 (de) 2002-03-14 2002-03-14 Verfahren und Vorrichtung zur epitaktischen Beschichtung einer Halbleiterscheibe sowie epitaktisch beschichtete Halbleiterscheibe

Publications (2)

Publication Number Publication Date
TW200303944A TW200303944A (en) 2003-09-16
TW559630B true TW559630B (en) 2003-11-01

Family

ID=27797771

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092105524A TW559630B (en) 2002-03-14 2003-03-13 Process and apparatus for epitaxially coating the front surface of a semiconductor wafer in a CVD reactor, and diffusion of dopants out of the wafer is avoided

Country Status (6)

Country Link
US (2) US6887775B2 (zh)
JP (1) JP2003273037A (zh)
KR (1) KR100533100B1 (zh)
CN (2) CN1270350C (zh)
DE (1) DE10211312A1 (zh)
TW (1) TW559630B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1421607A2 (en) 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
WO2005093136A1 (ja) * 2004-03-29 2005-10-06 Cxe Japan Co., Ltd. 支持体並びに半導体基板の処理方法
WO2006044268A1 (en) * 2004-10-13 2006-04-27 Dow Global Technologies Inc. Catalysed diesel soot filter and process for its use
US7438760B2 (en) 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
JP2009521801A (ja) 2005-12-22 2009-06-04 エーエスエム アメリカ インコーポレイテッド ドープされた半導体物質のエピタキシャル堆積
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
KR101105697B1 (ko) 2010-03-02 2012-01-17 주식회사 엘지실트론 반도체 제조 장치
CN101812676B (zh) * 2010-05-05 2012-07-25 江苏综艺光伏有限公司 用于半导体太阳能镀膜的工艺腔室
CN103866283B (zh) * 2012-12-14 2016-12-28 汉能新材料科技有限公司 一种lpcvd系统及其工艺
KR20160024165A (ko) * 2014-08-25 2016-03-04 주식회사 엘지실트론 웨이퍼 제조 장치
US12018372B2 (en) 2021-05-11 2024-06-25 Applied Materials, Inc. Gas injector for epitaxy and CVD chamber
WO2022240553A1 (en) * 2021-05-11 2022-11-17 Applied Materials, Inc. Gas injector for epitaxy and cvd chamber

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177878A (en) * 1989-05-08 1993-01-12 U.S. Philips Corporation Apparatus and method for treating flat substrate under reduced pressure in the manufacture of electronic devices
US5133284A (en) * 1990-07-16 1992-07-28 National Semiconductor Corp. Gas-based backside protection during substrate processing
JP3265743B2 (ja) * 1993-09-16 2002-03-18 株式会社日立製作所 基板保持方法及び基板保持装置
US5558717A (en) 1994-11-30 1996-09-24 Applied Materials CVD Processing chamber
US6113702A (en) * 1995-09-01 2000-09-05 Asm America, Inc. Wafer support system
JP3467960B2 (ja) * 1996-02-29 2003-11-17 信越半導体株式会社 半導体単結晶薄膜の製造方法および装置
US5960555A (en) * 1996-07-24 1999-10-05 Applied Materials, Inc. Method and apparatus for purging the back side of a substrate during chemical vapor processing
JPH1187250A (ja) * 1997-09-01 1999-03-30 Inotetsuku Kk 気相成長装置
JPH1192941A (ja) * 1997-09-19 1999-04-06 Canon Inc 薄膜形成装置および薄膜形成方法
US6596086B1 (en) * 1998-04-28 2003-07-22 Shin-Etsu Handotai Co., Ltd. Apparatus for thin film growth
JP2000034568A (ja) * 1998-07-15 2000-02-02 Shibaura Mechatronics Corp 回転基板ホルダー
US6328520B1 (en) * 1998-08-10 2001-12-11 Thomas B. Maclay Vehicle mounted large bale loading, transporting and unloading system
WO2001086035A1 (en) * 2000-05-08 2001-11-15 Memc Electronic Materials, Inc. Epitaxial silicon wafer free from autodoping and backside halo
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
JP4716558B2 (ja) * 2000-12-12 2011-07-06 株式会社デンソー 炭化珪素基板

Also Published As

Publication number Publication date
CN1270350C (zh) 2006-08-16
CN1901222A (zh) 2007-01-24
TW200303944A (en) 2003-09-16
US20030219981A1 (en) 2003-11-27
DE10211312A1 (de) 2003-10-02
JP2003273037A (ja) 2003-09-26
CN1445817A (zh) 2003-10-01
KR20030074392A (ko) 2003-09-19
US6887775B2 (en) 2005-05-03
KR100533100B1 (ko) 2005-12-01
US20050103261A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
TW559630B (en) Process and apparatus for epitaxially coating the front surface of a semiconductor wafer in a CVD reactor, and diffusion of dopants out of the wafer is avoided
TWI285936B (en) Process for growing an epitaxial silicon layer on a semiconductor wafer
TWI355685B (en) Epitaxial deposition process and apparatus
TWI335945B (en) Vapor-phase epitaxial growth method and vapor-phase epitaxy apparatus
JP3908112B2 (ja) サセプタ、エピタキシャルウェーハ製造装置及びエピタキシャルウェーハ製造方法
TW419790B (en) Method and apparatus for forming laminated thin films or layers
KR100726301B1 (ko) 자동도핑과 후면 헤일로를 포함하지 않는 에피택셜 실리콘 웨이퍼
US20040175893A1 (en) Apparatuses and methods for forming a substantially facet-free epitaxial film
JP3725598B2 (ja) エピタキシャルウェハの製造方法
JP2003197532A (ja) エピタキシャル成長方法及びエピタキシャル成長用サセプター
TW200910513A (en) Susceptor for improving throughput and reducing wafer damage
KR20070087196A (ko) 화학 기상 에칭 챔버로부터 부산물 증착을 제거하기 위한인-시튜 챔버 세정 방법
EP1552034A1 (en) Apparatus and method for depositing an oxide film
JP2005244244A (ja) ライン製造のフロントエンドのためのインサイチュドライクリーンチャンバ
JP2011086792A (ja) 半導体製造装置および半導体製造方法
JP6009237B2 (ja) エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
JP2008525999A (ja) 化学蒸着エッチングチャンバから副生成物の堆積物を除去するインサイチュチャンバ洗浄プロセス
JP4300523B2 (ja) エピタキシャル成長装置
EP1569264A1 (en) Method for producing silicon epitaxial wafer
JP2013138114A (ja) 半導体製造装置及びサセプタ支持部材
TW535218B (en) Epitaxial silicon wafer free from autodoping and backside halo and a method and apparatus for the preparation thereof
JP2018190903A (ja) 半導体ウェハの製造方法及び半導体ウェハ
JP2010040574A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JPWO2005093136A1 (ja) 支持体並びに半導体基板の処理方法
JPH01246822A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees