TW556291B - Wafer-level chip scale package and method for fabricating the same - Google Patents

Description

556291

五、發明說明（1) 【發明領域 本發明係有關於一種晶圓級晶片 係有關於一種以針狀電極作為外部丨、裝結構，特別 尺寸封裝結構及其製造方法。 而·、、、之晶圓級晶片 【先前技術】 種晶片精密封裝技術信 Vel chip scale 係指封裝之面積係不太 封裝之優點，晶圓級曰曰 e (singulation )前即 故可降低封裝製程之成 塾係可運用重分佈線鲜 ’使其凸塊呈格狀陣列 之結合面積與較高之对

隨半導體封裝產業之進步，— 為晶圓級晶片尺寸封裝（w a f e r - 1 e package，WLCSP )，晶片尺寸封裝 於晶片面積一點五倍，具有微小化 片尺寸封裝係指在晶圓未切割分離 完成封裝製程及測試之封裝結構， 本’另，位於晶圓周邊或中央之焊 (redistribution traces)技術 排列’在表面接合時，能具有較小 子密度分佈。

在美國專利公告第6，2 2 8，6 8 7號「晶圓級封裝及其製 這方法」中，揭示一種晶圓級晶片尺寸封裝結構之製造方 所提供之半導體裝置具有一晶片，其主動面係形成有 複數個焊墊，以旋塗（spin coating)或喷塗（spraying )等方式在該主動面上覆蓋一承載層（如聚亞醯胺），另 以姓刻（etching)或雷射鑽孔（laser-drilling)等方 式在承載層上形成複數個通孔，該些通孔係對應於該些焊 墊’之後，在通孔處以沉積（deposition)或濺鍍 (sputter ing )等方式形成導電材，在承載層之表面形成

第6頁 556291 、發明說明（2) 一導電金屬層，再蝕刻該導電金屬層，以形成複數條導電 線路4些導電線路係連接導電材，以電性導通至焊墊， 並^導電材或導電線路上形成導電凸塊（如銲錫凸塊）， 以迴焊（ref 10W )之方式使該些導電凸塊呈半球狀，因 此，該半導體裝置之焊墊係具有重分佈結構，位於主動面 周邊之焊墊可經由導電材及導電線路電性導通至導電凸 塊，藉此使導電凸塊可呈格狀陣列，當該晶圓級晶片尺寸 ^結構表面接合至一外部電路板時，晶片與電路板間因 …、膨脹係數不匹配，會使接合界面產生熱應力（thermai stress ),而呈半球狀之銲錫凸塊並不具有彈性，無法 效吸收熱應力，導致易於損毀。 【發明目的及概要】 ^ 本發明之主要目的在於提供一種晶圓級晶片尺寸封裝 、=構，其係在-晶片之一表面形成複數個針狀電極，以； 為外部I /0端點，而每一針狀電極係包含一條狀金 :條狀支樓層，其中條狀支樓層係對該些條狀金屬層曰提供 =好之彈性支撑’使晶圓級晶片尺寸封裝結構能以該歧 =狀電極彈性接合至-外部電路板，並有效吸 ^ 產生之熱應力。 本發明之次一目的在於提供一種晶圓級晶片尺寸封敦 7之製造方法，其係先在晶圓表面形成犧牲光阻，再形 成—厚光阻層，將該厚光阻層圖案化，以在犧 =形成有支撐條，並形成覆蓋於支樓層之金屬層，再念 除犧牲光阻，因此，可在一 a圓μ__w^ —

556291 五、發明說明（3) 針狀電㉟’以供晶圓級晶片尺寸封裝結構外部彈性 依本發明之晶圓級晶片尺寸封 技4人> 另及複數個針狀電極，該此針: 係已3有一晶 表面，該晶片之表面係形： = =㈣J片之- 係具有-條狀金屬層及一條狀支撐層：十：= 狀支撐層係形成於對應之條狀金屬層面而該些條 該些條狀金屬層。 θ之側表面，以支撐 依本發明之晶圓級晶片尺寸 步驟係包含有：a)提供一 Β圓 衣、，°構之製造方法，其 片，且哕日m古Γ日日圓，戎晶圓係包含有複數個晶 成複數個犧牲光阻於該晶圓之=成塾…形 盍該些焊# ’且每一犧牲光阻係呈有二：3牲先阻係不覆 :光阻層於該晶圓之表面並覆蓋 ：：3成- 支撐層，其係形成於該些犧牲光案化，以形成複數個 個金屬層，該些金屬層係社人支撐面；e)形成複數 樓層；及f)移除該些犧牲二於2 =並覆蓋對應之支 屬層。 使違些支撐層支撐該些金 【發明詳細說明】 請參閱所附圖式，本發明將列 aa 依本發明之—具體實 /下之貫施例說明： 片尺寸封裝結構10係包含有_曰^所+不，一晶圓級 曰曰片11及複數個針狀電極 556291 五、發明說明（4) 1 2 ’該些針狀電極i 2係形成於晶片J J之表面J J1，該晶片 11之表面111具有複數個焊墊112 (bonding pads)，在本 貫^例中’該些焊塾11 2係已藉由被防護層（p a s s丨v a t丨〇 n layer )(圖未繪出）覆蓋之重分佈線路 (Redistribution traces )(圖未繪出）之連接而呈格 狀陣列排列形成於該表面1 1 1 (即主動面），而每一針狀 電極12係具有一金屬層丨21及一支撐層丨22，其中該些金屬 層1 2 1與該些支撐層丨2 2係呈條狀，金屬層1 2 1係為鎳、 金、銀、銅或鈀等金屬，其一端係結合於對應之焊墊 1 1 2 ’並延伸至支撐層丨2 2，而該些支撐層丨2 2係形成於對 應之金屬層121之一側表面123，以對該些金屬層121提供 良好之支撐’該些支撐層122係為聚亞醢胺（polyimide )、笨環丁稀（benezo cyclobutene)，或是厚光阻 (thick photoresist )，在本實施例中，支撐層122係為 負性厚光阻，其厚度係介於25〜25〇 ，較佳地，該些支 撐層1 22之一端部1 24係結合於該晶片11之表面111之非電 極部（未形成有焊墊丨丨2之部位），使支撐層1 2 2能較穩固 地結合於該表面1 11。 而關於本發明之晶圓級晶片尺寸封裝結構1 0之製造方 法係詳述如下： 首先，如第1圖所示，提供一晶圓1，在本實施例中， 該晶圓1係用以製作記憶體、微處裡器或微控制器…等， 其係包含有複數個晶片11，每一晶片i j之表面i n係形成 有複數個焊塾112，如鋁墊（A1 pad )或銅墊（Cu pad )

第9頁 556291 五、發明說明（5) ' 等等’在本實施例中，該些焊墊丨丨2係呈格狀陣列排列， 在另 實施例中’晶片11之焊墊11 2係呈中央或周邊排 列’該表面111可另形成有連接焊墊112之重分佈線路及防 護層（圖未繪出），較佳地，在焊墊1 1 2上形成有金屬結 合層（圖未繪出），如鎳、金、銀、銅或鈀等等，以供結 合針狀電極1 2之金屬層1 2 1，並以網—版印刷（s c r e e n Printing)或微影成像技術（ph〇t〇Hth〇graphy，係包含 有曝光、顯影等工程）等方式在晶圓1之表面形成有複數 個犧牲光阻20 (sacrificial photoresist)，該些犧牲 光阻2 0係不覆蓋晶片丨丨之該些焊墊丨丨2，且具有一支撑面 21 ’較佳地，該支撐面21係與晶片η之表面Πι係呈非垂 直關係’如為斜面或曲面，以利於針狀電極1 2之形成，並 使其具有較佳之彈性。 之後’如第2圖所示，以印刷（p r i n t i n g )或喷塗 (spray coating)等方式在晶圓1之表面上形成一厚光阻 層30 ’該厚光阻層30亦覆蓋該些晶片丨丨之表面lu，在本 貫^例中’厚光阻層3 〇之材料係選用μ i c r 〇 C h e m公司之產 品’產品型號係為SU-8 20 0 0，該厚光阻層30之厚度係介 於25〜2 50 (習知光阻厚度係介於〇· 5〜1() )，其係為 一種負性光阻（negative photoresist)，且包含有高介 電係數之高分子聚合物（如聚亞醯胺、苯環丁烯或其它） 與光感性物質。 再如第3圖所示，經由微影成像技術，將該厚光阻層 3 0圖案化，以形成複數個彈性支撐層丨2 2，其係覆蓋於對

第10頁 556291 五、發明說明（6) 應之犧牲光阻20之支撐面21，較佳地，該支撐層122之一 端部1 24係結合於晶片π之表面1 1 1之非電極部。 然後，如第4圖所示，以電鍍（plating )、蒸鍍 (evaporation)、滅鍵（sputtering)或餘刻（etching )等方式形成複數個金屬層丨2 1，該些金屬層丨2 1係結合於 晶片11之焊墊112，並覆蓋該些支撐層122，且該些金屬層 121係呈斜向延伸，最後，再移除該些犧牲光阻2〇，以形 成複數個針狀電極12 (如第5圖所示），而該些支撐層122 係支撐對應之金屬層1 2 1。 紅Jc 因此，藉由犧牲光阻20之支撐面21 (如斜面或曲面） 即可輕易形成斜向或彎曲延伸之針狀電極丨2，且由厚光阻 層30所形成之支撐層122亦能支撐於金屬層121之一側表面 3此外在形成針狀電極1 2之步驟中，該犧牲光阻2 〇 2可以聚亞醯胺或苯環丁烯等具彈性之高分子聚合物取 1: a ::過形成厚光阻層3 〇之步驟，直接以電鍍等方式形 = =121，之後再部份姓刻聚亞醯胺或篆環丁稀，以 7成支撐層，並對該些金屬層121提供良好的彈性支撐。 ^如第5圖所示，在完成封褒製程及測試之後，係以 ^八（wafer saw)切割晶圓丨，使其成為單一 日^曰^^曰⑷之晶圓級晶片尺寸封裝結構^而本發 1 2Λ :片尺寸封裝結構1 〇係具有複數個針狀電極 ,(I/〇 terminal) 接"if 之側表面123係形成有-支撐層122，以 弹I*支撐使忒些針狀電極1 2具有較佳之彈 五、發明說明（7) 性，當該晶圓級晶片尺、 〜—----- 表面接合至一外却φ 寸封液結構1 〇葬由今此石丄 丨電路桐Β主 母u精由5亥些針狀電極1 2 電極12係具有高密度，该些Κ格狀陣列排列之針狀 性镍合，以有效吸收人=坆點，且針狀電極1 2係提供彈 之熱應力，防止曰Η ^ "界面因熱膨脹係數不匹配所產生 (warp)等問題日。日1發生變形（def〇rmati〇n)或翹曲 者A 1本^明之保護範圍當視後附之申請專利範圍所界定 範圍：所1Γ:ΞΓ峨藝㈠不脫離本發明之料 圍。 之任何變化與修改，均屬於本發明之保護範 556291 圖式簡單說明 【圖式說明】 第1圖：依本發明，形成犧牲光阻之晶圓截面圖； 第2圖··依本發明，形成厚光阻層之晶圓截面圖； 第3圖：依本發明，形成支撐層之晶圓截面圖； 第4圖：依本發明，形成金屬層之晶圓截面圖；及 第5圖：依本發明，一晶圓級晶片尺寸封裝結構之截面 圖。 【圖號說明】 1 晶圓 10 晶圓級晶片 尺寸封裝結構 11 晶片 111 表面 112 焊墊 12 針狀電極 121 拿屬層 122 支撐層 123 側表面 124 端部 20 犧牲光阻 21 支撐面 30 厚光阻層

Claims (1)

1. 556291

   【申請專利範圍】 、一種晶圓級晶片尺寸封 一晶片，該晶片之一表 複數個針狀電極，每一 層及一條狀支撐層，其中 之焊墊，並延伸至條狀支 成於對應之條狀金屬層之 屬層。 裝結構，係包含有： 面係形成有複數個焊墊；及 針狀電極係包含有一條狀金屬 該些條狀金屬層係結合於對應 撐層’而該些條狀支撐層係形 一側表面，以支撐該些條狀金

   2、 如申請專利範圍第丨項所述之晶圓級晶片尺寸封裝結 構，其中該些條狀支撐層之一端部係結合於該晶片 ^ 之非電極部。 3、 如申請專利範圍第1項所述之晶圓級晶片尺寸封裝知 構’其中該些條狀支撐層係為厚光阻（thick ° photoresist)。 4、 如申請專利範圍第1項所述之晶圓級晶片尺寸封裂結 構，其中該些條狀支撐層係為聚亞醯胺（poly imide ) 或苯環丁稀（benezo cyclobutene)。 5、 如申請專利範圍第1項所述之晶圓級晶片尺寸封裴結 構，其中該些條狀金屬層係為鎳、金、銀、銅或鈀。

   6、 如申請專利範圍第1項所述之晶圓級晶片尺寸封裝結 構，其中該晶片之該些焊墊係呈格狀陣列排列。 7、 一種晶圓級晶片尺寸封裝結構之製造方法，其步驟係 包含有： a)提供一晶圓，該晶圓係包含有複數個晶片’且該晶

   第14頁 556291 六、申請專利範圍 . 圓具有一表面，其係形成有複數個焊塾； b)形成複數個犧牲光阻於該晶圓之表 b犧 阻係不覆蓋該些焊墊，且每一犧牲光阻:、具有二：；先‘ 面； C)形成一厚光阻層於該晶圓之表面並覆蓋該些犧牲光 阻； d) 將該厚光阻層圖案化，以形成複數個支撐層，其係 形成於該些犧牲光阻之支撐面； ' e) 形成複數個金屬層，該些金屬層係結合於該些焊墊 並覆蓋對應之支撐層；及 f )移除該些犧牲光阻，使該些支撐層係支撐該些金屬<_ 層。 8、 如申請專利範圍第7項所述之晶圓級晶片尺寸封裝結_ 構之製造方法，其中在將該厚光阻層圖案化之（d)步 丄^ 驟中，該些支撐層之一端部係結合於該些晶片表面之非 電極部。 9、 如申請專利範圍第7項所述之晶圓級晶片尺寸封裝結 構之製造方法，其中形成該些犧牲光阻之方式係為網版 印刷（screen printing)或微影成像技術 (photolithography) ° 〇 1〇、如申請專利範圍第7項所述之晶圓級晶片尺寸封裝 結構之製造方法，其中形成厚光阻層之方式係為印刷 (printing)或喷塗（Spray c〇ating)。 11、如申請專利範圍第7項所述之晶圓級晶片尺寸封裝 -

   第15頁 556291 六、申請專利範圍結構之製造方法，其中形成該些金屬層之方式係為電 鍍（Plating)、蒸鍵（evaporation)、錢鍍 (sputtering)或敍刻（etching)。 1 2、如申請專利範圍第7項所述之晶圓級晶片尺寸封裝 結構之製造方法，其中在提供一晶圓之（a )步驟中， 違些焊塾係里格狀陣列排列。 1 3、如申請專利範圍第7項所述之晶圓級晶片尺寸封裂 結構之製造方法，其中在移除該些犧牲光阻（f )步驟 後，另包含切割該晶圓之步驟，使其成 Λ 級晶片尺寸封I結構。 早離圓 _ a IIM 第16頁