TW556227B - Steering gate and bit line segmentation in non-volatile memories - Google Patents

Description

556227 A7 B7 五、發明説明（） 發明背景： 本發明係大致有關記憶單元陣列，尤係有關區分該陣 列內的長導電線路竟以區段的方式操作該陣列之技術。雖 然本發明可應用於各種類型的記憶單元陣列，但是在本文 的說明中，係在非揮發性記憶體中實施本發明，尤其係在 一種快閃電氣可抹除可程式唯讀記憶體（Flash Electrically Erasable Programmable Read Only Memory;簡稱 Flash EEPROM )中實施本發明。 係以一種長方形的圖案配置一種陣列類型的記憶單元 ，其中係將適當的電壓施加到跨越在所需記憶單元上的兩 垂直導體，而可定址到個別的記憶單元。這些導體通常是 沿著一列記憶單元而延伸的一字線、及沿著一行記憶單元 而延伸的一位元線。本文將要說明的第一類型的快閃 EEPROM架構使用若干記憶單元，這些記憶單元個別地包含 在相鄰的源極及汲極擴散區之間串聯的一浮接閘極記憶體 電晶體及一選擇電晶體。該源極及汲極擴散區係連接到相 鄰的位元線。每一字線係連接到記憶體電晶體的控制閘極 、以及沿著一列的該等記憶單元的選擇電晶體之閘極。美 國專利5， 095， 344、 5， 343, 063、 5， 579， 259、及5， 661， 053中述及此類 記憶單元的結構實例、及使用這些結構的記憶體陣列之架 構，本發明特此引用該等專利之全文以供參照。在這些例 子中，係將電子自通道注入一記憶單元的浮接閘極，而燒 錄該記憶單元，並將電子自該浮接閘極移出到一獨立的抹 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -4- 556227 經濟部智慧財產局員工消費合作社印製 A7 B7_五、發明説明（i 除閘極，而抹除該記憶單元。 爲了可對讀取及燒錄功能有更佳的控制，第二類的此 種形式之記憶體係在電氣上使每一記憶單元的控制閘極與 選擇電晶體閘極隔離，並將該等控制閘極連接到沿著記憶 單元的行而分佈的添加之操控閘極線。在此種形式的記憶 體中，字線只連接到選擇電晶體的閘極。在諸如美國專利 5，3 1 3，4 2 1中述及了此種第二類型的記憶單元， 本發明特此引用該專利之全文以供參照。係抹除浮接閘極 至字線。 爲了增加陣列中浮接閘極的密度，第三類型的記憶單 元包含兩個浮接閘極電晶體、及在該等兩個浮接閘極電晶 體間之一單一選擇電晶體，且這三個電晶體的位置係在相 鄰的源極與汲極擴散區之間。操控閘極線沿著行方向而延 伸到各浮接閘極，且各字線係連接到沿著該等列的各記憶 單元之選擇電晶體閘極。美國專利5，7 1 2，1 9 0 ( 尤其是該專利的圖9A至10C)、6，103，573 、及6， 151， 248、以及於2000年9月22日 提出申請的待審專利申請案0 9 / 6 6 7，3 4 4述及此 種類型的記憶單元，且本發明特此引用該等專利及專利申 請案之全文以供參照。 爲了改善大型記憶體陣列的效能，通常係沿著行的方 向將上述的其中一類型之一陣列區分成較小的部分或子陣 列。美國專利5，315，5 4 1將上述第一類型的一記 憶、體陣列之該等位元線分成在電氣上是局部化的若干區段 i紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） ~~' (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 線· 556227 A 7 B7 五、發明説明（含 。可經由區段選擇電晶體將每一區段的位元線連接到整體 性位元線。上述專利5，712, 1 8 0的圖1 0 C及其 附文說明了上述類型的記憶體之一種區分法，其中係將行 的延伸位元線及操控閘極分成若干相同的區段。區分一記 憶體的一主要動機是降低其電壓需要迅速變更的一線路之 電阻値及電容値。由於已將陣列作成較大且較密集，而且 由於工作速度已增加，所以此種需求也增加了。 發明槪述： 根據本發明的一方面，諸如前文所述第二類型或第三 類型的一記憶體陣列係沿著一行方向區分了其操控閘極線 及位元線，但是係將該等操控閘極線分成較位元線長的若 干區段。因此，較多列的記憶單元係包含在一操控閘極線 區段中，而較少列的記憶單元係包含在一位元線區段中。 執行此種方式的理由係在於平衡短線區段之優點與區段選 擇電晶體所耗用的較大電路面積及其他晶片資源之缺點， 其中需要一個此種電晶體將每一線區段連接到一整體性之 該線。因爲施加到操控閘極的電壓高於施加到位元線的電 壓，所以一般而言，該等操控閘極線區段的選擇電晶體之 電路面積較大，而可使位元線區段的選擇電晶體之電路面 積較小。因此，於區分操控鬧極線及位兀線時，優點與缺 點的平衡方式是不同的。因此，係將位元線分成較操控閘 極線短的區段。 根據本發明的另一方面，諸如前文所述第二類型或第 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇'乂 297公釐） .裝-- (請先閱讀背面之注意事項再填寫本頁) 、11 線 經濟部智慧財產局員工消費合作社印製 -6- 556227 A 7 B7 五、發明説明（4 三類型的一記憶體陣列亦將其操控閘極線分成若干區段， 但是並不利用選擇電晶體將每一區段的該等線連接到個別 的整體線，其中係將每一區段的每隔N個的操控閘極連接 在一起，且係將每一區段的所得到一 N個數目的在電氣上 隔離之整體性操控閘極線直接連接到操控閘極解碼器。該 數目N取決於特定的記憶體，且通常取決於可在一列中同 時燒錄的各浮接閘極儲存元件相互接近的程度，而且此種 接近的程度必須不會干擾到該列中目前並未被燒錄的記憶 單元上之電荷。N二4是一個例子。在此種方式下，無須 用到較大的操控區段選擇電晶體。該操控閘極解碼器直接 驅動正確的閘極線區段，而不會增加該操控閘極解碼器的 複雜性。可將該等位元線區分成具有與操控閘極相同的區 段長度，或者也可以有不同的長度。下文對本發明實施例 的說明中包含了本發明的其他方面、特徵、及優點，且應 配合各附圖而一起參閱該說明。 圖式簡述： 圖1是一快閃EEPROM系統之方塊圖，其中可將本發 明的各種方面實施爲一實例； 圖2不出已根據一第一實例而區分的圖1所不之記憶 體陣列； 圖3示出在“發明背景”中所述的第二類型的記憶單 元陣列的一部分之電路，且係將該電路用於圖2及6所示 之區段； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------裝-- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製

556227 A7 B7 五、發明説明（b 圖4示出在“發明背景”中所述的第三類型的記憶單 元陣列的一部分之電路，且係將該電路用於圖2及6所示 之區段； 圖5示出當在圖2所示之區段時燒錄圖3或4所示記 憶單元的一種方面； 圖6示出已根據一第二實例而區分的圖1所示之記憶 體陣列；以及 圖7示出當在圖6所示之區段時燒錄圖3或4所示記 憶單元的一種方面。 主要元件對照表 11 記憶單元陣列 13，19，21 驅動電路 15,17,23,35,41,111 線路 22, 25, 匯流排 2 7 記憶體控制器 51 ,52，53，96，51’，52’，53’ 區段 6 1 - 6 4, 67-70, 73-76, 1 0 7 - 110 切換電晶體 77, 78, 79 閘極線 83,8 4,85,86,87,88 ，組 91,92,93,9 4,95,96 位元線區段 55-58 整體性操控閘極線 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 經濟部智慧財產局員工消費合作社印製 -8- 556227 A7 B7 五、發明説明（❺ 101， 102， 103， 104 整體性位元線 115, 127 記憶單元 (請先閲讀背面之注意事項再填寫本頁) 1 1 6, 1 2 8, 1 2 9 浮接閘極 117, 130, 131 操控閘極 118,151 操控閘極線 119 閘極 120,133 字線 121, 122, 13 4, 135 源極及汲極區 123, 124, 136, 137 位元線 132 選擇電晶體閘極 13 8， 13 9 內部線 14 0， 14 1 外部操控閘極線 2 1’ 操控閘極解碼器 19’ 操控閘極解碼器 153 整體性線 實施例之說明’· 經濟部智慧財產局員工消費合作社印製 可採用本發明的各方面之一例示記憶體系統係大致示 於圖1之方塊圖。係將大量個別可定址的記憶單元（1 1 )配置在由若干列及若干行組成的一整齊陣列中，但是記 ，憶單元的其他實體配置當然也是可行的。沿著記憶單元陣 列（1 1 )的行而延伸之位元線（在本文中之名稱）係經 由線路（1 5 )而在電氣上連接到一位元線解碼器及驅動 電路（1 3 )。沿著記憶單元陣列（1 1 )的列而延伸之 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 556227 A7 B7 五、發明説明（） 字線（在本文中之名稱）係經由線路（1 7 )而在電氣上 連接到一字線解碼器及驅動電路（1 9 )。沿著陣列（ 1 1 )中記憶單元的行而延伸的操控閘極係經由線路（ 2 3 )而在電氣上連接到一操控閘極解碼器及驅動電路（ 2 1 )。每一解碼器（1 3 )、 （ 1 9 )、及（2 1 )經 由一匯流排（2 5 )自一記憶體控制器（2 7 )接收記憶 單元位址。該等解碼器及驅動電路亦係經由各別的控制及 狀態信號線路（2 9 )、 （ 3 1 )、及（3 3 )而連接到 控制器（2 7 )。係經由一連接解碼器及驅動電路（1 3 )及（2 1 )的匯流排（2 2 )而協調施加到該等操控閘 極及位元線之電壓。 可經由線路（3 5 )而將該控制器（2 7 )連接到一 主裝置（圖中未示出）。該主裝置可以是一個人電腦、筆 記本型電腦、數位相機、音訊播放器、以及各種其他手持 電子裝置等的裝置。通常係以根據諸如PCMCIA、 CompactFlash 協會、MMCJ 協會、及 Security Digital ( S D )卡協會等數種現有的實體及電氣標準中之一種標準 的一卡來實施圖1所示之記憶體系統。當在一種卡格式時 ，線路（3 5 )終止在該卡上的一連接器，而該連接器係 連接到該主裝置的一互補連接器。許多卡的電氣介面遵循 A 丁 A標準，其中該記憶體系統對該主裝置就好比是一磁 碟機。也存在有其他的記憶體卡介面標準。在該卡格式的 替代方式中，係將圖1朔的此類記憶體系統嵌入該主裝置 中〇 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 經濟部智慧財產局員工消費合作社印製 -10- 556227 A7 __ B7 五、發明説明（会 當根據各別控制及狀態線路（2 9 )、 （ 3 1 )、及 (請先閱讀背面之注意事項再填寫本頁) (3 3 )中的控制信號而經由匯流排（2 5 )定址時，解 碼器及驅動電路（1 3 )、 （ 1 9 )、及（2 1 )在陣列 (1 1 )的其各別線路中產生適當的電壓，以便執行燒錄 、讀取、及抹除功能。電路（1 3 )內的複數個感測放大 器接收用來指示陣列（1 1 )內被定址的記憶單元的狀態 之電流或電壓位準，並在一讀取作業期間經由線路（4 1 )而將與這些狀態有關的資訊連同或有的電路（2 1 )之 操控閘極驅動位準提供給控制器（2 7 )。最好是使用大 量的感測放大器，以便能夠平行讀取大量記憶單元的狀態 。在讀取及燒錄作業期間，通常係經由電路（1 9 )，而 在一單一陣列或內一次定址到一列的記憶單元，以便存取 電路（1 3 )及（2 1 )所選擇的該被定址列中之若干記 憶單元。在一抹除作業期間，通常係將許多列中的每一列 中之所有記憶單元一起定址爲一區塊，以便執行同時的抹 除。然而，存在有該結構及作業的許多變形。 經濟部智慧財產局員工消費合作社印製 請參閱圖2，圖中示出根據一第一實施例的記憶單元 陣列（1 1 )之一結構。係將整個陣列的至少一部分分成 複數個區段（51)、 （52)、 （53)等，該等區段 之操控閘極可分別自解碼器（2 1 )經由各別組的切換電 晶體（61 — 6 4)等、（67-70)等、及（76-7 6 )等而連接到整體性操控閘極線（5 5 - 5 8 )等。 爲了圖式的簡化，圖中只示出每一區段（51)、 （52 )、（5 3 )的四條操控閘極線，但是根據每一列中記憶 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） - 11 - 556227 A7 B7 五、發明説明（令 ~" (請先閱讀背面之注意事項再填寫本頁) 單元的類型及數目，數百條或數千調的此種線是更典型的 。每一這些組的切換電晶體之閘極係被連接在一起，且係 經由各別的線路C 7 7 )、 （78)、 （ 7 9 )而連接到 圖2所示之一解碼器，而爲了便於解說，係連接到解碼器 (2 1 )。在替代實施例中，爲了更有效率地配置本系統 ，可將閘極線（7 7 )、 （78)、 （ 7 9 )等連接到專 用於該用途的解碼器（1 9 )之一部分。藉由將適當的電 壓施加到閘極線（7 7 )、 （78)、 （ 7 9 )等，一次 只將一個區段的操控閘極連接到整體性操控閘極線（5 5 - 5 8 )。此種方式與不作區分的完整陣列相比時，將連 接到解碼器輸出端的操控閘極線的長度限制於操控線區段 ，因而減少了操控閘極電壓驅動器所驅動的該等線之電阻 値及電容値。當一特定的區段包含將要以來自主裝置的資 料或將要讀到主裝置的資料來燒錄之記憶單元時，即選擇 該區段。解碼器（1 9 )及（1 3 )將適當的電壓施加到 字線及位元線，而進一步定址到所選擇區段內的各記憶單 元。 經濟部智慧財產局員工消費合作社印製 圖2所示的每一區段（51)、 （52)、 (53) 包含八列的記憶單元，這仍然是爲了簡化圖式，這是因爲 64、 128、 256、或更多列是每一區段中更典型的 列數。陣列區段C 5 1 )內四條字線的每一字線之兩組（ 8 3 )及（8 4 )係連接到解碼器（1 9 )。同樣地，兩 組（8 5 )及C 8 6 )是區段（5 2 )的一部分，而組（ 8 7 )及（8 8 )是區段（5 3 )的一部分。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12- 556227 A7 B7 五、發明説明（）〇 通常也需要爲了相同的理由而區分陣列（1 1 )的位 元線。但是每一位元線區段內包含的列數並不需要與每一 操控閘極線區段中之數目相同。因此，爲了顧及圖式的淸 晰，係將圖2所示例子的一位元線區段示於該圖的右方。 圖中示出兩個位元線區段係在每一操控閘極線區段之內， 而在該簡化的例子中，每一位元線區段具有四列的記憶單 元。陣列位元線區段（9 1 )及（9 2 )是操控閘極線區 段（5 1 )的一部分，位元線區段（9 3 )及（9 4 )是 操控閘極線區段（5 2 )的一部分，且位元線區段（9 5 )及（9 6 )是在操控閘極線區段（5 3 )之內。視若干 因素而定，該陣列的每一操控閘極線區段內的確可能有兩 個以上的位元線區段，例如有四個位元線區段。甚至可能 會有比操控閘極線區段少的位元線區段，其中每一位元線 區段包含兩個或更多個操控閘極線區段，但是較不可能具 有實用性，這是因爲作爲敏感的寫入/感測節點的位元線 比強制的操控線更爲受益於較少的區分寄生現象。 圖2所示之每一位元線區段係經由各別的切換電晶體 而連接到自解碼器（1 3 )發出的整體性位元線（1 0 1 )、（102)、 （103)、 （104)等。雖然爲了 簡化說明而只示出四條位元線，但是實際上是使用了比四 條位元線多許多的位元線，其數目可以是數百條甚至是數 千條。沿著該陣列的該等列之每一記憶單元經常有一條位 元線。當各閘極經由一線路（1 1 1 )至解碼器（1 3 ) 的共用連線將該等閘極驅動到適當的電壓時，切換電晶體 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -裝-- (請先閱讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局Μ工消費合作社印製 -13- 556227 A7 B7_ 五、發明説明（ ( 1 0 7 ). ( 1 0 8 )、 （108)、 （ 1 1 〇 )等將 (請先閲讀背面之注意事項再填寫本頁) 區段（9 6 )的當地位元線連接到整體性位元線（1 〇 1 )、( 1 0 2 ), ( 1 0 3 )、 (1〇4)。如圖 2 所示 ，每一其他的位元線區段（9 1 )、 （92)、 （93) 、（9 4 )、及（9 5 )設有一類似的切換電晶體電路。 解碼器（1 3 )通常將適當的電壓施加到各別組的切換電 晶體之閘極線，而一次只將一個位元線區段連接到整體性 位元線。 經濟部智慧財產局員工消費合作社印製 選擇不同的操控閘極線及位元線區段大小的一個理由 是因爲操控閘極及位元線的區段電晶體需要有不同的尺寸 。這是因爲操控閘極及位元線通常在該記憶體系統作業期 間接收不同的最大電壓位準。例如，所述及的這類快閃 EEPROM陣列中之操控閘極於燒錄時可能需要高達1 2伏的 電壓，而源極及汲極擴散區於燒錄期間可能需要將其相關 聯的位元線電壓上升到六伏，而在讀取期間可能需要一伏 的電壓。因此，操控閘極線的個別切換電晶體之尺寸通常 必須大於連接到位元線的切換電晶體之尺寸。因許多區段 造成的較短線而提供了效能上的優點，但是必須用於較多 數目的區段的相關聯切換電晶體的較大積體電路晶片面積 又增加了成本，係在以上兩者之間取捨而設計出該記憶體 系統。當該面積較大時，通常採用較少的區段。在所述及 的技術中，係以與操控閘極線及位元線無關的方式，進行 上述之折衷。由於在所述的記憶體例子中，操控閘極區段 所需耗用的晶片面積大於位兀線區段，所以可能有較多的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14 - 556227 A7 _B7 五、發明説明（）2 位元線區段，因而有比操控閘極線區段較短的位元線長度 〇 圖3及4是陣列（1 1 )中可採用的兩個具有替代性 但相關的記憶單元陣列電路之電路圖，且因而任一記憶單 元陣列電路可出現於圖2所示的陣列區段中。圖3及4所 標示的字線、操控閘極線、及位元線是離開圖2所示該等 線區段方塊的那些線，圖3示出一陣列的分割通道記憶單 元之一實例，而每一記憶單元具有一單一的浮接閘極電晶 體及一選擇聞極電晶體。圖4示出一陣列的記憶單元之一 實例，而各記憶單元包含由一選擇電晶體隔離的兩個浮接 閘極電晶體。這些類型的陣列之進一步細節係述於前文“ 發明背景”部分中針對第二及第三類型的快閃EEPROM陣 列而引述之專利。 簡而言之，請參閱圖3，圖示之一單一記憶單元（ 1 1 5 )具有一記憶體電晶體，該記憶體電晶體具有一浮 接閘極（1 1 6 )、及連接到一操控閘極線（1 1 8 )之 一操控閘極（1 1 7 )。一選擇電晶體包含一連接到一字 線（1 2 0 )之閘極（1 1 9 )。係分別在連接到位元線 (1 2 3 )及（1 2 4 )的相鄰源極及汲極區（1 2 1 ) 與（1 2 2 )之間形成這兩個電晶體。該字線上的一適當 電壓在該等相鄰的位元線（1 2 3 )與（1 2 4 )之間連 接記憶單兀（1 1 5 )，以便燒錄或讀取該記憶單元（ 1 1 5 ) ° 現在將爹閱圖4而簡要說明一*單一*的記憶單兀（ i紙張尺度適用中國國家標準（CNS ) A4規格（]丨0X：Z97公釐） (請先閱讀背面之注意事項再填寫本頁) .裝· 、11 經濟部智慧財產局員工消費合作社印製 -15- 556227 A7 B7 五、發明説明（）3 12 7)。兩個記憶體電晶體具有各別的浮接閘極（ (請先閲讀背面之注意事項再填寫本頁) 1 2 8 )及（1 2 9 )、以及各別的操控閘極（1 3 0 ) 及（1 3 1 )。介於兩者之間的一選擇電晶體具有一連接 到一字線（1 3 3 )之選擇電晶體閘極（1 3 2 )。係在 相鄰的源極及汲極區（1 3 4 )與（1 3 5 )之間形成該 等記憶單元電晶體，而源極及汲極區（1 3 4 )及（ 1 3 5 )係連接到各別的位元線（1 3 6 )及（1 3 7 ) 。該等操控閘極係連接到各別的內部線（1 3 8 )及（ 1 3 9 )。但是並非將每一這些內部線連接到該操控閘極 解碼器，而是來自各相鄰記憶單元的相鄰線係如圖所示而 在電氣上連接在一起，以便提供連接到該操控閘極解碼器 的外部操控閘極線（1 4 0 )及（1 4 1 )。此種方式減 少了該解碼器的複雜性，又不會限制該陣列的作業。事實 上，在一種形式的陣列中，可利用跨越相鄰記憶單元的兩 個操控閘極的一單一片材料形成該等兩條相鄰的操控閘極 線。 經濟部智慧財產局員工消費合作社印製 圖5之圖形示出在參照圖2所述而實施時的一種燒錄 圖3或4所示記憶體陣列之方式。施加到一特定操控閘極 線的電壓狀況係取決於將要儲存在用來連接該操控閘極線 的一被定址列的一記憶單元中儲存之資料。圖5提供一個 四狀態的記憶單元之不同狀況的一指示，而示出了這四個 狀態的相對起始電壓之一實例。因爲可以與連接到正在燒 錄的列的其他記憶單元之其他操控閘極線無關之方式控制 每一操控閘極線之電壓，所以係根據連接到該操控線的記 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -16- 556227 A7 B7 五、發明説明（）4 憶單元要被燒錄成的最終狀態而控制每一操控閘極線的電 壓位準。圖5中示出四個狀態〇 - 3，但是亦可提供較少 或較多的狀態，且係將兩個以上的狀態稱爲“多狀態”。 現在可參照圖6而解說本發明的一第二實施例，其中 一操控閘極解碼器（2 1 ’ ）及一選擇閘極解碼器（ 19’ ）具有與圖1及2所示各別解碼器（2 1 )及（ 1 9 )相同的功能，但是因爲該等解碼器連接到記憶單元 陣列方式的不同而稍有差異。仍然區分該陣列的該等操控 閘極線，利用圖3或4所示之任一陣列電路類型，而形成 大致相同於圖2所示區段（5 1 )、 （52)、 (53) 之區段（5 1 ’ ) (52’ ) (53’ ）。不同處係在於 該等區段的操控閘極線連接到解碼器（2 1 ’ ）之方式。 並非如同圖2所示系統的情形而提供將該等外部操控 閘極線連接到一組整體性線，而是係將該等外部操控閘極 線自個別區段直接連接到圖6中之操控閘極解碼器（ 2 1’ ），因而不需要圖2所示之切換電晶體。但是將每 一外部操控閘極線自所有的區段連接到該解碼器（2 1 ’ )時，將需要一個大報不切實際的解碼器。因此，諸如來 自區段（5 1 ’ ）的若干條線（1 5 1 )等的每一區段之 外部操控閘極線係連接在一起，以便形成被連接到操控閘 極解碼器（2 1 ’ ）的較少數目的整體性線（1 5 3 )。 在該特定實例中，係將每隔四條的操控閘極線（1 5 1 ) 連接到一共用的線C 1 5 3 )。因此，該等區段存在有多 少個行無關緊要，也因而有多少條操控閘極線也無關緊要 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） •裝-- (請先閱讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局員工消費合作社印製 -17- 556227 A7 ____B7_ 五、發明説明（）5 ，這是因爲整體性操控閘極線的數目保持不變。更一般性 而言，當有N條線（1 5 3 )係連接到解碼器（2 1，) 時，跨越該陣列的該等列的每隔N條操控閘極線（1 5丄 )係連接到一共用的線（1 5 3 )。來自每一區段（ 5 1’ ) (52’ ) (53，）等的操控閘極線係以相同 的方式連接到解碼器（2 1 ’ ）。 當以平行方式對沿著一列被存取的記憶單元而間隔開 的若干浮接閘極儲存元件執行的燒錄及讀取功能將共同的 電壓條件施加到所有該等間隔開的記憶單元之操控閘極時 ，有可能減少該等線的數目。通常需要儘量減少配合一特 定記憶體陣列而使用的整體性操控線之數目N。該最小的 N係取決於沿著該等列上可針對燒錄或讀取作業而同時存 取的記憶單元之最小間隔。例如，通常可平行存取圖3所 示陣列中的每隔四個浮接閘極，因而此種方式採取四次此 種存取，而每一次存取係針對沿著該列的一不同組的每隔 四個浮接閘極，以便對一整列或一列的連續區段執行資料 燒錄或讀取功能。在該四次存取的每一次存取期間，起動 一不同的線（1 5 3 )(圖6 )。再舉另一個例子，如果 只可同時燒錄或讀取每隔八個浮接閘極，則線（1 5 3 ) 的數目N變成八，且每隔八條的線（1 5 1 )係連接到一 共同的線（1 5 3 )。係將被燒錄或讀取的該等記憶單元 間隔開，而將並未被燒錄或讀取的一個或數個記憶單元置 於其間，作爲一種盡量減少圖案敏感性及（或）干擾的狀 況。這就是會影響到任何特定記憶體配置中可採用的最小 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 - 18- 556227 經濟部智慧財產局員工消費合作社印製 A7 __B7_五、發明説明（）6 N之考慮點。 如果在區段（5 1 ’ ）（ 5 2 ’ ）（ 5 3 ’ ）等中使 用圖4所示之雙浮接閘極記憶單元陣列，而非使用圖3所 示之單一浮接閘極記憶單元，且N仍然爲四，則係以平行 方式連接每隔四個此組對中的一對相鄰之操控閘極。這是 因爲每一外部操控閘極線連接到在相鄰行的記憶單元中的 兩行浮接閘極之上的操控閘極。此種方式可使沿著所選擇 的一列中可同時燒錄的儲存元件（浮接閘極）之間隔成爲 八個中的一個（或四個記憶單元中的一個記憶單元），或 者密集到四個浮接閘極中的一個浮接閘極，這要取決於在 所使用的特定燒錄方法中驅動其他陣列元件之方式。可同 時燒綠三個浮接閘極（N等於三）的一種此類方法係述於 發明人爲Raul-Adrian且同時提出申請的一專利申請案 _/_，_ “Dual Cell Reading and Writing Technique”。本發明特此引用該專利申請案之全文以供參照 〇 根據圖6所示記憶體之一典型作業，於燒錄期間施加 到一個別操控閘極的電壓係取決於要燒錄到該操控閘極的 行中的浮接閘極之資料。用於四種狀態的每一種狀態之一 例示起始燒錄電壓係示於圖7。因爲無法針對圖6所示實 施例的每一操控閘極而以不同的方式設定該電壓，所以係 利用一包含每一種狀態的起始電壓位準之量變曲線來遞增 施加到針對燒錄一組記憶單元而起動的一整體性操控閘極 線（1 5 3 )之電壓。在已燒錄了原先預定要燒錄到諸如 (請先閱讀背面之注意事項再填寫本頁) 裝-

、1T

本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） - 19- 556227 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（）7 片犬態、1的那些記憶單元之後，即使該等記憶單元脫離本程 序，其方式爲改變與該等記憶單元連接的當地位元線上之 電壓。以一位準爲狀態2的操控閘極電壓燒錄該組記憶單 元的其餘記憶單元，然後使燒錄到該狀態的那些記憶單元 脫離本程序，然後以一位準爲狀態3的操控閘極電壓燒錄 該組記憶單元的其餘記憶單元，直到燒錄完該組記憶單元 中的所有記憶單元爲止。 爲了簡化圖示，圖6中並未示出位元線的區分。可以 與圖2所示相同之方式區分該等位元線，其中每一操控閘 極線區段內存在有兩個或更多個位元線區段。然而，因爲 圖6中之每一操控線區段並不需要圖2所示該組較大尺寸 的切換電晶體，所以可減少每一操控線區段內的列數。然 後要在較小區段所得到的更佳效能與可將位址解碼成一較 大數目的整體性操控閘極線的解碼器（2 1 ’）的佔用空 間及複雜性之間作一折衷。如果每一操控線區段內的記憶 單元列之數目小到足以與每一位元線區段所需的數目相同 ，則可使這兩類的區段在每一區段的列數上有相同的大小 。洗以與操控線區段大小無關之方式決定位元線區段之最 佳大小。 雖然已參照本發明之實施例而說明了本發明，但是我 們當了解，本發明在最後的申請專利範圍所記載的完整範 圍內受到保護。 (請先閱讀背面之注意事項再填寫本頁) •裝· 訂

本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20-

Claims (1)

1. 556227 A8 B8 C8 _____ D8 六、申請專利範圍 1 (請先閱讀背面之注意事項再填寫本頁) 1·一種在一配置成若干列及行的非揮發性記憶單元 陣列中執行之方法，該陣列包含沿著與第一類陣列元件接 觸的若干行記憶單元而延伸的一第一組平行導電線、以及 沿著與第二類陣列元件接觸的若干行記憶單元而延伸的一 第二組平行導電線，其中施加到該第二組線的最大電壓高 於施加到該第一組線的最大電壓，該方法包含下列步驟： 操作跨越一第一數目的列而個別延伸的各區段中之該 第一組線； 將該第一組線的該等區段經由一第一尺寸的一選擇電 晶體而個別地連接到一第一組的複數條整體線中之一對應 的整體線； 操作跨越一大於該第一數目的列之第二數目的列而個 別延伸的各區段中之該第二組線；以及 將該第二組線的該等區段經由一不同於該第一尺寸的 第二尺寸的一選擇電晶體而個別地連接到一第二組的複數 條整體線中之一對應的整體線。 經濟部智慧財產局員工消費合作社印製 2 ·如申請專利範圍第1項之方法，其中該第二組線 的該等區段係經由一不同於該第一尺寸的第二尺寸的一選 擇電晶體而個別地連接到一第二組的複數條整體線中之一 對應的整體線。 3 . —種資料記憶體，包含： 配置成若干列及行的一非揮發性記憶單元陣列； 沿著與第一類陣列元件接觸的若干行記憶單元而延伸 的一第一組平行導電線，而該第一組線被分成跨越一第一 ^紙張尺度適用中國國家標準（CNS ) A料見格（210X297公釐) -21 - 556227 A8 B8 C8 D8 穴、申請專利範圍 2 數目的列的記憶單元而個別延伸之若干區段； (請先閱讀背面之注意事項再填寫本頁) 一第一組的整體線； 在該第一組導電線區段的個別導電線區段與該第一組 整體線中的對應整體線之間連接的一第一複數個第一尺寸 之切換電晶體； 沿著與第二類陣列元件接觸的若干行記憶單元而延伸 的一第二組平行導電線，而該第二組線被分成跨越一第二 數目的列的記憶單元而個別延伸之若干區段； 一第二組的整體線；以及 在該第二組導電線區段的個別導電線區段與該第二組 整體線中的對應整體線之間連接的一第二複數個第二尺寸 之切換電晶體，而該第二電晶體之尺寸係大於該第一電晶 體之尺寸。 4 .如申請專利範圍第3項之記憶體，其中： . 該等記憶單元個別包含位置在介於相鄰源極與汲極擴 經濟部智慧財產局員工消費合作社印製 散區間之一通道的一部分之上的至少一個浮接聞極、位置 在該浮接閘極之上的一操控閘極、以及位置在該通道的另 一部分之上的一選擇閘極； 該第一類記憶單元元件包含該等擴散區，其中該第一 組線構成位兀線，以及 該第二類記憶單元元件包含該等操控閘極，其中該第 二組線構成操控閘極線。 5 .如申請專利範圍第4項之記憶體，其中該等陣列 列的記憶單元個別包含一連接到該列中的該等記憶單元的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -22- 556227 A8 B8 C8 D8 六、申請專利範圍 3 該等選擇閘極之字線。 (請先閱讀背面之注意事項再填寫本頁) 6 ·如申請專利範圍第4項之記憶體，其中該等記憶 單元個別正好包含兩個浮接閘極、位置在每一該等浮接閘 極之上的一操控閘極、以及位置介於該等兩個浮接閘極之 間的選擇閘極。 7 ·如申請專利範圍第3項之記憶體，其中在該第二 數目的列中包含一整數倍的該第一數目之列。 8 · —種在一基材上形成之資料記憶體，包含： 沿著一行方向而延長且沿著一列方向而間隔開的複數 條位元線，該行方向與列方向係相互垂直，該等位元線係 連接到在該基材中形成的若干源極及汲極區； 配置成若干列及行的一非揮發性記憶單元陣列，其中 該等記憶單元個別包含若干分別具有一位置係對著若干相 鄰源極及汲極擴散區的一儲存元件之第一及第二記憶體電 晶體、以及介於該第一與第二記憶體電晶體之間的一選擇 遺日日體， 經濟部智慧財產局員工消費合作社印製 沿著一列方向而延長且沿著一行方向而間隔開的複數 條字線，每一字線係連接到一列中的該等記憶單元的該等 選擇電晶體之各閘極； 沿著一行方向而延長且沿著一列方向而間隔開的複數 條操控閘極線，該等操控閘極線係連接到位置係在該等浮 接閘極之上的該等記憶單元之一行操控閘極； 在電氣上將該等操控閘極線分隔成若干區段之裝置， 該等區段個別包含一第一數目的列，用以將每一區段的該 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -23- 556227 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 4 等操控閘極線選擇性地連接到一對應組的整體性操控閘極 線； 在電氣上將該等位元線分隔成若干區段之裝置，該等 區段個別包含一第二數目的列，用以將每一區段的該等位 元線選擇性地連接到一對應組的整體性位元線；以及 其中兩個或更多個位元線區段係存在於一個操控閘極 線區段之內。 9 _如申請專利範圍第8項之記憶體，其中該操控閘 極選擇性連接裝置及該位元線選擇性連接裝置中之每一裝 置包含若干切換電晶體，用以將每一區段連接到一各別組 的該整體性操控線及整體性位元線，且其中該操控閘極選 擇性連接裝置的該等切換電晶體係大於該位元線選擇性連 接裝置的該等切換電晶體，以便處理較高的電壓。 1 0 . —種在一配置成若干列及行的非揮發性記憶單 元陣列中執行之方法，該陣列包含沿著與記憶單元操控閘 極接觸的若干行記憶單元而延伸的一第一組平行導電線、 沿著與記憶單元源極及汲極區接觸的若干行記憶單元而延 伸的一第二組平行導電線、以及沿著與記憶單元選擇電晶 體閘極接觸的若干列記億單元而延伸的一第三組平行導電 線，該方法包含下列步驟： 操作跨越一第一數目的列而個別延伸的一第一組區段 中之該第一組線，其中沿著該等列的每一區段的該第一組 線之每隔N條線係一起連接到一共同的整體線，其中N條 整體線係與每一區段相關聯；以及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

   -24- 556227 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 5 根據導向該記憶體陣列的解碼位址，而一次將適當的 電壓施加到其中一個該等區段之該等整體線。 1 1 ·如申請專利範圍第1 0項之方法，該方法額外 包含下列步驟： 在跨越一等於該第一數目的列的第二數目的列而個別 延伸之若干區段中，操作該第二組線；以及 將該第二組線的該等區段經由一選擇電晶體而個別地 連接到一第二組的複數條整體線中之一對應的整體線。 1 2 · —種在一基材中形成之資料記憶體，包含： 沿著一行方向而延長且沿著一列方向而間隔開的複數 條位元線，該行方向與列方向係相互垂直，該等位元線係 連接到在該基材中形成的若干源極及汲極區； 配置成若干列及行的一非揮發性記憶單元陣列，其中 該等記憶單元個別包含若干分別具有一位置係對著若干相 鄰源極及汲極擴散區的一浮接閘極之第一及第二記憶體電 晶體、位置在該浮接閘極之上的一操控閘極、以及介於該 第一與第二記憶體電晶體之間的一選擇電晶體； 沿著該列方向而延長且沿著該行方向而間隔開的複數 條字線，每一字線係連接到一列中的該等記憶單元的該等 選擇電晶體之各閘極； 沿著該行方向而延長且沿著該列方向而間隔開的複數 條操控閘極線，每一該等操控閘極線係連接到各相鄰記憶 單元的兩相鄰行之操控閘極；以及 其中係將該等操控閘極線個別地分成跨越一第一數目 (請先閱讀背面之注意事項再填寫本頁) 、1T

   本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -25- 556227 A8 B8 C8 D8 六、申請專利範圍 6 的列之複數個區段，可將沿著該等列的每一區段的每隔N 個該等操控閘極線一起連接到一共同的整體線，因而爲每 一區段形成係直接連接到一位址解碼器的N條整體線。 1 3 .如申請專利範圍第1 2項之記憶體，額外包含 在電氣上將該等位元線分隔成若干區段之裝置，該等區段 個別包含一第二數目的列，用以一次將一個此種區段的該 等位元線選擇性地連接到對應組的整體性位元線。 4 .如申請專利範圍第1 3項之記憶體，其中該第 一及第二數目的列是相等的。 1 5 ·如申請專利範圍第1 2項之記憶體，其中N等 於四。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -26-