CN115346583A - 用于存储单元阵列的外围电路及存储器件 - Google Patents

Abstract

本公开涉及一种用于存储单元阵列的外围电路，所述存储单元阵列包括多个存储平面，所述外围电路包括：多条全局字线；多个异步多平面独立(AMPI)读取电压选择模块，用于分别从多个第一选中电压和多个第一未选中电压中选择其中之一电压，以用于执行所述多个存储平面的异步多平面独立读取操作；非异步多平面独立读取电压选择模块，用于从多个第二选中电压和多个第二未选中电压中选择其中之一电压，以用于执行所述多个存储平面的非异步多平面独立读取操作；以及多个全局字线电压选择模块，用于分别从相应的异步多平面独立读取电压选择模块输出的电压和所述非异步多平面独立读取电压选择模块输出的电压中，选择其中之一电压输出至相应的全局字线。

Description

用于存储单元阵列的外围电路及存储器件

背景技术

本公开涉及存储器技术领域，更具体而言，涉及一种用于存储单元阵列的外围电路及存储器件。

近年来，为了进一步提高闪存存储器的位密度以及降低其成本，开发出了包括存储单元阵列和外围电路的3D NAND闪存存储器，其中存储单元阵列包括多个存储平面。

在3D NAND闪存存储器中，为了提高速度，通常对存储单元阵列的多个存储平面执行并行操作。例如，为了提高读取速度，通常对存储单元阵列的多个存储平面执行同步多平面独立读取(SMPI)操作和异步多平面独立读取(AMPI)操作。此外，还可以对存储单元阵列的多个存储平面同时执行擦除、编程操作。

对于多个存储平面的同步多平面独立读取以及擦除、编程操作来说，因为是同时对不同存储平面上的相同页进行读取、擦除和编程操作，所以只需要选择一个适当的全局字线电压来驱动所有存储平面中的相同字线。但是，对于多个存储平面的异步多平面独立读取操作来说，因为是同时对不同存储平面上的不同页进行读取操作，所以需要针对不同存储平面中的不同字线选择不同的全局字线电压。

在现有的外围电路结构中，为了能够选择不同存储平面中的不同页，首先利用多路选择器(multiplexer,MUX)针对不同存储平面中的不同字线选择适当的全局字线电压(包括选中电压和未选中电压)并且然后将其输出至相应存储平面的全局字线。在存储单元阵列包括多个存储平面的情况下，用于针对不同存储平面中的不同字线选择适当的全局字线电压的多路选择器将占用过多的面积，这将导致外围电路面积过大，不利于存储器件的小型化。

发明内容

根据本公开的实施例，提供了一种用于存储单元阵列的外围电路，所述存储单元阵列包括多个存储平面，所述外围电路包括：多条全局字线；多个异步多平面独立(AMPI)读取电压选择模块，用于分别从多个第一选中电压和多个第一未选中电压中选择其中之一电压，以用于执行所述多个存储平面的异步多平面独立读取操作；非异步多平面独立读取电压选择模块，用于从多个第二选中电压和多个第二未选中电压中选择其中之一电压，以用于执行所述多个存储平面的非异步多平面独立读取操作；以及多个全局字线电压选择模块，用于分别从相应的异步多平面独立读取电压选择模块输出的电压和所述非异步多平面独立读取电压选择模块输出的电压中，选择其中之一电压输出至相应的全局字线。

在一些实施例中，所述异步多平面独立(AMPI)读取电压选择模块和所述非异步多平面独立读取电压选择模块均为多路选择器(MUX)。

在一些实施例中，所述全局字线电压选择模块为二选一多路选择器 (MUX)。

在一些实施例中，所述外围电路还包括多个本地字线电压选择模块，用于从相应的全局字线电压选择模块输出的电压和多个未选中电压中，选择其中之一电压输出至相应存储平面中的相应本地字线。

在一些实施例中，所述本地字线电压选择模块为多路选择器(MUX)

在一些实施例中，所述非异步多平面独立读取操作包括编程操作或擦除操作。

在一些实施例中，所述多个第二选中电压包括所述多个第一选中电压并且所述多个第二未选中电压包括所述多个第一未选中电压，并且其中，所述非异步多平面独立读取操作还包括同步多平面独立(SMPI)读取操作。

根据本公开的实施例，提供了一种存储器件，包括：存储单元阵列，所述存储单元阵列包括多个存储平面；以及根据本公开所述的外围电路。

根据本公开的实施例，提供了一种存储系统，包括：根据本公开所述的存储器件，所述存储器件被配置为存储数据；以及存储器控制器，所述存储器控制器耦接至所述存储器件并且被配置为控制所述存储器件。

附图说明

并入本文并且形成说明书的一部分的附图示出了本公开的方面，并且连同下面的详细描述一起进一步用于解释本公开并且使相关领域的技术人员能够制造和使用本公开。

图1示出了根据本公开的一些方面具有存储器件的示例性系统的框图；

图2示出了根据本公开的一些方面具有存储器件的示例性存储器卡的示意图；

图3示出了根据本公开的一些方面具有存储器件的示例性固态驱动器 (SSD)的示意图；

图4示出了根据本公开的一些方面包括存储单元阵列的存储器件的框图；

图5示出了根据本公开的一些方面包括外围电路的示例性存储器件的示意性电路图；

图6示出了根据本公开的一些方面具有多个存储平面的示例性存储器件的示意性框图；

图7示出了根据本公开的一些方面的三维存储单元阵列的一部分的透视图；

图8示出了根据本公开一个实施例的用于包括多个存储平面的存储单元阵列的外围电路的结构示意图；并且

图9示出了根据本公开又一实施例的用于包括多个存储平面的存储单元阵列的外围电路的结构示意图。

将参考附图描述本公开的各个方面。

具体实施方式

现在将参考示例实施方式讨论本文描述的主题。应该理解，讨论这些实施方式只是为了使得本领域技术人员能够更好地理解从而实现本文描述的主题，并非是对权利要求书中所阐述的保护范围、适用性或者示例的限制。可以在不脱离本说明书内容的保护范围的情况下，对所讨论的元素的功能和排列进行改变。各个示例可以根据需要，省略、替代或者添加各种过程或组件。例如，所描述的方法可以按照与所描述的顺序不同的顺序来执行，以及各个步骤可以被添加、省略或者组合。另外，相对一些示例所描述的特征在其它例子中也可以进行组合。

要指出的是，在说明书中提到“一个实施例”、“实施例”、“一些实施例”等表示所述的实施例可包括特定的特征、结构或特性，但未必每个实施例都包括该特定的特征、结构或特性。此外，这样的措辞用语未必是指相同的实施例。另外，在结合实施例描述特定的特征、结构或特性时，结合明确或未明确描述的其它实施例实现此类特征、结构或特性应在相关领域技术人员的知识范围之内。

可以参考各附图来描述本文的实施例。除非明确说明，否则附图的尺寸旨在简化示例，而不是相对尺寸的描述。例如，除非另外指出，否则附图中的元件的各种长度/宽度/高度可能未按比例绘制。

现在将结合附图来描述根据本公开的用于存储单元阵列的外围电路及存储器件的实施例。

图1示出了根据本公开的一些方面具有存储器件的示例性系统100的框图。系统100可以是移动电话、台式计算机、膝上型电脑、平板电脑、车载计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR)设备、增强现实(AR)设备或者其中具有存储器件的任何其他合适的电子设备。如图1中所示，系统100可以包括主机108 和存储器系统102，存储器系统102具有一个或多个存储器件104和存储器控制器106。主机108可以是电子设备的处理器(例如，中央处理单元(CPU)) 或者可以是片上系统(SoC)(例如，应用处理器(AP))。主机108可以被配置为将数据发送到存储器件104或从存储器件104接收数据。

存储器件104可以包括相变存储器(RRAM)、磁阻存储器(MRAM)、铁电存储器(FRAM)、NAND闪存、NOR闪存、垂直NAND闪存、自旋转移力矩存储器(STT-RAM)等。根据一些实施方式，存储器控制器106耦接到存储器件104和主机108，并且被配置为控制存储器件104。在一些实施方式中，存储器控制器106被设计用于在低占空比环境下工作，例如安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器或者用于在诸如个人计算机、数码相机、移动电话等电子设备中使用的其他介质。在一些实施方式中，存储器控制器106被设计用于在高占空比环境下工作，例如SSD或嵌入式多媒体卡(eMMC)，其被用作诸如智能电话、平板电脑、膝上型电脑等的移动设备的数据存储设备以及企业存储阵列。存储器控制器106可以被配置为控制存储器件104的操作，例如读取操作、擦除操作和编程操作。存储器控制器106还可以被配置为管理关于存储在或将被存储在存储器件104中的数据的各种功能，包括但不限于坏块管理、垃圾收集、损耗均衡等。也可以由存储器控制器106执行任何其他合适的功能，例如格式化存储器件104。存储器控制器106可以根据特定的通信协议与外部设备(例如，主机108)进行通信。例如，存储器控制器 106可以通过各种接口协议中的至少一种与外部设备进行通信，所述接口协议例如为USB协议、多媒体卡(MMC)协议、外围部件互连(PCI)协议、串行总线(PCI-E)协议、高级技术附件(ATA)协议、串行-ATA协议、并行-ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口 (ESDI)协议、集成驱动电子(IDE)协议、火线协议等。

存储器控制器106和一个或多个存储器件104可以被集成到各种类型的电子设备中，例如，被包括到同一封装(例如，通用闪存(UFS)封装或 eMMC封装)中。也就是说，存储器系统102可以被实施并且封装到不同类型的终端电子产品中。在如图2中所示的一个示例中，存储器控制器106 和单个存储器件104可以被集成到存储器卡202中。存储器卡202可以包括PC卡(PCMCIA，个人计算机存储器卡国际协会)、CF卡、智能媒体(SM) 卡、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、 microSD、SDHC)、UFS等。存储器卡202可以进一步包括将存储器卡202 与主机(例如，图1中的主机108)耦接起来的存储器卡连接器204。在如图3所示的一个示例中，存储器控制器106和多个存储器件104可以被集成到SSD306中。SSD 306还可以包括将SSD 306与主机(例如，图1中的主机108)耦接起来的SSD连接器308。

图4示出了根据本公开的一些方面包括存储单元阵列的存储器件400 的框图。参考图4，存储器件400可以包括存储单元阵列401、页缓冲器404、列解码器406、行解码器408、电压发生器410、控制逻辑单元412、寄存器414和数据输入/输出电路416。应当理解，在一些示例中，还可以包括图4中未示出的附加外围电路。

页缓冲器404可以被配置为根据控制逻辑单元412的控制信号从存储单元阵列401读取数据以及向存储单元阵列401编程(写入)数据。在一个示例中，页缓冲器404可以存储将被编程到存储单元阵列401的选择页中的数据(写入数据)。在另一示例中，页缓冲器404可以在编程验证操作中输出读取的数据，以确保数据已经被正确地编程到耦接至存储单元阵列 401的选定字线的对应的存储单元中。列解码器406可以响应于控制逻辑单元412提供的控制信号操作，来选择存储单元阵列401中的一个或多个 NAND存储器串。行解码器408可以响应于控制逻辑单元412提供的控制信号操作，并且选择/取消选择存储单元阵列401的选定行。行解码器408 还可以被配置为将从电压发生器410生成的电压供应到存储单元阵列401 的选择字线和未选字线。如下文详细描述的，行解码器408被配置为对耦接到存储单元阵列401中的一个或多个选定字线的存储单元执行擦除操作。电压发生器410可以使用外部电源电压或内部电源电压来生成存储器件所需的各种电压，例如编程电压、读取电压、通过电压、验证电压、位线电压等以及它们的组合。

控制逻辑单元412可以耦接到电压发生器410、页缓冲器404、列解码器406、行解码器408和数据输入/输出电路416等，并且被配置为控制各个外围电路的操作。控制逻辑单元412可以响应于来自存储器控制器的命令或控制信号来生成操作信号。寄存器414可以耦接到控制逻辑单元412，并且包括状态寄存器、命令寄存器和地址寄存器，以用于存储用于控制每个外围电路的操作的状态信息、命令操作码(OP码)和命令地址。数据输入/输出电路416可以耦接到控制逻辑单元412，并且充当控制缓冲器，以缓冲从主机(未示出)接收的控制命令并且将其中继到控制逻辑单元412，以及缓冲从控制逻辑单元412接收的状态信息并且将其中继到主机。数据输入/输出电路416还可以耦接到列解码器406，并且充当数据输入/输出接口和数据缓冲器，以缓冲数据并且将其中继到存储单元阵列401或从存储单元阵列401中继或缓冲数据。

图5示出了根据本公开的一些方面包括外围电路的示例性存储器件 500的示意性电路图。存储器件500包括存储单元阵列501和耦接至存储单元阵列501的外围电路502。存储单元阵列501可以是NAND闪速存储单元阵列，其中，存储单元506是以NAND存储器串508的阵列的形式提供的，每一NAND存储器串508在衬底(未示出)之上垂直延伸。在一些实施方式中，每一NAND存储器串508包括串联耦接并且垂直堆叠的多个存储单元506。每一存储单元506能够保持连续的模拟值，例如，电压或电荷，其取决于在存储单元506的区域内捕获的电子的数量。每一存储单元506 可以是包括浮栅晶体管的“浮栅”类型的存储单元，或者可以是包括电荷捕获晶体管的“电荷捕获”类型的存储单元。

在一些实施方式中，每一存储器单元506是具有两种可能的存储器状态并且因而能够存储一位数据的单级单元(SLC)。例如，第一存储器状态“0”可以对应于第一范围的电压，第二存储器状态“1”可以对应于第二范围的电压。在一些实施方式中，每一存储器单元506是能够以四个以上的存储器状态存储一位以上的数据的多级单元(MLC)。例如，MLC能够每单元存储两位，每单元存储三位(又被称为三级单元(TLC))，或者每单元存储四位(又被称为四级单元(QLC))。每一MLC可以被编程为呈现一定范围的可能标称存储值。在一个示例中，如果每一MLC存储两位数据，那么可以通过将三个可能的标称存储值之一写入到该单元而将该MLC从擦除状态编程为呈现三个可能的编程级之一。第四标称存储值可以被用作擦除状态。

如图5中所示，每一NAND存储器串508可以包括位于其源极端的至少一个源极选择栅(SSG)510以及位于其漏极端的至少一个漏极选择栅 (DSG)512。SSG 510和DSG 512可以被配置为在读取和编程操作期间激活选定的NAND存储器串508。在一些实施方式中，同一块504内的各 NAND存储器串508的各SSG 510通过同一条源极线(SL)514(例如，公共SL)耦接至(例如)地。根据一些实施方式，每一NAND存储器串508 的DSG 512耦接至相应的位线516，能够经由输出总线(未示出)从位线 516读取数据。在一些实施方式中，每一NAND存储器串508被配置为通过经由一条或多条DSG线513向相应的DSG 512施加选定电压(例如，超过具有DSG 512的晶体管的阈值电压)或取消选定电压(例如，0V)和/ 或通过经由一条或多条SSG线515向相应的SSG 510施加选定电压(例如，超过具有SSG 510的晶体管的阈值电压)或取消选定电压(例如，0V)而被选定或取消选定。

如图5中所示，可以将NAND存储器串508组织成多个块504，这些块中的每一块可以具有公共源极线514。相邻NAND存储器串508中位于同一行的存储单元506可以通过字线518耦接，通过施加在字线上的电压可实现对某一行存储单元506的选择或未选择，施加在字线上的电压受读取和编程操作的影响。在一些实施方式中，每条字线518耦接至一个页520 的存储单元506，页520是编程操作的基本数据单位。一个页520的以位衡量的尺寸可以对应于一个块504中的由字线518耦接的NAND存储器串508 的数量。

外围电路502可以通过位线516、字线518、源极线514、SSG线515 和DSG线513耦接至存储单元阵列501。外围电路502可以包括用于有助于存储单元阵列501的操作的任何适当模拟、数字和混合信号电路，这些电路通过位线516、字线518、源极线514、SSG线515和DSG线513向每一目标存储单元506施加电压信号和/或电流信号以及从每一目标存储单元 506感测电压信号和/或电流信号，由此有助于所述操作。

图6示出了根据本公开的一些方面具有多个存储平面的示例性存储器件600的示意性框图。如图6中所示，在一些实施例中，存储单元阵列601 按照多个存储平面602布置，每个存储平面602通过字线耦接至字线电压选择模块603(包括全局字线电压选择模块和本地字线电压选择模块)，以针对该存储平面602中的字线选择适当的字线电压。通过字线电压选择模块603，使得用于存储单元阵列601的外围电路能够按照同步方式或者异步方式并行控制多个存储平面602的操作，以提高存储器件600的操作速度。应当理解，随着存储平面的数量的增大，外围电路中的用于针对相应存储平面中的字线选择适当的字线电压的字线电压选择模块的数量也增大。因此，如果用于针对相应存储平面中的字线选择适当的字线电压的字线电压选择模块占用的面积不下降，那么用于包括多个存储平面的存储单元阵列的外围电路的总面积将持续增大。

图7示出了根据本公开实施例的示例性三维存储单元阵列的一部分的透视图。存储单元阵列700包括衬底730、在衬底730上方的存储器堆叠结构735。存储器堆叠结构735包括交替堆叠的栅极导电层和层间介质层。衬底730可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗 (Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或任何其他合适的材料。栅极导电层可以包括导电材料，该导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，每个栅极导电层包括金属层，例如钨层。在一些实施方式中，每个栅极导电层包括经掺杂多晶硅层。栅极导电层可包括多条字线733、至少一条源极选择线732和至少一条漏极选择线734。

如图7所示，存储单元阵列700包括多个垂直延伸穿过存储器堆叠结构735的沟道结构712。在一些实施方式中，沟道结构712包括存储器膜 737和沟道738。如图7中所示，根据一些实施方式，在衬底730中形成阱 744(例如，P阱和/或N阱)，并且存储单元阵列的源极端与阱744接触。应理解，尽管图7中未示出，但是可以形成存储单元阵列700的额外部件，包括(但不限于)栅极线狭缝/源极触点、局部触点、互连层等。

图8示出了根据本公开一个实施例的用于包括多个存储平面的存储单元阵列801的外围电路800的结构示意图。如图8中所示，存储单元阵列 801包括存储平面1、存储平面2、……、存储平面m(m为至少大于或等于2的整数)，每个存储平面可以包括多条本地字线LWL。为了简单起见，仅示出了每个存储平面中的一条本地字线LWL。

如图8中所示，外围电路500包括多条全局字线GWL、分别对应于相应全局字线GWL的多个全局字线电压选择模块(例如，全局字线电压选择模块1、全局字线电压选择模块2、……、全局字线电压选择模块m)以及对应于相应全局字线GWL的多个本地字线电压选择模块。外围电路800 中的各个全局字线电压选择模块能够分别选择不同的字线电压(包括选中电压和未选中电压)以实现对不同存储平面中的不同字线所耦接的存储单元的选择或未选择。例如，在一个实施例中，全局字线电压选择模块1选择能够用于选择或未选择存储平面1中的字线1所耦接的存储单元的字线电压V1、全局字线电压选择模块2选择能够用于选择或未选择存储平面2 中的字线2所耦接的存储单元的字线电压V2、……、全局字线电压选择模块m选择能够用于选择或未选择存储平面m中的字线m所耦接的存储单元的字线电压Vm。然后，各个全局字线电压选择模块将针对不同存储平面的不同字线所选择的字线电压输出至相应的全局字线GWL。利用各个全局字线电压选择模块针对不同存储平面的不同字线所选择的不同字线电压，能够同时选择存储单元阵列801的各存储平面中的不同页，从而能够实现存储单元阵列801的多个存储平面的异步多平面独立读取。

另外，外围电路800中的各个全局字线电压选择模块还能够选择同一字线电压(包括选中电压和未选中电压)以实现对不同存储平面中的相同字线所耦接的存储单元的选择或未选择。在一个实施例中，全局字线电压选择模块1、全局字线电压选择模块2、……、全局字线电压选择模块m均选择一个能够用于选择或未选择各个存储平面中的某一相同字线(例如，各存储平面中的字线1)所耦接的存储单元的字线电压。然后，各个全局字线电压选择模块将所选择的这一相同字线电压输出至相应的全局字线 GWL。在另一实施例中，外围电路800中的各个全局字线电压选择模块还能够选择同一字线电压(包括选中电压和未选中电压)以用于对多个存储平面进行擦除操作和编程操作。在各个全局字线电压选择模块选择同一字线电压时，能够同时选择存储单元阵列801的各存储平面中的相同页，从而能够实现存储单元阵列801的多个存储平面的同步多平面独立读取、擦除操作以及编程操作。

如图8中所示，各个全局字线电压选择模块的输入包括多个选中电压以及多个未选中电压，其中，多个选中电压包括用于对各存储平面中的各条字线所耦接的存储单元进行偏置从而能够对其进行读取操作的多个选中电压以及用于对多个存储平面进行擦除操作和编程操作的多个选中电压；并且多个未选中电压包括用于使得各存储平面中的各条字线所耦接的存储单元导通从而不对其进行读取操作的多个未选中电压以及用于不对多个存储平面进行擦除操作和编程操作的多个未选中电压。例如，在一个实施例中，假设用于对各存储平面中的各条字线所耦接的存储单元进行偏置从而能够对其进行读取操作的选中电压为4个并且用于对多个存储平面进行擦除操作和编程操作的选中电压为4个；并且假设用于使得各存储平面中的各条字线所耦接的存储单元导通从而不对其进行读取操作的未选中电压为 3个并且用于不对多个存储平面进行擦除操作和编程操作的未选中电压为3个，则各个全局字线电压选择模块包括14个输入电压(包括上述各选中电压和未选中电压)并且在每次对各存储平面中选中的存储单元进行擦除、编程或读取操作之前需要通过各个全局字线电压选择模块从这14个输入电压中选择一个电压输出至相应的全局字线GWL。对于本领域技术人员来说，上述选中电压和未选中电压的数量仅作为示例，本公开不以此为限。

另外，如图8中所示，在每条全局字线GWL和相应存储平面上的本地字线LWL之间还连接有本地字线电压选择模块，以从全局字线电压选择模块输出的电压和多个未选中电压中选择一个电压输出至相应的本地字线 LWL。对于本领域技术人员显而易见的是，全局字线GWL和本地字线LWL 之间的对应关系可以根据实际需要来设定。例如，一条全局字线GWL可以对应于每个存储平面中的一条本地字线LWL，也可以对应于每个存储平面中的多条本地字线LWL。

在实际应用中，全局字线电压选择模块和本地字线电压选择模块可以为多路选择器(multiplexer,MUX)。如上所述，在各个全局字线电压选择模块包括14个输入电压的情况下，全局字线电压选择模块可以为14选1 多路选择器(MUX)。

图9示出了根据本公开又一实施例的用于包括多个存储平面的存储单元阵列901的外围电路900的结构示意图。如图9中所示，存储单元阵列 901包括存储平面1、存储平面2、……、存储平面m(m为至少大于或等于2的整数)，每个存储平面可以包括多条本地字线LWL。为了简单起见，仅示出了每个存储平面中的一条本地字线LWL。

如图9中所示，外围电路900包括多条全局字线GWL、分别对应于相应全局字线GWL的多个全局字线电压选择模块(例如，全局字线电压选择模块1、全局字线电压选择模块2、……、全局字线电压选择模块m)以及对应于相应全局字线GWL的多个本地字线电压选择模块。与图8中所示的外围电路800不同的是，外围电路900还包括对应于相应全局字线电压选择模块的多个异步多平面独立(AMPI)读取电压选择模块和一个非异步多平面独立(AMPI)读取电压选择模块。

外围电路900的多个异步多平面独立(AMPI)读取电压选择模块能够分别选择不同的字线电压(包括选中电压和未选中电压)以实现对不同存储平面中的不同字线所耦接的存储单元的选择或未选择。例如，在一个实施例中，异步多平面独立(AMPI)读取电压选择模块1选择能够用于选择或未选择存储平面1中的字线1所耦接的存储单元的字线电压V1、异步多平面独立(AMPI)读取电压选择模块2选择能够用于选择或未选择存储平面2中的字线2所耦接的存储单元的字线电压V2、……、异步多平面独立 (AMPI)读取电压选择模块m选择能够用于选择或未选择存储平面m中的字线m所耦接的存储单元的字线电压Vm。然后，各个异步多平面独立 (AMPI)读取电压选择模块将针对不同存储平面的不同字线所选择的字线电压输出至相应的全局字线电压选择模块。例如，在一个实施例中，异步多平面独立(AMPI)读取电压选择模块1选择的字线电压V1被输出至全局字线电压选择模块1、异步多平面独立(AMPI)读取电压选择模块2选择的字线电压V2被输出至全局字线电压选择模块2、……、异步多平面独立(AMPI)读取电压选择模块m选择的字线电压Vm被输出至全局字线电压选择模块m。

外围电路900的非异步多平面独立(AMPI)读取电压选择模块能够从多个输入电压(包括选中电压和未选中电压)选择一个电压以用于对多个存储平面进行擦除操作和编程操作或者用于不对所述多个存储平面进行擦除操作和编程操作。例如，在一个实施例中，非异步多平面独立(AMPI) 读取电压选择模块选择一个能够用于对多个存储平面进行擦除操作的电压并且然后将所选择的这一电压输出至相应的全局字线电压选择模块。在又一实施例中，非异步多平面独立(AMPI)读取电压选择模块选择一个能够用于对多个存储平面进行编程操作的电压并且然后将所选择的这一电压输出至相应的全局字线电压选择模块。

如图9中所示，各个全局字线电压选择模块分别从相应的异步多平面独立读取电压选择模块输出的电压和非异步多平面独立读取电压选择模块输出的电压中，选择其中之一电压输出至相应的全局字线。具体的，全局字线电压选择模块1从异步多平面独立读取电压选择模块1输出的电压和非异步多平面独立读取电压选择模块输出的电压中，选择其中之一电压输出全局字线GWL1、全局字线电压选择模块2从异步多平面独立读取电压选择模块2输出的电压和非异步多平面独立读取电压选择模块输出的电压中，选择其中之一电压输出全局字线GWL2、……、全局字线电压选择模块m从异步多平面独立读取电压选择模块m输出的电压和非异步多平面独立读取电压选择模块输出的电压中，选择其中之一电压输出全局字线 GWLm。

当各个全局字线电压选择模块分别选择相应异步多平面独立读取电压选择模块输出的电压并且将其输出至相应的全局字线时，能够同时选择存储单元阵列901的各存储平面中的不同页，从而能够实现存储单元阵列901 的多个存储平面的异步多平面独立读取；当各个全局字线电压选择模块均选择非异步多平面独立读取电压选择模块输出的电压并且将其输出至相应的全局字线时，能够实现存储单元阵列901的多个存储平面的擦除操作和编程操作。

如图9中所示，各个异步多平面独立读取电压选择模块的输入包括多个选中电压以及多个未选中电压。例如，在一个实施例中，多个选中电压包括用于对各存储平面中的各条字线所耦接的存储单元进行偏置从而能够对其进行读取操作的多个选中电压；并且多个未选中电压包括用于使得各存储平面中的各条字线所耦接的存储单元导通从而不对其进行读取操作的多个未选中电压。例如，在一个实施例中，假设用于对各存储平面中的各条字线所耦接的存储单元进行偏置从而能够对其进行读取操作的选中电压为4个；并且假设用于使得各存储平面中的各条字线所耦接的存储单元导通从而不对其进行读取操作的未选中电压为3个，则各个异步多平面独立读取电压选择模块包括7个输入电压(包括上述各选中电压和未选中电压)。在实际应用中，异步多平面独立读取电压选择模块可以为多路选择器 (MUX)。如上所述，在各个异步多平面独立读取电压选择模块包括7个输入电压的情况下，各个异步多平面独立读取电压选择模块可以为7选1多路选择器(MUX)。对于本领域技术人员来说，上述选中电压和未选中电压的数量仅作为示例，本公开不以此为限。

如图9中所示，非异步多平面独立读取电压选择模块的输入也包括多个选中电压以及多个未选中电压，其中，多个选中电压包括用于对多个存储平面进行擦除操作或编程操作的多个选中电压；并且多个未选中电压包括用于不对多个存储平面进行擦除操作或编程操作的多个未选中电压。例如，在一个实施例中，假设用于对多个存储平面进行擦除操作或编程操作的多个选中电压为4个；并且假设用于不对多个存储平面进行擦除操作或编程操作的多个未选中电压为3个，则非异步多平面独立读取电压选择模块也包括7个输入电压(包括上述各选中电压和未选中电压)。在实际应用中，非异步多平面独立读取电压选择模块可以为多路选择器(MUX)。如上所述，在非异步多平面独立读取电压选择模块包括7个输入电压的情况下，非异步多平面独立读取电压选择模块可以为7选1多路选择器(MUX)。对于本领域技术人员来说，上述选中电压和未选中电压的数量仅作为示例，本公开不以此为限。

利用图9中所示的外围电路900，在每次对各存储平面中选中的存储单元进行擦除、编程或读取操作之前，通过各个全局字线电压选择模块分别从相应的异步多平面独立读取电压选择模块输出的电压和非异步多平面独立读取电压选择模块输出的电压中，选择其中之一电压输出至相应的全局字线，从而能够分别实现存储单元阵列901的多个存储平面的异步多平面独立读取、擦除操作以及编程操作。此外，在非异步多平面独立读取电压选择模块的输入还包括各个异步多平面独立读取电压选择模块的输入时，外围电路900还能够实现存储单元阵列901的多个存储平面的同步多平面独立读取操作。

同样地，如图9中所示，在每条全局字线GWL和相应存储平面上的本地字线LWL之间还连接有本地字线电压选择模块，以从全局字线电压选择模块输出的电压和多个未选中电压中选择一个电压输出至相应的本地字线 LWL。对于本领域技术人员显而易见的是，全局字线GWL和本地字线LWL 之间的对应关系可以根据实际需要来设定。例如，一条全局字线GWL可以对应于每个存储平面中的一条本地字线LWL，也可以对应于每个存储平面中的多条本地字线LWL。

在实际应用中，异步多平面独立读取电压选择模块、非异步多平面独立读取电压选择模块、全局字线电压选择模块以及本地字线电压选择模块可以为多路选择器(MUX)。如图9中所示，在各个全局字线电压选择模块用于分别从相应的异步多平面独立读取电压选择模块输出的电压和非异步多平面独立读取电压选择模块输出的电压中，选择其中之一电压输出至相应的全局字线的情况下，各个全局字线电压选择模块为2选1多路选择器(MUX)。

在同样假设用于对各存储平面中的各条字线所耦接的存储单元进行偏置从而能够对其进行读取操作的选中电压为4个并且用于使得各存储平面中的各条字线所耦接的存储单元导通从而不对其进行读取操作的未选中电压为3个，以及同样假设用于对多个存储平面进行擦除操作或编程操作的多个选中电压为4个并且用于不对多个存储平面进行擦除操作或编程操作的多个未选中电压为3个的情况下，图8中的一个作为全局字线电压选择模块的14选1多路选择器(MUX)可以由一个作为异步多平面独立读取电压选择模块的7选1多路选择器(MUX)以及一个作为全局字线电压选择模块的2选1多路选择器(MUX)来替换，再加一个由多个全局字线电压选择模块共用并且作为非异步多平面独立读取电压选择模块的7选1多路选择器(MUX)，就能够实现存储单元阵列901的多个存储平面的异步多平面独立读取、擦除操作以及编程操作。在存储单元阵列901包括m个存储平面的情况下，与图8中所示的外围电路800相比，图9中所示的外围电路900中的多路选择器占用的面积大大减小，从而大大减小外围电路占用的面积并且有利于存储器件的小型化。

根据本公开的实施例，在耦接至相应的存储平面中的NAND存储器串中的存储单元的相应的全局字线之前设置相应的全局字线电压选择模块、相应的异步多平面独立读取电压选择模块和非异步多平面独立读取电压选择模块，能够使得用于存储单元阵列的外围电路中的多路选择器占用的面积大大减小。对于本领域技术人员显而易见的是，本公开的实施例中在相应的全局字线之前设置相应的全局字线电压选择模块、相应的异步多平面独立读取电压选择模块和非异步多平面独立读取电压选择模块这种配置同样适用于耦接至顶部选择栅(TSG)、底部选择栅(BSG)和虚设存储单元的字线。也就是说，在耦接至顶部选择栅(TSG)、底部选择栅(BSG)和虚设存储单元的相应的字线之前设置相应的全局字线电压选择模块、相应的异步多平面独立读取电压选择模块和非异步多平面独立读取电压选择模块，也使得用于存储单元阵列的外围电路中的多路选择器占用的面积大大减小。

需要说明的是，上述各系统结构图中不是所有的单元都是必须的，可以根据实际的需要忽略某些单元。上述各实施例中描述的装置结构可以是物理结构，也可以是逻辑结构，即，有些单元可能由同一物理实体实现，或者，有些单元可能分由多个物理实体实现，或者，可以由多个独立设备中的某些部件共同实现。

可以容易地修改具体实施方式的前述描述和/或使其适应于各种应用。因此，基于本文呈现的教导和指导，这种适应和修改旨在处于所公开的实施方式的等同物的含义和范围内。

本公开内容的上述描述被提供来使得本领域任何普通技术人员能够实现或者使用本公开内容。对于本领域普通技术人员来说，对本公开内容进行的各种修改是显而易见的，并且，也可以在不脱离本公开内容的保护范围的情况下，将本文所定义的一般性原理应用于其它变型。因此，本公开内容并不限于本文所描述的示例和设计，而是与符合本文公开的原理和新颖性特征的最广范围相一致。

Claims (9)

1.一种用于存储单元阵列的外围电路，所述存储单元阵列包括多个存储平面，所述外围电路包括：

多条全局字线；

多个异步多平面独立(AMPI)读取电压选择模块，用于分别从多个第一选中电压和多个第一未选中电压中选择其中之一电压，以用于执行所述多个存储平面的异步多平面独立读取操作；

非异步多平面独立读取电压选择模块，用于从多个第二选中电压和多个第二未选中电压中选择其中之一电压，以用于执行所述多个存储平面的非异步多平面独立读取操作；以及

多个全局字线电压选择模块，用于分别从相应的异步多平面独立读取电压选择模块输出的电压和所述非异步多平面独立读取电压选择模块输出的电压中，选择其中之一电压输出至相应的全局字线。

2.根据权利要求1所述的外围电路，其中，所述异步多平面独立(AMPI)读取电压选择模块和所述非异步多平面独立读取电压选择模块均为多路选择器(MUX)。

3.根据权利要求1所述的外围电路，其中，所述全局字线电压选择模块为二选一多路选择器(MUX)。

4.根据权利要求1所述的外围电路，还包括多个本地字线电压选择模块，用于从相应的全局字线电压选择模块输出的电压和多个未选中电压中，选择其中之一电压输出至相应存储平面中的相应本地字线。

5.根据权利要求4所述的外围电路，其中，所述本地字线电压选择模块为多路选择器(MUX)。

6.根据权利要求1所述的外围电路，其中，所述非异步多平面独立读取操作包括编程操作或擦除操作。

7.根据权利要求6所述的外围电路，其中，所述多个第二选中电压包括所述多个第一选中电压并且所述多个第二未选中电压包括所述多个第一未选中电压，并且其中，所述非异步多平面独立读取操作还包括同步多平面独立(SMPI)读取操作。

8.一种存储器件，包括：

存储单元阵列，所述存储单元阵列包括多个存储平面；以及

根据权利要求1-7中任一项所述的外围电路。

9.一种存储系统，包括：

根据权利要求8所述的存储器件，所述存储器件被配置为存储数据；以及

存储器控制器，所述存储器控制器耦接至所述存储器件并且被配置为控制所述存储器件。

Images